一种红外探测器芯片晶圆及红外探测器、制备方法

技术领域

本申请涉及红外探测器技术领域，更具体地说，涉及一种红外探测器芯片晶圆、红外探测器、红外探测器芯片晶圆的制备方法。

背景技术

用于探测物体红外辐射信号的电子元件被称为红外探测器。探测器的核心是探测器芯片，探测器芯片由MEMS传感器和CMOS读出电路构成。红外探测器分为制冷红外探测器，非制冷红外探测器，非制冷光子探测器。

微测辐射热计是非制冷红外探测器应该最广泛的一种，微测辐射热计为MEMS(Micro-Electro-Mechanical System，微机电系统)微桥结构。

目前，MEMS微测辐射热计结构的红外探测器大多采用横向互联引线键合技术实现与外部电路的连接，这种技术相对成熟，但是这种连接方式会导致互连可靠性低、信号传输存在延迟及红外探测器封装体积增加。

综上所述，如何增强非制冷红外探测器互连可靠性，降低信号传输延迟和封装体积，是目前本领域技术人员亟待解决的技术问题。

发明内容

有鉴于此，本申请的目的是提供一种红外探测器芯片晶圆及红外探测器、制备方法，用于增强红外探测器互连可靠性，降低信号传输延迟和封装体积。

为了实现上述目的，本申请提供如下技术方案：

一种红外探测器芯片晶圆，包括衬底晶圆、设置在所述衬底晶上表面的外延层、设置在所述外延层上表面的层间介质、设置在所述层间介质中的集成电路、设置在所述层间介质的上表面且与所述集成电路相连的微测辐射热计；

所述集成电路处设有贯穿所述层间介质、所述外延层及所述衬底晶圆的通孔，所述通孔的侧壁设有绝缘层，且所述通孔内填充有导电材料，以使所述集成电路与所述导电材料相连；

所述衬底晶圆的下表面设有与所述导电材料相连的导电结构，以使所述集成电路通过所述导电结构与外部电路相连。

优选的，所述通孔内还设有位于所述绝缘层与所述导电材料之间的黏附阻挡层。

优选的，所述通孔内还设有位于所述黏附阻挡层和所述导电材料之间的种子层。

优选的，所述导电结构包括位于所述通孔处的第一导电结构；

或者，所述导电结构包括从所述通孔处延伸至所述通孔外的第二导电结构；各所述第二导电结构间并不相连。

优选的，所述第一导电结构包括第一金属化层、位于所述第一金属化层下表面的第一焊料。

优选的，所述第二导电结构包括位于所述衬底晶圆下表面除所述通孔处之外的位置处的第一PI层、从所述通孔处延伸至所述通孔外的第二金属化层、位于所述第二金属化层下表面再布线层、位于所述再布线层下表面的预设区域处的第三金属化层、位于所述第三金属化层下表面的第二焊料、位于所述第一PI层下表面未设置所述第二金属化层处及所述再布线层下表面未设置所述第二焊料处的第二PI层；

其中，位于所述通孔处的所述第二金属化层与所述导电材料相连，延伸至所述通孔外的所述第二金属化层位于所述第一PI层的下表面，所述预设区域为所述通孔对应区域之外的区域。

优选的，所述集成电路包括CMOS区、多层导电电路互连区，所述CMOS区中包括CMOS组件，所述多层导电电路互连区包括用于将所述CMOS组件与所述微测辐射热计相连的多层导电电路互连层，每层所述导电电路互连层均包括接触孔、位于所述接触孔处的导电层；

其中，位于底层的所述导电电路互连层中的接触孔与所述CMOS组件相连，除位于底层的所述导电电路互连层外的其余所述导电电路互连层中的接触孔与下一层的所述导电电路互连层中的导电层相连，位于顶层的所述导电电路互连层中的导电层还与所述微测辐射热计相连，且位于顶层的所述导电电路互连层中还包括与所述导电材料相连的信号传输导电层。

一种晶圆级封装的红外探测器，包括如上述任一项所述的红外探测器芯片晶圆、键合在所述红外探测器芯片晶圆上方的窗口晶圆，所述红外探测器与所述窗口晶圆形成第一真空腔体，所述红外探测器芯片晶圆中的微测辐射热计位于所述第一真空腔体内。

优选的，所述窗口晶圆出射面还包括吸气剂区域。

一种像素级封装的红外探测器，包括如上述任一项所述的红外探测器芯片晶圆、设置在所述红外探测器芯片晶圆上表面的像素封装层；所述像素封装层与所述红外探测器芯片晶圆形成与所述红外探测器芯片晶圆中的各微测辐射热计一一对应的第二真空腔体，各所述微测辐射热计分别位于相应的所述第二真空腔体内。

优选的，所述像素封装层包括在与所述微测辐射热计对应区域内设置有释放孔的罩体层、位于所述罩体层上表面的密封层。

一种金属封装或陶瓷封装的红外探测器，包括管壳、设置在所述管壳中的如上述任一项所述的红外探测器芯片晶圆，其中，所述红外探测器芯片晶圆通过其中的导电结构与所述管壳中的电路相连。

一种红外探测器芯片晶圆的制备方法，包括：

在衬底晶圆上生长外延层，在所述外延层上表面设置层间介质，并在所述层间介质中制备集成电路；

将所述层间介质的上表面与第一载片晶圆键合，从所述衬底晶圆的下表面刻蚀贯穿所述衬底晶圆、所述外延层及所述层间介质且与所述集成电路相连的通孔；

在所述通孔的侧壁上沉积绝缘层，并对所述通孔顶部进行所述绝缘层的反刻；

在所述通孔内填充导电材料，对所述衬底晶圆进行退火处理；所述导电材料与所述集成电路相接触；

去除所述第一载片晶圆，在所述层间介质上表面制备与所述集成电路相连的所述微测辐射热计；

在所述衬底下表面制备与所述通孔中的导电材料相连的导电结构，以使所述集成电路通过所述导电结构与外部电路相连。

优选的，在将所述层间介质的上表面与第一载片晶圆键合之后，还包括：

从所述衬底晶圆的下表面对所述衬底晶圆进行减薄，以使所述衬底晶圆的厚度位于预设范围内。

优选的，从所述衬底晶圆的下表面对所述衬底晶圆进行减薄，包括：

对所述衬底晶圆的下表面进行粗研磨；

在粗研磨后，对所述衬底晶圆的下表面进行细研磨；

对所述衬底晶圆进行湿法腐蚀或CMP处理。

优选的，在所述通孔内填充导电材料之前，还包括：

在所述绝缘层表面沉积黏附阻挡层；

在所述黏附阻挡层表面沉积种子层。

优选的，在所述层间介质上表面制备所述微测辐射热计之前，还包括：

在所述衬底晶圆下表面键合第二载片晶圆；

在所述衬底下表面制备与所述通孔中的导电材料相连的导电结构之前，还包括：

去除所述第二载片晶圆。

优选的，在所述衬底下表面制备与所述通孔中的导电材料相连的导电结构，包括：

在所述衬底下表面所述通孔处设置第一导电结构；

或者，在所述衬底下表面从所述通孔处延伸至所述通孔外设置第二导电结构。

优选的，在所述衬底下表面所述通孔处设置第一导电结构，包括：

在所述衬底晶圆下表面设置第一光刻胶；

对所述第一光刻胶进行图形化，以将所述通孔处裸露出来；

在所述通孔处设置第一金属化层，并去除所述第一光刻胶，且在所述第一金属化层下表面设置第一焊料。

优选的，在所述衬底下表面从所述通孔处延伸至所述通孔外设置第二导电结构，包括：

在所述衬底晶圆下表面设置第一PI层；

对所述第一PI层进行图形化，以将所述通孔处裸露出来；

在所述第一PI层下表面沉积所述第二金属化层，在所述第二金属化层表面设置第二光刻胶；

对所述第二光刻胶进行图形化，以将从所述通孔处延伸至所述通孔外的位置处的所述第二金属化层裸露出来；

在裸露出来的所述第二金属化层下表面生成再布线层，并去除剩余的所述第二光刻胶及其覆盖的所述第二金属化层；

在所述第一PI层下表面及所述再布线层下表面设置第二PI层，对所述第二PI层进行图形化，以将所述再布线层下表面的预设区域处裸露出来；所述预设区域为所述通孔对应区域之外的区域；

在所述第二金属化层下表面的预设区域处设置第三金属化层，在所述第三金属化层下表面设置第二焊料。

一种晶圆级封装的红外探测器的制备方法，包括：

采用如上述任一项所述的红外探测器的制备方法制备红外探测器；

其中，在所述红外探测器的制备方法中，在所述层间介质上表面制备所述微测辐射热计，包括：

在所述层间介质上表面设置第一介质层，在所述第一介质层上制备所述微测辐射热计，并去除所述第一介质层；

在所述层间介质上表面制备所述微测辐射热计之后，还包括：

在窗口晶圆的上表面设置入射面区域、在所述窗口晶圆的下表面设置出射面区域，在所述窗口晶圆的下表面设置焊料区域，通过所述焊料区域将所述窗口晶圆的下表面与所述红外探测器的上表面键合在一起，以使所述窗口晶圆与所述红外探测器形成第一真空腔体；

所述入射面区域及所述出射面区域用于对所述红外探测器中的微测辐射热计的工作波段进行抗反射和增透，所述红外探测器中的微测辐射热计位于所述第一真空腔体中。

优选的，在将所述窗口晶圆的下表面与所述红外探测器的上表面键合在一起之前，还包括：

在所述窗口晶圆出射面设置吸气剂区域；

在将所述窗口晶圆的下表面与所述红外探测器的上表面键合在一起时，还包括：

激活所述吸气剂区域。

一种像素级封装的红外探测器的制备方法，包括：

采用如上述任一项所述的红外探测器的制备方法制备红外探测器；

其中，在所述红外探测器的制备方法中，在所述层间介质上表面制备所述微测辐射热计，包括：

在所述层间介质上表面设置第一介质层，在所述第一介质层上制备所述微测辐射热计；

在所述第一介质层上制备所述微测辐射热计之后，在所述衬底下表面制备与所述通孔中的导电材料相连的导电结构之前，还包括：

在所述第一介质层上表面设置第二介质层；

对所述第二介质层和所述第一介质层进行图形化，以去除未分布所述微测辐射热计处的所述第二介质层和所述第一介质层；

在所述红外探测器上表面沉积像素封装层，并去除所述像素封装层与所述红外探测器之间的所述第二介质层和所述第一介质层，以使所述像素封装层与所述红外探测器形成与各所述微测辐射热计一一对应的第二真空腔体；各所述微测辐射热计分别位于相应的所述第二真空腔体内。

优选的，在所述红外探测器上表面沉积像素封装层，并去除所述像素封装层与所述红外探测器之间的所述第二介质层和所述第一介质层，包括：

在所述红外探测器上表面设置罩体层，在所述罩体层上与各所述微测辐射热计对应的区域中设置释放孔；

通过所述释放孔去除所述像素封装层与所述红外探测器之间的所述第二介质层和所述第一介质层；

在所述罩体层上表面设置密封层。

一种金属封装或陶瓷封装的红外探测器的制备方法，包括：

采用如上述任一项所述的红外探测器的制备方法制备红外探测器；

其中，在所述红外探测器的制备方法中，在所述层间介质上表面制备所述微测辐射热计，包括：

在所述层间介质上表面设置第一介质层，在所述第一介质层上制备所述微测辐射热计；

在所述第一介质层上表面键合第三载片晶圆；

在所述衬底下表面制备与所述通孔中的导电材料相连的导电结构后，还包括：

去除所述第三载片晶圆，并去除所述第一介质层；

将所述红外探测器设置在管壳中，并将所述红外探测器中的导电结构与所述管壳中的电路相连。

本申请提供了一种红外探测器芯片晶圆及红外探测器、制备方法，其中，红外探测器包括衬底晶圆、设置在衬底晶上表面的外延层、设置在外延层上表面的层间介质、设置在层间介质中的集成电路、设置在层间介质的上表面且与集成电路相连的微测辐射热计；集成电路处设有贯穿层间介质、外延层及衬底晶圆的通孔，通孔的侧壁设有绝缘层，且通孔内填充有导电材料，以使集成电路与导电材料相连；衬底晶圆的下表面设有与导电材料相连的导电结构，以使集成电路通过导电结构与外部电路相连。

本申请公开的上述技术方案，在集成电路处设置贯穿层间介质、外延层和衬底晶圆的通孔，并在通孔内填充导电材料，以使得红外探测器中的集成电路可通过通孔中的导电材料、衬底晶圆下表面设置的导电结构与外部电路相连，即使得集成电路可通过通孔与外部电路互连，也即使得红外探测器可通过通孔处的导电结构与外部电路互连，而不再需要通过从集成电路引出互连线来与外部电路相连，因此，可有效缩短电互联长度，提高互连可靠性，减少信号传输延迟，并可减小红外探测器封装体积，使得红外探测器可满足向着高密度互连、小型化、高性能、多功能的发展需求。其中，在通孔侧壁上设置绝缘层可阻断导电材料和衬底晶圆的电导通，以保证红外探测器的可靠性。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例提供的一种红外探测器芯片晶圆的结构示意图；

图2为本申请实施例提供的另一种红外探测器芯片晶圆的结构示意图；

图3为本申请实施例提供的一种晶圆级封装的红外探测器的结构示意图；

图4为本申请实施例提供的另一种晶圆级封装的红外探测器的结构示意图；

图5为本申请实施例提供的又一种晶圆级封装的红外探测器的结构示意图；

图6为本申请实施例提供的一种像素级封装的红外探测器的结构示意图；

图7为本申请实施例提供的另一种像素级封装的红外探测器的结构示意图；

图8为本申请实施例提供的制备集成电路的示意图；

图9为本申请实施例提供的键合第一载片晶圆的示意图；

图10为本申请实施例提供的刻蚀通孔的示意图；

图11为本申请实施例提供的通孔内设置绝缘层、黏附阻挡层及种子层的示意图；

图12为本申请实施例提供的通孔内填充导电材料的示意图；

图13为本申请实施例提供的一种制备微测辐射热计的示意图；

图14为本申请实施例提供的在衬底晶圆下表面键合第二载片晶圆的示意图；

图15为本申请实施例提供的设置第一光刻胶及设置第一金属化层的示意图；

图16为本申请实施例提供的在通孔处设置第一焊料的示意图；

图17为本申请实施例提供的制备第二金属化层的示意图；

图18为本申请实施例提供的制备第二焊料的示意图；

图19为本申请实施例提供的另一种制备微测辐射热计的示意图；

图20为本申请实施例提供的一种键合窗口晶圆的示意图；

图21为本申请实施例提供的另一种键合窗口晶圆的示意图；

图22为本申请实施例提供的在键合窗口晶圆后制备第一导电结构11的示意图；

图23为本申请实施例提供的在键合窗口晶圆后制备第二导电结构的示意图；

图24为本申请实施例提供的设置第二介质层的示意图；

图25为本申请实施例提供的制备像素封装层的示意图；

图26为本申请实施例提供的在键合像素封装层后制备第一导电结构的示意图；

图27为本申请实施例提供的在键合像素封装层后制备第二导电结构的示意图；

图28为本申请实施例提供的设置罩体层的示意图；

图29为本申请实施例提供的在罩体层上设置释放孔并释放像元区域中的第一介质层和第二介质层的示意图；

图30为本申请实施例提供的又一种制备微测辐射热计的示意图；

图31为本申请实施例提供的键合第三载片晶圆的示意图；

其中，附图标记如下：

1-衬底晶圆，2-外延层，3-层间介质，4-集成电路，41-CMOS区，42-多层导电电路互连区，421-接触孔，422-导电层，423-信号传输导电层，5-通孔，6-绝缘层，7-导电材料，8-黏附阻挡层，9-种子层，10-微测辐射热计，11-第一导电结构，111-第一金属化层，112-第一焊料，12-第二导电结构，121-第一PI层，122-第二金属化层，123-第二焊料，124-第二PI层，125-再布线层，13-窗口晶圆，14-第一真空腔体，15-入射面区域，16-出射面区域，17-焊料区域，18-吸气剂区域，19-像素封装层，191-罩体层，192-释放孔，193-密封层，20-第二真空腔体，21-第一载片晶圆，22-第二载片晶圆，23-第一光刻胶，24-辅助焊料，25-第一介质层，26-第二介质层，27-第三载片晶圆。

具体实施方式

目前，MEMS结构的红外探测器采用横向互联引线键合技术与外部电路进行互联，也即红外探测器中的集成电路通过引出互连线来和外部电路进行连接。这种连接方式会使得互连线长度比较长，导致信号传输存在延迟，并会增加红外探测器的封装体积。

为此，本申请提供一种红外探测器芯片晶圆、晶圆级封装的红外探测器、像素级封装的红外探测器、金属封装或陶瓷封装的红外探测器及红外探测器芯片晶圆制备方法，用于增强红外探测器互连可靠性，降低信号传输延迟和封装体积。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

参见图1，其示出了本申请实施例提供的一种红外探测器芯片晶圆的结构示意图。本申请实施例提供的一种红外探测器芯片晶圆，可以包括衬底晶圆1、设置在衬底晶上表面的外延层2、设置在外延层2上表面的层间介质3、设置在层间介质3中的集成电路4、设置在层间介质3的上表面且与集成电路4相连的微测辐射热计10；

集成电路4处设有贯穿层间介质3、外延层2及衬底晶圆1的通孔5，通孔5的侧壁设有绝缘层6，且通孔5内填充有导电材料7，以使集成电路4与导电材料7相连；

衬底晶圆1的下表面设有与导电材料7相连的导电结构，以使集成电路4通过导电结构与外部电路相连。

本申请提供的红外探测器芯片晶圆从下至上依次可以包括衬底晶圆1、外延层2、层间介质3和集成电路4(集成电路4设置在层间介质3中)、微测辐射热计10。其中，衬底晶圆1起到支撑的作用，该衬底晶圆1可以为硅衬底，具体可以为掺杂的N型或P型的硅衬底，也可以是SOI(Silicon-On-Insulator，绝缘衬底上的硅)硅片或者硅锗片。外延层2为一层轻掺杂的外延层2，外延层2的设置可以提高红外探测器芯片晶圆的性能。设置在外延层2上表面的层间介质3用于对集成电路4中的各层间起到间隔的作用，层间介质3为绝缘的，且层间介质3的层数与集成电路4的层数相关。集成电路4与微测辐射热计10相连，以使得微测辐射热计10把入射的红外辐射信号转换为电信号并将电信号传递到集成电路4上。微测辐射热计10具体为MEMS结构，且微测辐射热计10为悬空形式。

在本申请所提供的红外探测器芯片晶圆中，集成电路4处设置有贯穿层间介质3、外延层2及衬底晶圆1的通孔5。其中，为了保证通孔5刻蚀的可靠性，则衬底晶圆1的厚度可以为120μm-350μm，且通孔5的深宽比可以在2:1至10:1之间。当然，也可以根据通孔5刻蚀工艺而对衬底晶圆1的厚度、通孔5的深宽比进行调整。

通孔5的侧壁上沉积有一层绝缘层6(顶部未沉积有绝缘层6)，以隔断通孔5内填充的导电材料7和衬底晶圆1的电导通。其中，绝缘层6的材料具体可以为SiO

另外，通孔5内填充有导电材料7，且导电材料7具体可填满通孔5，以使得导电材料7可以与集成电路4相连。由于通孔5的侧壁设有绝缘层6，因此，通孔5内填充的导电材料7并不会与衬底晶圆1电导通，则可以保证红外探测器芯片晶圆的可靠性。其中，导电材料7可通过PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层沉积)、电镀等工艺填充在通孔5内。且导电材料7具体可以为Cu、Ag、W等，考虑到电迁移特性、成本和技术成熟度，具体可选用Cu作为通孔5内的导电材料7。

衬底晶圆1的下表面设置有与通孔5中的导电材料7相连的导电结构(该导电结构即为红外探测器芯片晶圆的引脚)，以使得集成电路4通过通孔5内填充的导电材料7与导电结构相连，从而使得集成电路4可通过导电结构与外部电路相连，而不再需要使得集成电路4引出互连线来与外部电路进行连接。也即，本申请通过设置通孔5并在通孔5内填充导电材料7且设置导电结构使得红外探测器芯片晶圆通过导电结构与外部电路相连，以使得微测辐射热计10转换得到的电信号可以通过集成电路4、通孔5内填充的导电材料7及导电结构传输到外部电路上。

通过上述可知，本申请借助通孔技术实现红外探测器芯片晶圆的垂直叠层互连，无需引线键合，即本申请实现由原始的二维水平方向的引线互联优化到三维垂直方向的通孔5互联。也即本申请通孔5实现垂直通道的设置，并在通孔5内填充导电材料7实现垂直互联，无需引线键合。因此，通过本申请可有效缩短电互联长度，减少信号传输延迟，提高信号传输速度，增强互联可靠性，降低功耗和互联封装过程中红外探测器芯片晶圆的整体尺寸和重量，可满足红外探测器芯片晶圆向着高密度互联、小型化、高性能、多功能的发展要求。同时，通过本申请使得红外探测器芯片晶圆在三维空间集成成为可能。

本申请公开的上述技术方案，在集成电路处设置贯穿层间介质、外延层和衬底晶圆的通孔，并在通孔内填充导电材料，以使得红外探测器芯片晶圆中的集成电路可通过通孔中的导电材料、衬底晶圆下表面设置的导电结构与外部电路相连，即使得集成电路可通过通孔与外部电路互连，也即使得红外探测器芯片晶圆可通过通孔处的导电结构与外部电路互连，而不再需要通过从集成电路引出互连线来与外部电路相连，因此，可有效缩短电互联长度，提高互连可靠性，减少信号传输延迟，并可减小红外探测器封装体积，使得红外探测器可满足向着高密度互连、小型化、高性能、多功能的发展需求。其中，在通孔侧壁上设置绝缘层可阻断导电材料和衬底晶圆的电导通，以保证红外探测器的可靠性。

本申请实施例提供的一种红外探测器芯片晶圆，通孔5内还设有位于绝缘层6与导电材料7之间的黏附阻挡层8。

在本申请中，通孔5内还可以设置有位于绝缘层6和导电材料7之间的黏附阻挡层8，该黏附阻挡层8既可作为绝缘层6和导电材料7之间的粘合层，又可作为阻挡层，用于防止导电材料7在温度退火过程中向绝缘层6扩散。黏附阻挡层8的厚度可以为10nm-200nm。

其中，黏附阻挡层8具体可以在通孔5内设置绝缘层6之后、填充导电材料7之前进行设置，且黏附阻挡层8的材料具体可以为Ti-TiN、Ti-TiW、Ta-TaN，其中，Ti、Ta起到黏附作用，TiN、TiW、TaN起到阻挡作用，且在进行设置时可先沉积起阻挡作用的材料，然后，沉积起黏附作用的材料。也即是说，黏附阻挡层8具体可以包括起黏附作用的粘合层、起阻挡作用的阻挡层，阻挡层位于绝缘层6和粘合层之间，粘合层与导电材料7相接触。

本申请实施例提供的一种红外探测器芯片晶圆，通孔5内还设有位于黏附阻挡层8和导电材料7之间的种子层9。

在本申请中，为了提高导电材料7的导电性能和黏附力，则可以在通孔5中的黏附阻挡层8和导电材料7之间设置种子层9，也即在沉积完黏附阻挡层8后，先沉积种子层9，再填充导电材料7。种子层9的材料与导电材料7可以相同。例如当导电材料7为铜时，为了主体电镀的晶格匹配，种子层9也为铜。

参见图1和图2，其中，图2示出了本申请实施例提供的另一种红外探测器芯片晶圆的结构示意图。本申请实施例提供的一种红外探测器芯片晶圆，导电结构可以包括位于通孔5处的第一导电结构11；

或者，导电结构可以包括从通孔5处延伸至通孔5外的第二导电结构12；各第二导电结构12间并不相连。

在本申请中，设置在衬底晶圆1下表面的导电结构可以包括位于通孔5处的第一导电结构11，也即第一导电结构11为直通孔的导电结构，与通孔5位置并无错位。

或者，设置在衬底晶圆1下表面的导电结构可以包括从通孔5处延伸至通孔5外的第二导电结构12，且各个第二导电结构12之间并不相连，即第二导电结构12可以不位于通孔5位置处。其中，第二导电结构12延伸出的范围可以根据实际情况进行设定。通过第二导电结构12可以实现红外探测器芯片晶圆I/O位置和排布的调整，实现对红外探测器芯片晶圆引脚分布再定义，封装层面实现互联设计，无需使用IC载板，可以使红外探测器芯片晶圆的整体降低厚度和成本。

本申请实施例提供的一种红外探测器芯片晶圆，第一导电结构11可以包括第一金属化层111、位于第一金属化层111下表面的第一焊料112。

在本申请中，第一导电结构11可以包括第一金属化层111、位于第一金属化层111下表面的第一焊料112。其中，第一金属化层111可以视为黏附-种子层，起到黏附和提高导电性的作用，便于进行第一焊料112的设置，第一金属化层111具体可以为Ti-Cu层。第一焊料112可以为锡、锡-银等，且第一焊料112具体可以为通过电镀工艺镀制焊料然后通过热回流处理形成的半椭球型结构等，以便于与外部电路进行焊接连接等，例如通过BGA(焊球阵列封装)形式与外部电路相连。或者，第一焊料112可以通过锡球印刷的方式设置在第一金属化层111的下表面。

本申请实施例提供的一种红外探测器芯片晶圆，第二导电结构12可以包括位于衬底晶圆1下表面除通孔5处之外的位置处的第一PI层121、从通孔5处延伸至通孔5外的第二金属化层122、位于第二金属化层122下表面再布线层125、位于再布线层125下表面的预设区域处的第三金属化层、位于第三金属化层下表面的第二焊料123、位于第一PI层121下表面未设置第二金属化层122处及再布线层125下表面未设置第二焊料123处的第二PI层124；

其中，位于通孔5处的第二金属化层122与导电材料7相连，延伸至通孔5外的第二金属化层122位于第一PI层121的下表面，预设区域为通孔5对应区域之外的区域。

在本申请中，第二导电结构12可以包括第一PI(聚酰亚胺)层121、第二金属化层122、再布线层125、第三金属化层、第二焊料123、第二PI层124。其中，第一PI层121位于衬底晶圆1下表面除通孔5处之外的位置处；第二金属化层122从通孔5处延伸至通孔5外且延伸至通孔5外时位于第一PI层121的下表面，其中，位于通孔5处的第二金属化层122与通孔5内的导电材料7相连；再布线层125位于第二金属化层122的下表面，其中，再布线层125的大小可以和第二金属化层122的大小相同或接近，且再布线层125具体可以为铜；第三金属化层位于再布线层125下表面预设区域处，该预设区域为通孔5对应区域之外的区域，即为非通孔5区域；第二焊料123位于第三金属化层下表面；第二PI层124位于第一PI层121下表面未设置第二金属化层122的位置处以及再布线层125下表面未设置第二焊料123的位置处。

第二金属化层122及第二焊料123具体可借助敷设第一PI层121、第二PI层124及图形化方式来进行设置，例如可以在衬底晶圆1下表面敷设第一PI层121，对第一PI层121进行图形化，将通孔5位置处裸露出来，从通孔5处延伸至通孔5外的位置处设置第二金属化层122，在第二金属化层122下表面通过电镀工艺等生成再布线层125，在再布线层125下表面及第一PI层121下表面敷设第二PI层124，对第二PI层124进行图像化，以将再布线层125下表面预设区域裸露出来，在再布线层125下表面预设区域处设置第三金属化层，并在第三金属化层下表面设置第二焊料123。另外，第一PI层121和第二PI层124可起到保护衬底晶圆1、第二金属化层122、再布线层125、第三金属化层及第二焊料123的作用，并可起到提高导电性、红外探测器芯片晶圆可靠性的作用等。

第二金属化层122及第三金属化层均可视为黏附-种子层，起到黏附和提高导电性的作用，第二金属化层122便于进行再布线层125的设置，第三金属化层便于进行第二焊料123的设置，且第二金属化层122及第三金属化层均可以为Ti-Cu层。第二焊料123可以为锡、锡-银等，且第二焊料123具体可以为通过电镀工艺镀制焊料然后通过热回流处理形成的半椭球型结构等，或者，第二焊料123可以通过锡球印刷的方式设置在再布线层125下表面的预设区域处。

其中，上述以一层再布线层125为例进行说明，当然，也可以设置两层、三层的再布线层125等，每层再布线层125下表面均可以设置有第三金属化层，对此本申请不再赘述。

本申请实施例提供的一种红外探测器芯片晶圆，集成电路4可以包括CMOS区41、多层导电电路互连区42，CMOS区41中可以包括CMOS组件，多层导电电路互连区42可以包括用于将CMOS组件与微测辐射热计10相连的多层导电电路互连层，每层导电电路互连层均可以包括接触孔421、位于接触孔421处的导电层422；

其中，位于底层的导电电路互连层中的接触孔421与CMOS组件相连，除位于底层的导电电路互连层外的其余导电电路互连层中的接触孔421与下一层的导电电路互连层中的导电层422相连，位于顶层的导电电路互连层中的导电层422还与微测辐射热计10相连，且位于顶层的导电电路互连层中还包括与导电材料相连的信号传输导电层。

在本申请中，集成电路4具体可以包括位于外延层2上表面的CMOS(互补金属氧化物半导体)区，即S(源)/D(漏)区，还包括多层导电电路互联区。其中，CMOS区41中包含CMOS组件；多层导电电路互联区用于互联CMOS组件以及将CMOS组件与微测辐射热计10相连，且多层导电电路互联区中包含多层导电电路互连层，例如可以为3层-8层中的任意一层，也可以包括其他层数的导电电路互连层，其中，图1和图2中以3层为例进行说明。另外，导电电路互连层具体可以为导电金属电路互连层，则导电电路互联区则具体可以为导电金属电路互联区。

每层导电电路互连层均包括接触孔421、位于接触孔421处的导电层422(具体可以为金属层)，且位于顶层的导电电路互连层还包括与导电材料7相连的信号传输导电层423(具体可以为传输金属层，且信号传输导电层423不位于接触孔421处)，即通孔5可以设置在信号传输导电层423处。不同导电电路互连层之间通过接触孔421连接，且不同导电电路互连层之间通过层间介质3间隔，层间介质3至少为两层，具体层数与导电电路互连层的层数有关。也即可以在进行制备时，可以先制备CMOS区41，然后，沉积一层层间介质3，对层间介质3进行图形化，在图形化的层间介质3中设置一层导电电路互连层，之后，再沉积一层层间介质3……直至得到包含预设层数的导电电路互连层。

对于多层导电电路互连层而言，位于底层的导电电路互连层中的接触孔421与CMOS组件相连，除位于底层的导电电路互连层之外的其余导电电路互连层中的接触孔421均与下一层(也即位于下面一层)的导电电路互连层中的导电层422相连，位于顶层的导电电路互连层中的导电层422还与微测辐射热计10相连。由上述可知，对于位于顶层的导电电路互连层而言，其不仅包含位于接触孔421处的导电层422，还包含不位于接触孔421的信号传输导电层423。其中，位于顶层的导电电路互连层中的导电层422不仅与该层中的接触孔421相连，而且还与微测辐射热计10相连，以使得红外探测器芯片晶圆可通过多层导电电路互连区42与CMOS组件相连，也即位于顶层的导电电路互连层中的导电层422实现红外探测器芯片晶圆与内部电路的信号传输。信号传输导电层423实现红外探测器芯片晶圆与外部电路的信号传输。需要说明的是，本申请以信号传输导电层423位于顶层为例进行说明，当然，信号传输导电层423也可以位于任意一导电电路互连层中。其中，具体可以通过FEOL(集成电路前道工艺)在衬底晶圆1上制备CMOS组件(即制备N型和P型场效应晶体管等)，然后，通过BEOL(集成电路后道工艺)在CMOS组件上实现多层导电电路互连层的制备。

本申请还提供了晶圆级封装的红外探测器，参见图3至图5，其中，图3示出了本申请实施例提供的一种晶圆级封装的红外探测器的结构示意图，图4示出了本申请实施例提供的另一种晶圆级封装的红外探测器的结构示意图，图5示出了本申请实施例提供的又一种晶圆级封装的红外探测器的结构示意图。本申请实施例提供的一种晶圆级封装的红外探测器，可以包括上述任一种红外探测器芯片晶圆、键合在红外探测器芯片晶圆上方的窗口晶圆13，红外探测器芯片晶圆与窗口晶圆13形成第一真空腔体14，红外探测器芯片晶圆中的微测辐射热计10位于第一真空腔体14内；

其中，窗口晶圆13的上表面可以包括入射面区域15、下表面可以包括出射面区域16，入射面区域15及出射面区域16用于对微测辐射热计10的工作波段的光进行抗反射和增透。

本申请提供的晶圆级封装(也可成为晶片级封装)的红外探测器用于对上述任一种红外探测器芯片晶圆实现晶圆级真空封装。具体地，晶圆级封装的红外探测器中不仅可以包含上述任一种红外探测器芯片晶圆，还包括键合在红外探测器芯片晶圆上方的窗口晶圆13。

其中，窗口晶圆13上表面设置有入射面区域15，下表面设置有出射面区域16，入射面区域15和出射面区域16具体可设置在微测辐射热计10所在的区域内，且入射面区域15和出射面区域16具体可以通过镀减反射膜或者设置微结构形成，用于对微测辐射热计10的工作波段进行抗反射和增透，从而提高微测辐射热计10对于工作波段的光的吸收。具体地，可根据微测辐射热计10的工作特点选择不同材料和结构的入射面区域15和出射面区域16。并且，窗口晶圆13下表面的边缘部分设置有焊料区域17，该焊料区域17中包含有焊料，可根据焊料区域17选择介质键合、金属键合等方式而在键合机中将窗口晶圆13的下表面和上述任一种红外探测器芯片晶圆的上表面键合在一起。

键合在红外探测器芯片晶圆上方的窗口晶圆13与红外探测器芯片晶圆形成第一真空腔体14，红外探测器芯片晶圆中的微测辐射热计10均位于第一真空腔体14中，以实现对红外探测器芯片晶圆的晶圆级真空封装。其中，第一真空腔体14可以通过焊料区域17堆叠而成，如图3和图5所示，也可以通过对窗口晶圆13刻蚀形成凹槽而成，如图4所示。需要说明的图3和图5对应的红外探测器中的导电结构为第一导电结构11的情况，图4对应的是红外探测器中的导电结构为第二导电结构12的情况，对于导电结构为第二导电结构12的情况，第一真空腔体14也可以通过对窗口晶圆13刻蚀形成凹槽而成。

晶圆级封装的红外探测器后续可以分割成单个成品芯片，且晶圆级封装的红外探测器可以满足红外探测器的小型化、批量化和低成本的发展方向。由于红外探测器中通过通孔5实现垂直通道的设置，并在通孔5内填充导电材料7实现垂直性的接线互联，无需引线键合，则对于晶圆级封装的红外探测器而言，可有效缩短互连线长度，有效缩短电互联长度，减少信号传输延迟，提高信号传输速度，增强互联可靠性，降低功耗和互联封装过程中红外探测器的整体尺寸和重量，满足红外探测器的晶圆级真空封装的芯片I/O越来越多的发展需求，极大的优化引线互联的方式可以明显地提升器件性能、降低器件功耗，同时也使得红外探测器的晶圆级真空封装的芯片在三维空间集成成为可能。

本申请实施例提供的一种晶圆级封装的红外探测器，窗口晶圆13出射面还可以包括吸气剂区域18。

在本申请中，窗口晶圆13出射面还设置有吸气剂区域18，该吸气剂区域18中包含有吸气剂，其中，吸气剂区域18可设置在微测辐射热计10未分布的区域，以避免对微测辐射热计10的工作产生影响。其中，吸气剂区域18的设置可以使得第一真空腔体14内的真空度很好地达到微测辐射热计10的工作要求，从而提高晶圆级封装的红外探测器的真空封装性。

其中，关于晶圆级封装的红外探测器中有关红外探测器的结构可以参见本申请提供的红外探测器中对应部分的详细说明，在此不再赘述。

本申请还提供了像素级封装的红外探测器，参见图6和图7，其中，图6示出了本申请实施例提供的一种像素级封装的红外探测器的结构示意图，图7示出了本申请实施例提供的另一种像素级封装的红外探测器的结构示意图。本申请实施例提供的一种像素级封装的红外探测器，可以包括上述任一种红外探测器芯片晶圆、设置在红外探测器芯片晶圆上表面的像素封装层19；像素封装层19与红外探测器芯片晶圆形成与红外探测器芯片晶圆中的各微测辐射热计10一一对应的第二真空腔体20，各微测辐射热计10分别位于相应的第二真空腔体20内。

本申请提供的像素级封装的红外探测器用于对上述任一种红外探测器芯片晶圆实现像素级真空封装，像素级真空封装可满足MEMS器件的小型化、批量化和低成本的发展方向。

具体地，像素级封装的红外探测器不仅包含上述任一种红外探测器芯片晶圆，还包括设置在红外探测器芯片晶圆上表面的像素封装层19。该像素封装层19与上述任一种红外探测器芯片晶圆形成与红外探测器芯片晶圆中的各微测辐射热计10一一对应的第二真空腔体20，各微测辐射热计10分别位于相对应的第二真空腔体20中。也即像素封装层19并非是平面化地设置在红外探测器芯片晶圆上表面，而是在各微测辐射热计10处分别凸起，以与红外探测器芯片晶圆形成对应的容纳微测辐射热计10的第二真空腔体20。

由于红外探测器芯片晶圆中通过通孔5实现垂直通道的设置，并在通孔5内填充导电材料7实现垂直性的接线互联，无需引线键合，则对于像素级封装的红外探测器而言，即可以有效缩短互连线长度，减少信号传输延迟，提高信号传输速度，增强互联可靠性，降低功耗和互联封装过程中红外探测器的整体尺寸和重量，满足红外探测器的像素级真空封装的芯片I/O越来越多的发展需求，极大的优化引线互联的方式可以明显地提升器件性能、降低器件功耗，同时也使得红外探测器的像素级真空封装的芯片在三维空间集成成为可能。

本申请实施例提供的一种像素级封装的红外探测器，像素封装层19可以包括在与微测辐射热计10对应区域内设置有释放孔192的罩体层191、位于罩体层191上表面的密封层193。

在本申请中，像素封装层19具体可以包括罩体层191、位于罩体层191上表面的密封层193，其中，罩体层191上与微测辐射热计10对应区域内设置有释放孔192，以便通过释放孔192释放掉在制备过程中起辅助形成第二真空腔体20的介质层。密封层193则对释放孔192起到密封的作用，以与罩体层191一同形成与各微测辐射热计10一一对应的第二真空腔体20。

其中，罩体层191具体可以为α-Si(非晶硅)，密封层193的材料可以为Ge、ZnS或者两者的结合等。

其中，关于像素级封装的红外探测器中有关红外探测器芯片晶圆的结构可以参见本申请提供的红外探测器芯片晶圆中对应部分的详细说明，在此不再赘述。

本申请还提供了一种金属封装或陶瓷封装的红外探测器，可以包括管壳、设置在管壳中的上述任一种红外探测器芯片晶圆，其中，红外探测器芯片晶圆通过其中的导电结构与管壳中的电路相连。

本申请提供的金属封装或陶瓷封装的红外探测器用于对上述任一种红外探测器芯片晶圆实现金属级封装或陶瓷级封装。具体地，金属封装或陶瓷封装的红外探测器可以包括管壳、设置在管壳中的上述任一种红外探测器芯片晶圆，其中，上述任一种的红外探测器芯片晶圆可通过其中的导电结构与管壳中的电路相连，例如，可采用BGA(Ball GridArray，球状引脚栅格阵列封装)形式与管壳中的导电结构相连。

其中，管壳可以为金属管壳或陶瓷管壳。当管壳为金属管壳时，则为金属封装的红外探测器。当管壳为陶瓷管壳时，则为陶瓷封装的红外探测器。

其中，关于金属封装或陶瓷封装的红外探测器中有关红外探测器芯片晶圆的结构可以参见本申请提供的红外探测器芯片晶圆中对应部分的详细说明，在此不再赘述。

本申请还提供了红外探测器芯片晶圆的制备方法，参见图8-图13，其中，图8示出了制备集成电路的示意图，图9示出了键合第一载片晶圆的示意图，图10示出了刻蚀通孔的示意图，图11示出了通孔内设置绝缘层、黏附阻挡层及种子层的示意图，图12示出了通孔内填充导电材料的示意图，图13示出了一种制备微测辐射热计的示意图。本申请实施例提供的一种红外探测器芯片晶圆的制备方法，可以包括：

在衬底晶圆1上生长外延层2，在外延层2上表面设置层间介质3，并在层间介质3中制备集成电路4；

将层间介质3的上表面与第一载片晶圆21键合，从衬底晶圆1的下表面刻蚀贯穿衬底晶圆1、外延层2及层间介质3且与集成电路4相连的通孔5；

在通孔5的侧壁上沉积绝缘层6，并对通孔5顶部进行绝缘层6的反刻；

在通孔5内填充导电材料7，对衬底晶圆1进行退火处理；导电材料7与集成电路4相接触；

去除第一载片晶圆21，在层间介质3上表面制备与集成电路4相连的微测辐射热计10；

在衬底下表面制备与通孔5中的导电材料7相连的导电结构，以使集成电路4通过导电结构与外部电路相连。

步骤11：制作集成电路4。如图8所示，在衬底晶圆1上生长一层轻掺杂的外延层2，在外延层2的上表面设置层间介质3，并采用光刻工艺等对层间介质3进行图形化，然后，制备集成电路4。其中，层间介质3的层数和与集成电路4的层数相关。

对于集成电路4的制备，具体过程为在衬底晶圆1上生长一层轻掺杂的外延层2之后，在外延层2上制备具有CMOS组件的CMOS区41，然后沉积层间介质3并对层间介质3进行图形化且形成用于互联CMOS组件的多层导电电路互连区42，其中，多层导电电路互连区42包含多层导电电路互连层，每层导电电路互连层均由接触孔421和金属层组成，集成电路4工艺可以由多层导电电路互连层组成，多层导电电路互连区42至少包含两层导电电路互连层，导电电路互连层通过层间介质3间隔，层间介质3至少有两层，不同导电电路互连层通过接触孔421连接。本申请图中以3层导电电路互连层为例，实际可以为3、4、5、6、7、8层或者更多层，衬底晶圆1最上层(也即位于顶层)导电电路互连层包含顶层接触孔421、顶层导电层422和信号传输导电层423，顶层导电层422用于红外探测器芯片晶圆与内部电路的信号粗函数，信号传输导电层423用于红外探测器芯片晶圆与外部电路的信号传输。本步骤通过集成电路前道工艺在衬底晶圆1上制备N型和P型场效应管，然后进过集成电路后道工艺在晶体管上实现多层导电电路互连区42的制备。

步骤12：临时键合第一载片晶圆21。如图9所示，将衬底晶圆1含有集成电路4的一侧(即层间介质3的上表面)及第一载片晶圆21的一侧分别涂覆一层临时键合胶，将衬底晶圆1与第一载片晶圆21涂胶的一侧进行贴合，烘烤至一定程度，然后，将衬底晶圆1和第一载片晶圆21转移至临时键合设备中，提高到一定温度，并施加一定压力，在真空条件下完成衬底晶圆1与载片晶圆的临时键合，以利用第一载片晶圆21对集成电路4起到保护作用，避免后续制备工艺对集成电路4造成影响。

步骤13：刻蚀通孔5。如图10所示，从衬底晶圆1的下表面开始刻蚀贯穿衬底晶圆1、外延层2及层间介质3且与集成电路4相连的通孔5(具体与集成电路4中的信号传输导电层423相连)。其中，通孔5刻蚀可选用技术为深反应离子刻蚀技术，该技术的优势是刻蚀速度快、刻蚀深宽比更大。除此之外，也可以采用激光烧蚀、光引导湿法腐蚀等技术进行通孔5刻蚀。通过以上刻蚀工艺得到设计尺寸的通孔5。为提升通孔5的平滑度，并降低后续填孔工艺风险，可以对通孔5进行清洗。

由上述可知，本申请是在集成电路4制备完后进行通孔5刻蚀，也即本申请是采用后通孔技术进行通孔5的刻蚀。

步骤14：沉积绝缘层6。如图11所示，在刻蚀得到通孔5之后，可以在通孔5侧壁沉积薄薄的一层绝缘层6，以隔断通孔5中填充的导电材料7和衬底晶圆1的电导通。具体可通过热氧化、化学气相沉积或者原子层沉积方法在通孔5内表面沉积一层绝缘层6。绝缘层6沉积后需要对通孔5顶部进行绝缘层6反刻，保证电信号的稳定互联。

步骤15：填充通孔5。如图12所示，在对绝缘层6进行反刻之后，可以在通孔5内填充导电材料7，导电材料7与集成电路4相连，以将电信号从集成电路4传输到导电材料7，从而通过导电材料7传输到导电结构上。其中，导电材料7可以为Cu、Ag、W，考虑到电迁移特性、成本和技术成熟度，具体可选用Cu作为通孔5内的导电材料7。其中，通孔5铜填充技术有PVD、CVD、ALD、电镀等，电镀的成本更低且沉积速率更快，因此，具体可采用电镀铜工艺来填充通孔5，通过调整电镀液中抑制剂、加速剂和整平剂调整通孔5铜电镀填充效果。通孔5填充后对衬底晶圆1进行退火处理，选择合适的退火温度保证通孔5互联的可靠性，并释放通孔5填充导致的应力。完成通孔5铜电镀填充后，衬底晶圆1下表面也沉淀了一层不均匀的铜层，然后需要对表面多余的沉积铜去除，通常可使用CMP(化学机械抛光)进行实现。当然，在采用其他导电材料7和/或工艺进行通孔5填充时，可能也会使得衬底晶圆1下表面沉淀不均匀的导电材料7层，因此，则可以采用CMP或其他工艺对衬底晶圆1下表面进行处理，以去除衬底晶圆1下表面沉淀的多余的导电材料7层。

步骤16：制备微测辐射热计10。如图13所示，在通孔5内填充完导电材料7之后，可以先对第一载片晶圆21进行去除，常用的方法可以是热滑移方法、紫外光剥离方法、化学溶解方法、激光拆解方法等，具体可根据步骤12中所用的临时键合胶而确定所采用的方法，然后，利用所确定的方法拆解第一载片晶圆21。

在去除第一载片晶圆21后，可以在层间介质3的上表面制备与集成电路4相连的微测辐射热计10。微测辐射热计10可采用传统的半导体工艺进行制备，包括至少一次光刻、刻蚀、CVD、PVD等工艺步骤。具体地，可以是在层间介质3上表面设置第一介质层25，并在第一介质层25中制备微测辐射热计10，然后，可以视实际情况而在相应的时机去除第一介质。

步骤17：制备导电结构。在层间介质3上表面制备完微测辐射热计10之后，在衬底下表面制备与通孔5中的导电材料7相连的导电结构，以使集成电路4可通过导电结构与外部电路相连，从而通过集成电路4、导电材料7及导电结构将电信号传输出去。需要说明的是，在衬底下表面制备与通孔5中的导电材料7相连的导电结构时为了避免该过程对微测辐射热计10造成影响，则可以利用保护结构对微测辐射热计10进行保护。其中，保护结构可以是制备微测辐射热计10用到的第一介质层25等，对于晶圆级封装时保护结构可以为窗口晶圆13，对于像素级封装时保护结构可以为像素封装层19，对于金属或陶瓷封装时保护结构可以为制备微测辐射热计10用到的第一介质层25及在第一介质层25上表面键合的第三载片晶圆27。

通过制备微测辐射热计10时用到的第一介质层25、在第一介质层25上表面键合载片晶圆等方式对微测辐射热计10进行保护，以避免

通过上述步骤11-步骤17制备得到红外探测器芯片晶圆，其中，关于红外探测器芯片晶圆的具体结构以及相关结构的描述可以参见本申请提供的红外探测器芯片晶圆中对应部分的详细说明，在此不再赘述。

本申请实施例提供的一种红外探测器芯片晶圆的制备方法，在将层间介质3的上表面与第一载片晶圆21键合之后，还可以包括：

从衬底晶圆1的下表面对衬底晶圆1进行减薄，以使衬底晶圆1的厚度位于预设范围内。

考虑到衬底晶圆1的厚度可能过厚(超过预设范围中的最大值)而导致无法顺利地进行通孔5的刻蚀，如图8和图9所示，则在将层间介质3的上表面与第一载片晶圆21键合之后，可以从衬底晶圆1的下表面对衬底晶圆1进行减薄，以使衬底晶圆1的厚度位于预设范围(120μm-350μm)内，从而保证通孔5刻蚀的可靠性。

本申请实施例提供的一种红外探测器芯片晶圆的制备方法，从衬底晶圆1的下表面对衬底晶圆1进行减薄，可以包括：

对衬底晶圆1的下表面进行粗研磨；

在粗研磨后，对衬底晶圆1的下表面进行细研磨；

对衬底晶圆1进行湿法腐蚀或CMP处理。

在本申请中，在从衬底晶圆1的下表面对衬底晶圆1进行减薄时，具体可以先对衬底晶圆1的下表面进行粗研磨，然后，再对衬底晶圆1的下表面进行细研磨。将减薄分为粗研磨和细研磨两个过程的方式可以提高衬底晶圆1的研磨效率并优化研磨质量。

在对衬底晶圆1进行研磨之后，可以通过湿法腐蚀或者CMP处理释放在研磨过程中产生的应力，最终使得衬底晶圆1的厚度在预设范围内。

其中，为了防止衬底晶圆1在减薄过程中破损，则可以对衬底晶圆1进行切边工艺。

参见图11，本申请实施例提供的一种红外探测器芯片晶圆的制备方法，在通孔5内填充导电材料7之前，还可以包括：

在绝缘层6表面沉积黏附阻挡层8。

在本申请中，在通孔5的侧壁上沉积绝缘层6，并对通孔5顶部进行绝缘层6的反刻之后，在通孔5内填充导电材料7之前，可以在绝缘层6表面沉积黏附阻挡层8。其中，黏附阻挡层8可以为Ti-TiN、Ti-TiW、Ta-TaN，Ti、Ta可以使用PVD沉积，TiN或TaN等可用金属有机化学气相沉积或者ALD沉积。

参见图11，本申请实施例提供的一种红外探测器芯片晶圆的制备方法，在绝缘层6表面沉积黏附阻挡层8之后，在通孔5内填充导电材料7之前，还可以包括：

在黏附阻挡层8表面沉积种子层9。

在本申请中，在绝缘层6表面沉积黏附阻挡层8之后，在通孔5内填充导电材料7之前，为了晶格匹配，使得导电材料7具有良好的导电性能，则可以在黏附阻挡层8表面沉积种子层9，其中，种子层9的沉积可采用PVD或者ALD工艺进行实现。

参见图14，其示出了在衬底晶圆下表面键合第二载片晶圆的示意图。本申请实施例提供的一种红外探测器芯片晶圆的制备方法，在层间介质3上表面制备微测辐射热计10之前，还可以包括：

在衬底晶圆1下表面键合第二载片晶圆22；

在衬底下表面制备与通孔5中的导电材料7相连的导电结构之前，还可以包括：

去除第二载片晶圆22。

在本申请中，在去除第一载片晶圆21之后，在层间介质3上表面制备微测辐射热计10之前，可以在衬底下表面键合第二载片晶圆22。具体地，可以在衬底晶圆1下表面、第二载片晶圆22一侧分别涂覆一层临时键合胶，将衬底晶圆1和第二载片晶圆22这两片晶圆中涂胶一侧贴合，烘烤至一定程度，然后将衬底晶圆1与第二载片晶圆22转移至临时键合设备中，提高到一定温度，并施加一定压力，在真空条件下完成衬底晶圆1和第二载片晶圆22的临时键合。通过该步骤可以对通孔5起到保护作用，避免后续工艺对通孔5内设置的相关材料造成影响，同时可保护衬底晶圆1不在后续工艺过程中碎裂。

在衬底下表面制备与通孔5中的导电材料7相连的导电结构之前，去除第二载片晶圆22。具体与第一载片晶圆21去除方法类似，根据所用临时键合胶来确定去除方法，并选用所确定的去除方法进行去除。之后，则可以在衬底下表面制备导电结构。

如图1和图2所示，本申请实施例提供的一种红外探测器芯片晶圆的制备方法，在衬底下表面制备与通孔5中的导电材料7相连的导电结构，可以包括：

在衬底下表面通孔5处设置第一导电结构11；

或者，在衬底下表面从通孔5处延伸至通孔5外设置第二导电结构12。

在本申请中，在衬底下表面制备与通孔5中的导电材料7相连的导电结构时，具体可以在衬底下表面通孔5处设置第一导电结构11，或者，在衬底下表面从通孔5处延伸至通孔5外设置第二导电结构12。

参见图15和图16，图15示出了设置第一光刻胶及设置第一金属化层的示意图，图16示出了在通孔处设置第一焊料的示意图，其中，图16以第一焊料112为半椭球型结构为例进行说明，另外，图15和图16示出的其中一种设置第一导电结构11的示意图，且图15和图16中在微测辐射热计10位置处还设置有第一介质层25和第三载片晶圆27，以对微测辐射热计10起到保护作用，关于第一介质层25和第三载片晶圆27具体可以参见后续描述。本申请实施例提供的一种红外探测器芯片晶圆的制备方法，在衬底下表面通孔5处设置第一导电结构11，可以包括：

在衬底晶圆1下表面设置第一光刻胶23；

对第一光刻胶23进行图形化，以将通孔5处裸露出来；

在通孔5处设置第一金属化层111，并去除第一光刻胶23，且在第一金属化层111下表面设置第一焊料112。

在本申请中，在衬底下表面通孔5处设置第一导电结构11的过程具体可以为：1)在衬底晶圆1下表面设置一层第一光刻胶23，第一光刻胶23的厚度根据使用需求而定；2)对第一光刻胶23进行图形化，以将衬底晶圆1上通孔5处裸露出来；3)采用PVD等方式在通孔5处设置第一金属化层111，并去除第一光刻胶23，且在第一金属化层111下表面设置第一焊料112。其中，在通孔5处设置第一金属化层111可采用沉积光刻胶、刻蚀等过程实现，也可以直接在通孔5处设置第一金属化层111。

另外，若是采用热回流处理方式形成半椭球型结构的第一焊料112(如图15和图16所示)，则是在通孔5处设置第一金属化层111之后，采用电镀工艺在第一金属化层111下表面生成辅助焊料24，之后，使用湿法腐蚀的方式去除第一光刻胶23，然后，对辅助焊料24进行热回流处理，形成第一焊料112。若是采用锡球印刷方式生成第一焊料112，则在通孔5处设置第一金属化层111之后，则可以去除第一光刻胶23，并采用锡球印刷方式生成第一焊料112。

参见图17和图18，图17示出了制备第二金属化层的示意图，图18示出了制备第二焊料的示意图，其中，图18以第一焊料为半椭球型结构为例进行说明，另外，图17和图18示出的其中一种设置第二导电结构12的示意图，且图17和图18中在微测辐射热计10位置处还设置有第一介质层25和第三载片晶圆27，以对微测辐射热计10起到保护作用，关于第一介质层25和第三载片晶圆27具体可以参见后续描述。本申请实施例提供的一种红外探测器芯片晶圆的制备方法，在衬底下表面从通孔5处延伸至通孔5外设置第二导电结构12，可以包括：

在衬底晶圆1下表面设置第一PI层121；

对第一PI层121进行图形化，以将通孔5处裸露出来；

在第一PI层121下表面沉积第二金属化层122，在第二金属化层122表面设置第二光刻胶；

对第二光刻胶进行图形化，以将从通孔5处延伸至通孔5外的位置处的第二金属化层122裸露出来；

在裸露出来的第二金属化层122下表面生成再布线层125，并去除剩余的第二光刻胶及其覆盖的第二金属化层122；

在第一PI层121下表面及再布线层125下表面设置第二PI层124，对第二PI层124进行图形化，以将再布线层125下表面的预设区域处裸露出来；预设区域为通孔5对应区域之外的区域；

在第二金属化层122下表面的预设区域处设置第三金属化层，在第三金属化层下表面设置第二焊料123。

在本申请中，制备第二导电结构12的具体过程可以如下：

1)在衬底晶圆1下表面涂敷一层第一PI层121，并对第一PI层121进行图形化，以将通孔5处裸露出来。

2)在第一PI层121下表面沉积第二金属化层122，在第二金属化层122下表面设置第二光刻胶。

3)对第二光刻胶进行曝光、图形化，以将从通孔5处延伸至通孔5外位置处的第二金属化层122裸露出来。

4)采用电镀工艺等在裸露出来的第二金属化层122下表面生成再布线层125。之后，去除剩余的第二光刻胶及其覆盖的第二金属化层122。

5)在第一PI层121下表面及再布线层125下表面设置第二PI层124，对第二PI层124进行图形化，以将再布线层125下表面的预设区域处裸露出来。

6)采用PVD等方式在再布线层125下表面预设区域处设置第三金属化层，在第三金属化层下表面设置第二焊料123。

其中，对于第二焊料123，若是采用热回流处理方式形成半椭球型结构的第二焊料123(如图18)，则可以是采用电镀工艺在第三金属化下表面生成辅助焊料24，然后，对辅助焊料24进行热回流处理，形成第二焊料123。若是采用锡球印刷方式生成第二焊料123，则可以直接在第三金属化下表面处印刷第二焊料123。

本申请还提供了晶圆级封装的红外探测器的制备方法，参见图3、图4、图8-图12、图14、图19-图23，其中，图19示出了另一种制备微测辐射热计的示意图，图20示出了一种键合窗口晶圆的示意图，图21示出了另一种键合窗口晶圆的示意图，图22示出了在键合窗口晶圆后制备第一导电结构11的示意图，图23示出了在键合窗口晶圆后制备第二导电结构的示意图。本申请实施例提供的一种晶圆级封装的红外探测器的制备方法，可以包括：

采用上述任一种红外探测器芯片晶圆的制备方法制备红外探测器芯片晶圆；

其中，在红外探测器芯片晶圆的制备方法中，在层间介质3上表面制备微测辐射热计10，可以包括：

在层间介质3上表面设置第一介质层25，在第一介质层25上制备微测辐射热计10，并去除第一介质层25；

在层间介质3上表面制备微测辐射热计10之后，还可以包括：

在窗口晶圆13的上表面设置入射面区域15、在窗口晶圆13的下表面设置出射面区域16，在窗口晶圆13的下表面设置焊料区域17，通过焊料区域17将窗口晶圆13的下表面与红外探测器芯片晶圆的上表面键合在一起，以使窗口晶圆13与红外探测器芯片晶圆形成第一真空腔体14；

入射面区域15及出射面区域16用于对红外探测器芯片晶圆中的微测辐射热计10的工作波段进行抗反射和增透，红外探测器芯片晶圆中的微测辐射热计10位于第一真空腔体14中。

晶圆级封装的红外探测器的制备方法的如下所示：

步骤21：如图8所示，制作集成电路4。

步骤22：如图9所示，临时键合第一载片晶圆21。

步骤23：如图10所示，刻蚀通孔5。

步骤24：如图11所示，沉积绝缘层6。

步骤25：如图12所示，填充通孔5。其中，步骤21-步骤25的实现过程与步骤11-步骤15的实现过程相同，在此不再赘述。

步骤26：如图19所示，制备微测辐射热计10。具体地，在去除第一载片晶圆21后，在层间介质3上表面设置第一介质层25，在第一介质层25上制备微测辐射热计10。如图14所示，在第一介质层25上制备微测辐射热计10之后，去除第一介质层25，以形成悬空的微测辐射热计10。其中，具体可以为通过干法化学刻蚀方法，在氧的等离子体中去除第一介质层25。图19和图14以在衬底晶圆1下表面键合第二载片晶圆22为例进行说明，当然，也可以不键合第二载片晶圆22。其中，图19示出了在去除第一载片晶圆21、在键合第二载片晶圆22后制备微测辐射热计10的示意图，具体地，在键合第二载片晶圆22后，可以在层间介质3上表面设置第一介质层25，并在第一介质层25上表面制备微测辐射热计10，之后，则去除第一介质层25，得到如图14所示的结构。

步骤27：如图20和图21所示，制备窗口晶圆13及晶圆级真空封装键合。在去除第一介质层25的同时或之前等，可以在窗口晶圆13的上表面设置入射面区域15，并在窗口晶圆13的下表面设置出射面区域16，具体地，可根据微测辐射热计10的工作特点选择不同材料和/或结构的入射面区域15和出射面区域16，且入射面区域15和出射面区域16可采用镀膜或微结构形成。并且，还在出射面区域16一侧形成焊料区域17，具体可采用PVD或者电镀等方式制备焊料区域17。然后，通过焊料区域17将窗口晶圆13的下表面与微测辐射热计10的上表面键合在一起，从而使窗口晶圆13和红外探测器形成第一真空腔体14。具体地，可以将制备完成的窗口晶圆13与带有悬空的微测辐射热计10的衬底晶圆1对准，并在键合机内键合，键合方式根据焊料区域17选择不同可以为介质键合、金属键合等。

其中，第一真空腔体14可以由焊料区域17堆叠而成，如图20所示。或者，也可以通过对窗口晶圆13下表面进行刻蚀形成凹槽，而由凹槽形成第一真空腔体14，如图21所示。另外，需要说明的是，图20-图21以衬底晶圆1下表面键合第二载片晶圆22为例进行说明，在此基础上，在使窗口晶圆13和红外探测器芯片晶圆形成第一真空腔体14之后，则去除第一载片晶圆21，以便可以在衬底晶圆1下表面进行导电结构的制备。

步骤28：制备导电结构。也即，在使窗口晶圆13和红外探测器芯片晶圆形成第一真空腔体14之后，可以在衬底晶圆1的下表面设置导电结构。其中，设置导电结构的具体过程可以参见红外探测器芯片晶圆的制备方法中对应部分的详细说明，在此不再赘述。不同在于，此处红外探测器芯片晶圆上表面键合有窗口晶圆13。其中，对于第一导电结构11的制备，可以参见图22和图3，这两幅图示出了在衬底晶圆1下表面设置第一导电结构11的过程。对于第二导电结构12的制备，则可以参见图23和图4，这两幅图示出了在衬底晶圆1下表面设置第二导电结构12的过程。

其中，关于晶圆级封装的红外探测器的具体结构以及相关结构的描述可以参见本申请提供的晶圆级封装的红外探测器中对应部分的详细说明，在此不再赘述。

本申请实施例提供的一种晶圆级封装的红外探测器的制备方法，在将窗口晶圆13的下表面与红外探测器芯片晶圆的上表面键合在一起之前，还可以包括：

在窗口晶圆13出射面设置吸气剂区域18；

在将窗口晶圆13的下表面与红外探测器芯片晶圆的上表面键合在一起时，还可以包括：

激活吸气剂区域18。

在本申请中，在将窗口晶圆13的下表面与红外探测器芯片晶圆的上表面键合在一起之前，在窗口晶圆13的上表面设置入射面区域15、在窗口晶圆13的下表面设置出射面区域16的同时或之前或之后，还可以在窗口晶圆13出射面设置吸气剂区域18，具体地，可以通过PVD等方式在窗口晶圆13下表面一侧形成薄膜吸气剂区域18。

在上述基础上，在将窗口晶圆13的下表面与红外探测器芯片晶圆的上表面键合在一起的过程中，则可以激活吸气剂区域18，以利用吸气剂区域18使第一真空腔体14的真空度达到微测辐射热计10的工作要求。

本申请还提供了像素级封装的红外探测器的制备方法，参见图6-图7、图8-图12、图19、图24-图25，其中，图24示出了设置第二介质层的示意图，图25示出了制备像素封装层的示意图，图26示出了在键合像素封装层后制备第一导电结构的示意图，图27示出了在键合像素封装层后制备第二导电结构的示意图。本申请实施例提供的一种像素级封装的红外探测器的制备方法，可以包括：

采用上述任一种红外探测器芯片晶圆的制备方法制备红外探测器芯片晶圆；

其中，在红外探测器芯片晶圆的制备方法中，在层间介质3上表面制备微测辐射热计10，可以包括：

在层间介质3上表面设置第一介质层25，在第一介质层25上制备微测辐射热计10；

在第一介质层25上制备微测辐射热计10之后，在衬底下表面制备与通孔5中的导电材料7相连的导电结构之前，还可以包括：

在第一介质层25上表面设置第二介质层26；

对第二介质层26和第一介质层25进行图形化，以去除未分布微测辐射热计10处的第二介质层26和第一介质层25；

在红外探测器芯片晶圆上表面沉积像素封装层19，并去除像素封装层19与红外探测器芯片晶圆之间的第二介质层26和第一介质层25，以使像素封装层19与红外探测器芯片晶圆形成与各微测辐射热计10一一对应的第二真空腔体20；各微测辐射热计10分别位于相应的第二真空腔体20内。

像素级封装的红外探测器的制备方法如下所示：

步骤31：如图8所示，制作集成电路4。

步骤32：如图9所示，临时键合第一载片晶圆21。

步骤33：如图10所示，刻蚀通孔5。

步骤34：如图11所示，沉积绝缘层6。

步骤35：如图12所示，填充通孔5。其中，步骤31-步骤35的实现过程与步骤11-步骤15的实现过程相同，在此不再赘述。

步骤36：如图19所示，制备微测辐射热计10。具体地，在去除第一载片晶圆21后，在层间介质3上表面设置第一介质层25，在第一介质层25上制备微测辐射热计10。其中，图19示出了在去除第一载片晶圆21、在键合第二载片晶圆22后制备微测辐射热计10的示意图，具体地，在键合第二载片晶圆22后，可以在层间介质3上表面设置第一介质层25，并在第一介质层25上表面制备微测辐射热计10。

步骤37：如图24所示，设置第二介质层26，与第一介质层25形成双层牺牲层。在第一介质层25上制备微测辐射热计10之后，在第一介质层25上表面设置第二介质层26，以与第一介质层25形成双层牺牲层，从而便于后续形成悬空的微测辐射热计10。

步骤38：如图25所示，像素级真空封装。在设置第二介质层26，以与第一介质层25形成双层牺牲层之后，可以对第二介质层26和第一介质层25进行图形化，刻蚀去除未分布微测辐射热计10处(即非像元区域)的第二介质层26和第一介质层25，也即可以对双层牺牲层进行图形化，以去除非像元区域的双层牺牲层。其中，非像元区域指的是未设置微测辐射热计10的区域。之后，则在红外探测器芯片晶圆上表面沉积像素封装层19，并去除像素封装层19与红外探测器芯片晶圆之间的第二介质层26和第一介质层25(即去除像元区域的第二介质层26和第一介质层25)，以使得像素封装层19与红外探测器芯片晶圆间形成与各微测辐射热计10一一对应且容纳相应的微测辐射热计10的第二真空腔体20。

需要说明的是，图24-图25以衬底晶圆1下表面键合第二载片晶圆22为例进行说明，在使得像素封装层19与红外探测器芯片晶圆间形成与各微测辐射热计10一一对应且容纳相应的微测辐射热计10的第二真空腔体20后，需要去除第二载片晶圆22，以便后续在衬底晶圆1下表面设置导电结构。

步骤39：制备导电结构。也即在使得像素封装层19与红外探测器芯片晶圆间形成与各微测辐射热计10一一对应且容纳相应的微测辐射热计10的第二真空腔体20之后，可以在衬底晶圆1的下表面设置导电结构。其中，设置导电结构的具体过程可以参见上述红外探测器芯片晶圆的制备方法中对应部分的详细说明，在此不再赘述。不同在于，此处红外探测器芯片晶圆上表面设置有像素封装层19。其中，对于第一导电结构11的制备，可以参见图26和图6，这两幅图示出了在衬底晶圆1下表面制备第一导电结构11的过程。对于第二导电结构12的制备，可以参见图27和图7，这两幅图示出了在衬底晶圆1下表面制备第二导电结构12的过程。

其中，关于像素级封装的红外探测器的具体结构以及相关结构的描述可以参见本申请提供的像素级封装的红外探测器中对应部分的详细说明，在此不再赘述。

参见图25、图28-图29，其中，图28示出了设置罩体层的示意图，图29示出了在罩体层上设置释放孔并释放像元区域中的第一介质层和第二介质层的示意图，本申请实施例提供的一种像素级封装的红外探测器的制备方法，在红外探测器芯片晶圆上表面沉积像素封装层19，并去除像素封装层19与红外探测器芯片晶圆之间的第二介质层26和第一介质层25，可以包括：

在红外探测器芯片晶圆上表面设置罩体层191，在罩体层191上与各微测辐射热计10对应的区域中设置释放孔192；

通过释放孔192去除像素封装层19与红外探测器之间的第二介质层26和第一介质层25；

在罩体层191上表面设置密封层193。

在本申请中，在红外探测器芯片晶圆上表面沉积像素封装层19，并去除像素封装层19与红外探测器芯片晶圆之间的第二介质层26和第一介质层25的具体过程可以为：1)如图28所示，在刻蚀去除未分布微测辐射热计10处的第二介质层26和第一介质层25之后，通过CVD等方法在红外探测器芯片晶圆上表面沉积罩体层191，其中，罩体层191的材料可以为α-si；2)如图29所示，对每一个像元区域上的罩体层191刻蚀释放孔192，也即在罩体层191上与各微测辐射热计10对应的区域中设置释放孔192，用于罩体层191内双层牺牲层的去除。在设置释放孔192之后，可以通过释放孔192去除像素封装层19与红外探测器芯片晶圆之间的第二介质层26和第一介质层25，即去除像元区域内的第二介质层26和第一介质层25；3)如图25所示，在罩体层191上表面设置密封层193，以与带有释放孔192的罩体层191共同形成像素封装层19。其中，密封层193的材料可以为Ge、ZnS或者两者的结合。

本申请还提供了金属封装或陶瓷封装的红外探测器的制备方法，参见图8-图12、图15-图18，图30-图31，其中，图30示出了又一种制备微测辐射热计的示意图，图31示出了键合第三载片晶圆的示意图。本申请实施例还提供了一种金属封装或陶瓷封装的红外探测器的制备方法，可以包括：

采用上述任一种红外探测器芯片晶圆的制备方法制备红外探测器芯片晶圆；

其中，在红外探测器芯片晶圆的制备方法中，在层间介质3上表面制备微测辐射热计10，可以包括：

在层间介质3上表面设置第一介质层25，在第一介质层25上制备微测辐射热计10；

在第一介质层25上表面键合第三载片晶圆27；

在衬底下表面制备与通孔5中的导电材料7相连的导电结构后，还可以包括：

去除第三载片晶圆27，并去除第一介质层25；

将红外探测器芯片晶圆设置在管壳中，并将红外探测器芯片晶圆中的导电结构与管壳中的导电结构相连。

金属封装或陶瓷封装的红外探测器的制备方法如下：

步骤41：如图8所示，制作集成电路4；

步骤42：如图9所示，临时键合第一载片晶圆21。

步骤43：如图10所示，刻蚀通孔5。

步骤44：如图11所示，沉积绝缘层6。

步骤45：如图12所示，填充通孔5。其中，其中，步骤41-步骤45的实现过程与步骤11-步骤15的实现过程相同，在此不再赘述。

步骤46：如图30所示，制备微测辐射热计10。具体地，在去除第一载片晶圆21后，在层间介质3上表面设置第一介质层25，在第一介质层25上制备微测辐射热计10。其中，图30以未在衬底晶圆1下表面键合第二载片晶圆22为例进行说明。当然，也可以先在衬底晶圆1的下表面键合第二载片晶圆22，然后，再在衬底晶圆1上表面制备微测辐射热计10，具体如图19所示。

步骤47：如图31所示，在第一介质层25上表面键合第三载片晶圆27。也即，在第一介质层25上制备微测辐射热计10之后，在第一介质层25上表面键合三载片晶圆，以采用临时键合的方式对微测辐射热计10进行保护，从而防止微测辐射热计10在后续工艺步骤中被影响或破坏。其中，键合第三载片晶圆27的方式与键合第一载片晶圆21、第二载片晶圆22的方式相同，在此不再赘述。

步骤48：在衬底晶圆1下表面制备导电结构。其中，设置导电结构的具体过程可以参见红外探测器芯片晶圆的制备方法中对应部分的详细说明，在此不再赘述。不同在于，此处红外探测器芯片晶圆上表面设置有第一介质层25和第三载片晶圆27。其中，对于第一导电结构11的制备，则可以参见图15和图16。对于第二导电结构12的制备，则可以参见图17和图18。

步骤49：去除第三载片晶圆27和第一介质层25，并进行金属或陶瓷封装。具体地，在制备得到导电结构后，则可以先去除第三载片晶圆27，其中，第三载片晶圆27的去除方式与第一载片晶圆21、第三载片晶圆27的去除方式相同，在此不再赘述。然后，去除第一介质层25，得到红外探测器芯片晶圆。之后，则可以将红外探测器芯片晶圆设置在管壳中，并将红外探测器芯片晶圆中的导电结构与管壳中的电路相连。

其中，关于金属封装或陶瓷封装的红外探测器的具体结构以及相关结构的描述可以参见本申请提供的金属封装或陶瓷封装的红外探测器中对应部分的详细说明，在此不再赘述。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。另外，本申请实施例提供的上述技术方案中与现有技术中对应技术方案实现原理一致的部分并未详细说明，以免过多赘述。

对所公开的实施例的上述说明，使本领域技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。