一种基于铌酸锂单晶薄膜外场调控纳米级逻辑门的方法

技术领域

本发明属于半导体技术领域，涉及MEMS材料制备，具体为一种基于铌酸锂单晶薄膜外场调控纳米级逻辑门的方法。

背景技术

随着MEMS加工工艺的不断进步，器件小型化、功能集成化程度得到了长足的发展。现有逻辑器件面临着器件功耗大、尺寸大、热稳定性差等问题，在诸多场合应用受到了限制。目前，由于铁电材料中带电畴壁的深入研究，纳米畴壁的擦除和重构是纳米级逻辑器件制造的主要方法之一。传统TTL与CMOS门电路，由于设计结构复杂、材料在恶劣环境下很难保持性能等原因很难制备可靠的低功耗、小尺寸、稳定性高的逻辑门电路。并且随着逻辑器件的深入应用，对器件输出延时、功耗、尺寸的要求越来越高。因此，研发尺寸小、功耗低、稳定性高的逻辑门电路已经成为现在科研人员角逐的目标。

铌酸锂是一种无铅铁电单晶，具有居里温度高，畴壁倾角单一等特点，在外场调控纳米级逻辑器件中具有很高的研究价值。传统的逻辑器件普遍为TTL和CMOS结构，在逻辑器件的制备中，需要往往多重三极管或MOS管等架构制备，但是这些逻辑门往往结构复杂、功耗较大。

发明内容

本发明目的是提出一种基于铌酸锂单晶薄膜外场调控纳米级逻辑门的方法，可以解决传统的铁电畴壁逻辑器件难以利用PFM外场调控畴结构的方法能够直接控制逻辑的问题。

本发明是采用如下技术方案实现的：

一种基于铌酸锂单晶薄膜外场调控纳米级逻辑门的方法，包括如下步骤：

步骤S1、在铌酸锂单晶（LiNbO

将铌酸锂单晶与铌酸锂单晶衬底直接键合，在退火后剥离损伤层得到单晶铌酸锂薄膜，并利用减薄、抛光工艺制备光学级的铌酸锂薄膜，从下往上依次为LN/SiO

步骤S2、将PFM设备打开至在Single Frequency PFM模式，将针尖输出电压从直流电压调整为交流电压。

步骤S3、利用PFM设备显微镜选定需要极化的区域，并设置合适的电压频率。

步骤S4、在Litho模式下选择条纹型灰度图以及合适的电压幅值，完成第一次交流极化调控纳米畴结构形成。

步骤S5、改变极化方向后，完成第二次交流极化调控钩型纳米畴结构形成。

步骤S6、设计带电畴壁的通断实验，验证铌酸锂单晶薄膜带电畴壁的开关特性。

步骤S7、基于通断实验结果，应用钩型纳米畴结构设计逻辑“非门”、“或非门”、“与非门”结构；其中，输入状态的定义为：擦除带电畴壁定义为逻辑输入“0”，重构带电畴壁定义为逻辑输入“1”；输出状态的定义为：高电阻状态定义为逻辑输出“1”，低电阻状态定义为逻辑输出“0”。

进一步优选的，两次极化下钩型纳米畴的夹角为85°～95°。通断实验为带电畴壁的擦除和重构，带电畴壁的擦除电压为负电压，带电畴壁的重构电压为正电压。

进一步优选的，步骤S1中，注入离子为氦离子；He

本发明方法是在制备好的LN/SiO

不同于传统逻辑器件的复杂结构，本发明基于纳米畴壁开关比高、能耗低的特性，利用PFM输出交流电压调控纳米级“钩型”电畴结构，成功制备了具备可靠逻辑功能的纳米级逻辑门，有效解决了传统的门电路功耗高、尺寸大以及结构复杂等问题，制得产物不惧各种恶劣环境，具有功耗低，尺寸小，结构简单，稳定性好、可靠性高、环境友好（不含铅）等优点。

本发明设计合理，基于交流电畴调控中出现的两种不同倾角的特性，制备倾角约为90°的“钩型”畴结构，利用纳米级带电畴壁高开关比特性的设计方法，系统研究铁电单晶薄膜外场调控技术，对突破纳米器件制造提升局限及高稳定性畴壁元件的研制和应用推广具有重要科学意义和应用价值。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1表示条纹型的大约为135°电畴的结果。

图2表示条纹型的大约45°电畴的结果。

图3表示钩型电畴调控效果图。

图4表示条纹型灰度图在直流电压下调控出的电畴图案。

图5表示条纹型灰度图在交流极化下的电畴图案。

图6表示15Hz频率下交流电畴的畴壁电流图案。

图7表示图6中指定区域（椭圆标注）畴壁电流的Section Line图案。

图8表示对图6中带电畴壁的指定区域（椭圆标注）进行擦除后畴壁电流图案。

图9表示图8中指定区域（椭圆标注）畴壁电流的Section Line图案。

图10表示对图8中指定区域（椭圆标注）内带电畴壁的重构后畴壁电流图案。

图11表示图10中指定区域（椭圆标注）畴壁电流的Section Line图案。

图12表示逻辑“非门”设计。

图13表示逻辑“或非门”设计。

图14表示逻辑“与非门”设计。

图15表示逻辑“或非门”设计。

图16表示逻辑“与非门”设计。

图17表示钩型电畴的擦除结果。

图18表示条纹型电畴70V电压调控结果。

图19表示条纹型电畴75V电压调控结果。

图20表示条纹型电畴80V电压调控结果。

图21表示条纹型电畴85V电压调控结果。

图22表示条纹型电畴90V电压调控结果。

图23表示条纹型电畴制备后第0天畴壁电流的测试结果。

图24表示条纹型电畴制备后第100天畴壁电流的保持结果。

图25表示条纹型电畴10Hz电压频率调控的电畴结果。

图26表示条纹型电畴20Hz电压频率调控的电畴结果。

图27表示条纹型电畴30Hz电压频率调控的电畴结果。

具体实施方式

本发明实施例所述的基于铌酸锂单晶薄膜外场调控纳米级逻辑器件的方法，首先依次通过在铌酸锂单晶离子注入损伤层、磁控溅射金属薄膜、直接与具有二氧化硅绝缘层的铌酸锂衬底键合，形成LN/SiO

其中，损伤层注入离子为氦离子，He

本发明选用铌酸锂单晶薄膜，铌酸锂作为一种人工合成单晶，具有高居里温度、畴壁角单一等特性，是研究外场调控纳米级逻辑门的理想材料。需要说明的是，外场调控纳米级逻辑门是综合条纹型灰度图、频率、极化区域、极化电压及纳米畴壁通断的方法。由于铌酸锂单晶薄膜制备工艺成熟，畴壁倾角单一，因此该材料适合用于研究外场调控高密度纳米畴结构的形成，适用范围广，利于后期高输出响应器件的制备。

目前，除非灰度图控制，电畴制备时不具备调控其所成角度的可能，即在不改变灰度图的情况下，只能调控畴翻转的位置，不能调控畴翻转的方向。如图4所示，在条纹型的灰度图下，利用PFM针尖施加直流电压时，只能调控出图4中的电畴图案。

由于交流电压的频率交变的特性导致在极化过程中会出现一些区域电压不足以实现电畴的翻转，并且在整个极化过程中，电压是连续的，这就导致在交流电压极化时会出现规律的间隙（原本应该极化翻转区域里一些未能翻转的间隙），如图5所示，这种间隙的存在进一步验证PFM探针上施加的交变信号的真实性，同时也是本发明中外场调控的关键，如果没有这个间隙，“钩型”电畴将无法制备。这种间隙使得图形范围内电畴结构并不连续，分段式分布的畴结构就可以在其利用二次极化的方式形成新畴。在直流极化过程中，从上往下极化和从下往上的极化过程是没有区别的。但是在交流极化过程中，从上往下极化和从下往上极化是不一样的，这主要是连续的交流电压在从上往下和从下往上极化时在相同时间里极化的位置是不一样的，那么间隙的排列也就不完全相同，在这样的情况下，产生了角度差。两种极化方向产生电畴具有大约90度的角度偏差，这种极化模式适合使用多次极化来制备不同的新型电畴。

如图17所示钩型电畴的擦除结果。通过将部分带电畴壁擦除，实现导电状态的改变，由于带电畴壁的间断导电性将从低阻状态转变成高电阻状态。

交流电压对交流电畴形成的影响，如图18至图22所示，本发明进行了70V～90V的极化实验，并验证得到20μm区域需要≥90V的电压才能完成畴调控。与直流电压调控相比，交流极化需要更高的电压完成极化翻转，这主要是交流电压有效值为幅值的0.707倍有关，所以电流极化需要更高的电压才能实现电畴的翻转。

在100μm区域内30Hz电压下畴结构的交流电畴稳定保持的实验结果，测试了畴壁电流的保持时间，因为畴壁电流的存在即可证明电畴的存在，即验证了电畴保持。图23为电畴制备后第0天畴壁电流的测试结果，图24为电畴制备后第100天畴壁电流的保持测试结果。可以看出本发明方法制备完整的电畴，具有很明显的保持特性，以及良好的保持效果。表明交流极化调控纳米畴结构具有良好的畴壁电流保持性能，适用于各类传感器件的制造。

图25至图27展示在交流电压下条纹型电畴不同电压频率下制备出的电畴调控结果，条纹型电畴也存在随频率增大，间隙减小的情况。由于频率对电畴结构的影响，在固定的范围内，只需要改变电压频率就可以制备不同密度的电畴，对于高密度畴壁的制备及畴壁增强压电响应都具有很好的指导意义。

逻辑器件最重要的是需要证明输入、输出的逻辑“0”和“1”分别是什么，为此，本发明设计了通断实验，用于验证带电畴壁的开关特性。本发明设置频率为15Hz的交流频率完成电畴的极化翻转，如图6所示，该图为c-AFM图片即畴壁电流图案，用于描述后续进行的带电畴壁的通断实验；如图7所示，是圆形区域内畴壁电流的Section Line 图，表明这一段里畴壁电流的情况，其中椭圆圈出了两处明显导电性强的区域（具有带电畴壁的部分）。如图8所示，随后对指定区域（椭圆圈中位置）进行带电畴壁的擦除，可以清楚的看出在擦掉带电畴壁后基本上没有畴壁电流，而是一直处于一个类似背景噪声下的电流的状态，如图9所示；如图10所示，再完成对指定区域（椭圆圈中位置）带电畴壁的重构，在重构后又可以看见明显的畴壁电流，如图11所示。所以，在整个过程中畴壁电流的变化为：带电畴壁由一开始的导通状态，在擦除步骤后变为不导通状态，最后在重构畴结构后再次导通。通过这一通断实验，完美的验证了将带电畴壁擦除后，导电性也将随之消失，并且随着带电畴壁的重构，导电性又重新得到了塑造，这种可重复的、低功耗、低成本的开关手段，在未来具有很高的设计研究前景。

逻辑门的实现不同于通断实验中将整个畴结构擦除、重构，理想的方法是实现畴壁的通断并且不影响畴的整体结构。为此，本发明设计一种“钩型”畴结构，这种成近似90度夹角的畴结构可以避免在实验过程中可能存在的整体畴结构的擦除，有利于逻辑表述。

为使得本发明的目的、特征、优点能够更加的明显和易懂，对本发明实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下可以获得所有其它实施例。本发明实施例所使用的试剂和原料均为市售或自制。

实施例1

一种基于铌酸锂单晶薄膜外场调控纳米级逻辑门的方法，包括如下步骤：

步骤S1、在铌酸锂单晶表面上注入氦离子形成损伤层（注入深度由氦离子能量控制，其中氦离子注入能量为200KeV，注入剂量为：1×10

将铌酸锂衬底和铌酸锂单晶直接键合在一起，经过抛光、减薄工艺，达到所需铌酸锂单晶薄膜的厚度。经测试可知，在10μm×10μm区域内，粗糙度达到pm量级。

步骤S2、利用导电银浆将键合片的底电极与小铁片连接，后接入设备的地端，完成待测样品的安装。将PFM设备打开至Single Frequency PFM模式，将纳米针尖的输出电压调整为正弦信号的交流电压。

步骤S3、利用PFM设备显微镜选定需要的极化区域，设置100μm边长的正方形区域为极化范围，并设置电压频率为10Hz。

步骤S4、在Litho模式下选用条纹型灰度图进行极化，调整电压幅值为100V。完成第一次交流极化调控纳米畴结构形成。

步骤S5、改变极化方向后，完成第二次交流极化调控钩型纳米畴结构形成。

两次极化除了电畴之间夹角发生变化，其他各项参数保持一致，两次极化下夹角成大约90°的电畴。

步骤S6、通过通断实验，验证铌酸锂单晶薄膜带电畴壁的开关特性。

步骤S7、应用钩型纳米畴结构设计逻辑“非门”电路及其真值表，其中，擦除带电畴壁定义为逻辑输入“0”，重构带电畴壁定义为逻辑输入“1”；高电阻状态定义为逻辑输出“1”，低电阻状态定义为逻辑输出“0”。

如图12所示（逻辑“非门”真值表见表1），在一个逻辑0的输入作用后，连续的带电畴壁出现了间断，在该间断处几乎无畴壁电流（即电阻很大，输出呈现高阻状态，逻辑输出1）。显而易见，当一个逻辑1的输入作用后，带电畴壁不会出现间断，输出仍表现为低阻状态（逻辑0）。基于此，一个逻辑“非门”得到建立。

表1 逻辑“非门”真值表

实施例2

一种基于铌酸锂单晶薄膜外场调控纳米级逻辑门的方法，包括如下步骤：

步骤S1、在铌酸锂单晶表面上注入氦离子形成损伤层（注入深度由氦离子能量控制，其中氦离子注入能量为200KeV，注入剂量为：1×10

将铌酸锂衬底和铌酸锂单晶直接键合在一起，经过抛光、减薄工艺，达到所需铌酸锂单晶薄膜的厚度。经测试可知，在10μm×10μm区域内，粗糙度达到pm量级。

步骤S2、利用导电银浆将键合片的底电极与小铁片连接，后接入设备的地端，完整待测样品安装。将PFM设备打开至Single Frequency PFM模式，将纳米针尖的输出电压调整为正弦信号的交流电压。

步骤S3、利用PFM设备显微镜选定需要的极化区域，设置100μm边长的正方形区域为极化范围，并设置电压频率为20Hz。

步骤S4、在Litho模式下选用条纹型灰度图进行极化，调整电压幅值为110V。完成第一次交流极化调控纳米畴结构形成。

步骤S5、改变极化方向后，完成第二次交流极化调控钩型纳米畴结构形成。

两次极化除了电畴之间夹角发生变化，其他各项参数保持一致，两次极化下夹角成大约90°的电畴。

步骤S6、通过通断实验，验证铌酸锂单晶薄膜带电畴壁的开关特性。

步骤S7、应用钩型纳米畴结构设计逻辑“或非门”电路及其真值表，其中，擦除带电畴壁定义为逻辑输入“0”，重构带电畴壁定义为逻辑输入“1”；高电阻状态定义为逻辑输出“1”，低电阻状态定义为逻辑输出“0”。

如图13所示（逻辑“或非门”真值表见表2），将两个“钩型”电畴并联，分别输入逻辑电平1，两个带电畴壁均能保持连续，所以输出端表现为低阻状态（逻辑0）；分别输入逻辑电平0和1，两个带电畴中一个出现间断另一个保持连续，因为电路并联的原因，所以输出端仍表现为低阻状态（逻辑0）；分别输入逻辑电平0，两个带电畴壁均产生间隙，所以输出端表现为高阻状态（逻辑1）。基于此，一个逻辑“或非门”得到建立。

表2 逻辑“或非门”真值表

/>

实施例3

一种基于铌酸锂单晶薄膜外场调控纳米级逻辑门的方法，包括如下步骤：

步骤S1、在铌酸锂单晶表面上注入氦离子形成损伤层（注入深度由氦离子能量控制，其中氦离子注入能量为200KeV，注入剂量为：1×10

将铌酸锂衬底和铌酸锂单晶直接键合在一起，经过抛光、减薄工艺，达到所需铌酸锂单晶薄膜的厚度。经测试可知，在10μm×10μm区域内，粗糙度达到pm量级。

步骤S2、利用导电银浆将键合片的底电极与小铁片连接，后接入设备的地端，完成待测样品的安装。将PFM设备打开至Single Frequency PFM模式，将纳米针尖的输出电压调整为正弦信号的交流电压。

步骤S3、利用PFM设备显微镜选定需要的极化区域，设置20μm边长的正方形区域为极化范围，并设置电压频率为30Hz。

步骤S4、在Litho模式下选用条纹型灰度图进行极化，调整电压幅值为90V。完成第一次交流极化调控纳米畴结构形成。

步骤S5、改变极化方向后，完成第二次交流极化调控钩型纳米畴结构形成。

两次极化除了电畴之间夹角发生变化，其他各项参数保持一致，两次极化下夹角成大约90°的电畴。

步骤S6、通过通断实验，验证铌酸锂单晶薄膜带电畴壁的开关特性。

步骤S7、应用钩型纳米畴结构设计逻辑“与非门”电路及其真值表，其中，擦除带电畴壁定义为逻辑输入“0”，重构带电畴壁定义为逻辑输入“1”；高电阻状态定义为逻辑输出“1”，低电阻状态定义为逻辑输出“0”。

如图14所示（逻辑“与非门”真值表见表3），将两个“钩型”电畴串联，分别输入逻辑电平1，两个带电畴壁均能保持连续，所以输出端表现为低阻状态（逻辑0）；分别输入逻辑电平0和1，两个带电畴壁中一个出现间断另一个保持连续，因为电路串联的原因，所以输出端表现为高阻状态（逻辑1）；分别输入逻辑电平0，两个带电畴壁均出现间隙，所以输出端表现为高阻状态（逻辑1）。基于此，一个逻辑“与非门”得到建立。

表3 逻辑“与非门”真值表

对于稳定性强、重复性好、功耗低的纳米级逻辑器件的应用需求，本发明探索了能够兼容编程技术与外场调控技术的可行性，即利用PFM外场精准调控电畴翻转以及纳米畴壁功耗低、尺寸小的特性制备纳米级逻辑门。基于本发明调控钩型畴结构，在可靠的通断实验基础上，构建尺寸小、结构简单、功耗低的逻辑门，如图15、图16所示，是对应的逻辑门“或非门”和“与非门”各种可能的输入得到的输出进行一一举例。

本发明利用极少量的带电畴壁，就可以完整构建逻辑门电路，这与传统CMOS管结构和TTL门电路结构的复杂程度相比是非常简单的，而且铌酸锂材料本身具有很高的居里温度以及本征抗辐照的性能，具备在各种恶劣环境下，持续工作的潜力，属于是一种前端科学的开拓研究，而且符合MEMS研究的整体方向，在未来有望解决传统的逻辑门电路设计结构复杂、功耗高、尺寸大等问题，对后续高密度集成电路的研制具备一定指导意见。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。