信号产生电路、芯片及信号产生方法

技术领域

本发明是关于集成电路领域，特别是关于一种信号产生电路、芯片及信号产生方法。

背景技术

在模拟芯片设计中，往往需要一个基准电压产生电路Bandgap，为芯片内部模块(典型的比如UVLO、OTP)提供参考电压。但同时也需要参考电压建立成功的表征信号BGOK，以控制使用该参考电压的各模块工作的启动时序，防止在参考电压未建立或建立未稳定时模块启动，导致芯片整个系统工作时序的紊乱。

通常产生表征信号BGOK的方法，是用POR(上电复位)电路去检测基准电压产生电路Bandgap的工作电源电压VDD，当VDD＞POR的翻转上阈值时，使表征信号BGOK为高表示参考电压建立OK；当VDD＜POR翻转的下阈值时，使表征信号BGOK为低表示参考电压还未建立OK。

使用POR电路检测的方式，POR的翻转阈值往往随工艺及温度的变化很大，基于不同的翻转阈值，则会在电源电压VDD上电的过程中，会在或高或低的电源电压VDD下就建立表征信号BGOK，带来极大的不确定性。如果表征信号BGOK建立时，系统能容忍对应的电源电压VDD比较大范围的变化，那使用POR的方式实现表征信号BGOK功能，实现简单且代价低。但在某些应用场合，需要比较精确的表征信号BGOK，也即表征信号BGOK能够精准的在电源电压VDD变化至所需要的大小时发生翻转，则POR实现方式肯定是不能满足的。

公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

发明内容

本发明的目的在于提供一种信号产生电路，其能够随电源电压的变化产生精确度高的表征信号BGOK。

为实现上述目的，本发明的实施例提供了一种信号产生电路，包括：分压单元、选择单元和比较器单元。

分压单元与电源电压和地电压相连，用于对电源电压进行分压产生第一比较信号；选择单元与电源电压和地电压相连，用于基于第一比较信号的控制输出不同大小的第二比较信号；比较器单元具有第一输入端、第二输入端、第三输入端和输出端，所述比较器单元的第一输入端用于接收第二比较信号，所述比较器单元的第二输入端用于接收目标信号，所述比较器单元的第三输入端用于接收第一比较信号，所述比较器单元的输出端基于选择第二比较信号或目标信号与第一比较信号的比较结果而输出用于表征目标信号是否建立的表征信号。

在本发明的一个或多个实施例中，所述分压单元包括第一电阻单元和第二电阻单元，所述第一电阻单元的第一端与电源电压相连，所述第一电阻单元的第二端与第二电阻单元的第一端相连以输出第一比较信号，所述第二电阻单元的第二端与地电压相连。

在本发明的一个或多个实施例中，所述选择单元包括上拉单元和下拉单元，所述上拉单元和下拉单元相连以输出第二比较信号，所述上拉单元在第一比较信号控制下上拉第二比较信号，所述下拉单元在第一比较信号控制下开启以下拉第二比较信号。

在本发明的一个或多个实施例中，所述上拉单元包括电阻。

在本发明的一个或多个实施例中，所述下拉单元包括第一MOS管，所述第一MOS管的栅极用于接收第一比较信号，所述第一MOS管的漏极与上拉单元相连，所述第一MOS管的源极与地电压相连。

在本发明的一个或多个实施例中，所述下拉单元还包括第二MOS管或二极管，所述第二MOS管的栅极和漏极相连且同时与上拉单元相连，所述第二MOS管的源极与第一MOS管的漏极相连，所述二极管的阳极与上拉单元相连，所述二极管的阴极与第一MOS管的漏极相连。

在本发明的一个或多个实施例中，所述比较器单元包括第一电流镜单元、第二电流镜单元、第三MOS管、第四MOS管、第五MOS管、第六MOS管和翻转延时单元；

所述第三MOS管的栅极用于接收第二比较信号，所述第四MOS管的栅极用于接收目标信号，所述第五MOS管的栅极用于接收第一比较信号，所述第三MOS管和第四MOS管的漏极相连且同时与第一电流镜单元相连，所述第五MOS管的漏极与第一电流镜单元相连，所述第三MOS管、第四MOS管和第五MOS管的源极与第二电流镜单元相连，所述第六MOS管的源极与电源电压相连，所述第六MOS管的栅极与第五MOS管的漏极相连，所述第六MOS管的漏极与第二电流镜单元以及翻转延时单元相连，所述翻转延时单元用于对比较器单元输出的信号翻转和延时。

在本发明的一个或多个实施例中，所述翻转延时单元包括第一反相器、第二反相器和延时单元，所述第一反相器的输入端与第六MOS管漏极相连，所述延时单元的输入端与第一反相器的输出端相连，所述延时单元的输出端与第二反相器的输入端相连，所述第二反相器的输出端用于输出表征信号。

本发明还公开了一种芯片，包括所述的信号产生电路，所述芯片还包括带隙基准电路和/或欠压锁定电路，所述比较器单元的第二输入端用于接收带隙基准电路产生的基准电压信号和/或欠压锁定电路的欠压锁定信号。

本发明还公开了一种信号产生方法，包括：

获取随电源电压变化的第一比较信号；

通过选择单元基于第一比较信号的控制获取不同大小的第二比较信号；

通过比较器单元基于第二比较信号和目标信号的大小而选择第二比较信号或目标信号与第一比较信号进行比较而输出用于表征目标信号是否建立的表征信号。

与现有技术相比，根据本发明实施例的信号产生电路、芯片及信号产生方法，通过比较器单元将目标信号或受第一比较信号控制产生的第二比较信号与随电源电压变化的第一比较信号进行比较，并在电源电压上升至目标信号建立稳定时输出表明目标信号建立稳定的表征信号，从而能够在随电源电压上升的过程中精确的产生表征信号，解决了表征信号因POR电路的翻转阈值的变化而在电源电压上升过程中随机产生的问题，从而可以保证后续系统工作时序，通过精确的产生表征信号也能让芯片在更低的电源电压下就能开始工作，拓宽了芯片的使用范围。同时，该电路同样可以应用于UVLO(欠压锁定)电路中。

附图说明

图1是根据本发明一实施例的信号产生电路的电路原理图。

图2是根据本发明一实施例的信号产生方法的流程图。

具体实施方式

下面结合附图，对本发明的具体实施例进行详细描述，但应当理解本发明的保护范围并不受具体实施例的限制。

除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。

如图1所示，一种信号产生电路，包括：分压单元10、选择单元20和比较器单元30。

其中，分压单元10与电源电压VDD和地电压相连，分压单元10用于对电源电压VDD进行分压产生第一比较信号VDIV。

选择单元20与电源电压VDD和地电压相连，选择单元20用于基于第一比较信号VDIV的控制输出不同大小的第二比较信号VM。

比较器单元30具有第一输入端、第二输入端、第三输入端和输出端，比较器单元30的第一输入端用于接收第二比较信号VM，比较器单元30的第二输入端用于接收目标信号VREF，比较器单元30的第三输入端用于接收第一比较信号VDIV，比较器单元30的输出端基于选择第二比较信号VM或目标信号VREF与第一比较信号VDIV的比较结果而输出用于表征目标信号VREF是否建立的表征信号BGOK。在本实施例中，目标信号VREF由带隙基准电路Bandgap提供，即比较器单元30用于输出表征带隙基准电路Bandgap的基准电压是否建立的表征信号BGOK。在其他实施例中，目标信号VREF可以为欠压锁定电路提供的参考电压，即比较器单元30用于输出表征欠压锁定电路的欠压锁定参考电压信号是否建立的表征信号BGOK。

如图1所示，分压单元10包括第一电阻单元和第二电阻单元，第一电阻单元的第一端与电源电压VDD相连，第一电阻单元的第二端与第二电阻单元的第一端相连以输出第一比较信号VDIV，第二电阻单元的第二端与地电压相连。

第一电阻单元和第二电阻单元均由一个电阻或多个相互串联和/或并联的电阻组成。在本实施例中，第一电阻单元由第一电阻R0组成，第一电阻R0的第一端与电源电压VDD相连，第一电阻R0的第二端与第二电阻单元相连以获得第一比较信号VDIV；第二电阻单元由第二电阻R1和第三电阻R2串联而成，第二电阻R1的第一端与第一电阻单元的第一电阻R0的第一端相连，第一电阻R0的第二端与第三电阻R2的第一端相连，第三电阻R2的第二端与地电压相连。第一电阻R0、第二电阻R1和第三电阻R2的数量不作具体限制，可根据需要进行增减。通过第一电阻R0、第二电阻R1和第三电阻R2对电源电压VDD进行分压形成第一比较信号VDIV。通过调节第一电阻R0、第二电阻R1和第三电阻R2的阻值的大小可以灵活调节第一比较信号VDIV的大小。

如图1所示，选择单元20包括上拉单元和下拉单元，上拉单元和下拉单元相连以输出第二比较信号VM，上拉单元在第一比较信号VDIV控制下上拉第二比较信号VM，下拉单元在第一比较信号VDIV控制下开启以下拉第二比较信号VM。

在本实施例中，上拉单元包括第四电阻R3，第四电阻R3的第一端与电源电压VDD相连，第四电阻R3的第二端与下拉单元相连以输出第二比较信号VM。下拉单元包括第一MOS管MN1和第二MOS管MN0，第二MOS管MN0的栅极与漏极相连且同时与第四电阻R3的第二端相连，第一MOS管的栅极用于接收第一比较信号VDIV，第一MOS管MN1的漏极与第二MOS管MN0的源极相连，第一MOS管的源极与地电压相连。

在其他实施例中，还可以用二极管替换第二MOS管MN0，二极管的阳极与上拉单元相连，二极管的阴极与第一MOS管MN1的漏极相连。在其他实施例中也可以将二极管或第二MOS管MN0去掉。

在本实施例中，第一MOS管MN1和第二MOS管MN0均为N沟道MOS管。在其他实施例中，第一MOS管MN1和第二MOS管MN0均为P沟道MOS管，此时由于第一MOS管MN1和第二MOS管MN0的类型的改变，则需要交换上拉单元和下拉单元的位置。

如图1所示，比较器单元30包括第一电流镜单元、第二电流镜单元、第三MOS管MN3、第四MOS管MN4、第五MOS管MN5、第六MOS管MP0和翻转延时单元。

第三MOS管MN3的栅极用于接收第二比较信号VM，第四MOS管MN4的栅极用于接收目标信号VREF，第五MOS管MN5的栅极用于接收第一比较信号VDIV。第三MOS管MN3和第四MOS管MN4的漏极相连且同时与第一电流镜单元相连，第五MOS管MN5的漏极与第一电流镜单元相连。第三MOS管MN3、第四MOS管MN4和第五MOS管MN5的源极与第二电流镜单元相连，第六MOS管MP0的源极与电源电压VDD相连，第六MOS管MP0的栅极与第五MOS管MN5的漏极相连，第六MOS管MP0的漏极与第二电流镜单元以及翻转延时单元相连，翻转延时单元用于对比较器单元30输出的信号翻转和延时。

第一电流镜单元包括第七MOS管MP1和第八MOS管MP2。第七MOS管MP1和第八MOS管MP2栅极相连，第七MOS管MP1的栅极和漏极相连。第七MOS管MP1和第八MOS管MP2的源极相连且与电源电压VDD相连。第七MOS管MP1的漏极与第三MOS管MN3和第四MOS管MN4的漏极相连，第八MOS管MP2的漏极与第五MOS管MN5的漏极以及第六MOS管MP0的栅极相连。

第二电流镜单元包括第九MOS管MN2和第十MOS管MN6。第九MOS管MN2的漏极与第三MOS管MN3、第四MOS管MN4和第五MOS管MN5的源极相连，第九MOS管MN2的源极与地电压相连。第十MOS管MN6的漏极与第六MOS管MP0的漏极以及翻转延时单元相连，第十MOS管MN6的源极与地电压相连。第九MOS管MN2和第十MOS管MN6的栅极相连且用于接收控制电压VB以在第九MOS管MN2和第十MOS管MN6上产生提供给比较器单元30的偏置电流。

翻转延时单元包括第一反相器INV1、第二反相器INV2和延时单元Delay。第一反相器INV1的输入端与第六MOS管MP0的漏极以及第十MOS管MN6的漏极相连，延时单元Delay的输入端与第一反相器INV1的输出端相连，延时单元Delay的输出端与第二反相器INV2的输入端相连，第二反相器INV2的输出端用于输出表征信号BGOK。

在本实施例中，第一比较信号VDIV决定了比较器单元30的翻转电压，当电源电压VDD慢速上电时，刚开始表征信号BGOK为低电平，且第一MOS管MN1处于关断状态，第二比较信号VM被第四电阻R3上拉到接近电源电压VDD，此时因为第二比较信号VM大于第一比较信号VDIV，所以比较器单元30输出的表征信号BGOK为低电平。

当电源电压VDD继续升高，随着目标信号VREF开始建立且升高，当逐渐增大的第一比较信号VDIV(也即电源电压VDD的分压)超过第一MOS管MN1的阈值电压时，第一MOS管MN1导通，此时会把第二比较信号VM拉低至小于目标信号VREF，此时目标信号VREF大于第一比较信号VDIV，比较器单元30输出的表征信号BGOK仍然为低电平信号。

当电源电压VDD继续升高，此时目标信号VREF已经稳定，等到第一比较信号VDIV爬升到等于目标信号VREF，此时比较器单元30的输出发生翻转，表征信号BGOK翻转为高电平，表明目标信号VREF建立完成。

可见，在电源电压VDD慢速上电的过程中，目标信号VREF在电源电压VDD较低时已完成建立，且表征信号BGOK翻转为高电平，而现有技术中，电源电压VDD必须上升到一定数值才能确定基准带隙电压(即目标信号VREF)已建立，相比于现有技术，本方案可以在电源电压VDD更低时完成基准带隙电压的建立，使得芯片或各模块可以在更低的电源电压VDD下开始工作，拓宽了芯片或各模块的工作电压范围。

当电源电压VDD快速上电时，通过设置延迟单元Delay，让表征信号BGOK延迟一定时间再翻转为高电平，从而保证在表征信号BGOK翻转时，目标信号VREF已经建立完成，提升了信号产生电路的输出稳定性。

本发明的信号产生电路还可以应用为一种欠压锁定电路，通过设置分压单元10的电阻阻值，使其与欠压动作值相匹配，从而实现欠压保护功能。

本发明还公开了一种芯片，包括上述的信号产生电路，芯片还包括带隙基准电路和/或欠压锁定电路，比较器单元30的第二输入端用于接收带隙基准电路Bandgap产生的基准电压信号和/或欠压锁定电路的欠压锁定信号。

如图2所示，基于上述的信号产生电路，本实施例还公开了一种信号产生方法，包括：

通过分压单元10获取随电源电压VDD变化的第一比较信号VDIV；

通过选择单元20基于第一比较信号VDIV的控制获取不同大小的第二比较信号VM；

通过比较器单元30基于第二比较信号VM和目标信号VREF的大小而选择第二比较信号VM或目标信号VREF与第一比较信号VDIV进行比较而输出用于表征目标信号VREF是否建立的表征信号。

前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。