摄像装置

技术领域

本发明涉及摄像装置。

背景技术

在数码相机等中广泛地使用CCD(Charge Coupled Device)图像传感器及CMOS(Complementary Metal Oxide Semiconductor)图像传感器。如周知那样，这些图像传感器具有形成于半导体基板的光电二极管。

另一方面，例如在专利文献1及2中提出了将具有光电变换层的光电变换部配置在半导体基板的上方的构造。具有这样的构造的摄像装置有时被称作层叠型的摄像装置。在层叠型的摄像装置中，通过光电变换产生的电荷被积蓄到电荷积蓄区域(被称作“浮置扩散区”)。与积蓄在电荷积蓄区域中的电荷量相应的信号经由形成于半导体基板的CCD电路或CMOS电路而被读出。

现有技术文献

专利文献

专利文献1：国际公开第2014/002330号

专利文献2：国际公开第2012/147302号

发明内容

发明要解决的课题

若与表现图像的信号电荷不同的电荷向暂时保持信号电荷的扩散区域流入，则可能成为噪声的原因。噪声使得到的图像劣化。如果能够抑制这样的不希望的电荷的移动则是有益的。以下，有将这样的不希望的电荷的移动表现为漏电流的情况。

用来解决课题的手段

根据本发明的非限定性的例示性技术方案，提供以下技术。

本发明的一技术方案的摄像装置，具备：半导体基板；光电变换部，将入射光变换为电荷；第1杂质区域，位于上述半导体基板中，与上述光电变换部电连接，包含第1导电型的杂质；与上述第1杂质区域不同的第2杂质区域，位于上述半导体基板中，包含上述第1导电型的杂质；第3杂质区域，位于上述半导体基板中，在平面视下位于上述第1杂质区域与上述第2杂质区域之间，包含与上述第1导电型不同的第2导电型的杂质；以及第1接触部，位于上述半导体基板上，与上述第3杂质区域电连接，包括包含上述第2导电型的杂质的半导体。

此外，本发明的另一技术方案的摄像装置，具备：半导体基板；光电变换部，将入射光变换为电荷；第1杂质区域，位于上述半导体基板中，与上述光电变换部电连接，包含第1导电型的杂质；与上述第1杂质区域不同的第2杂质区域，位于上述半导体基板中，包含上述第1导电型的杂质；第6杂质区域，位于上述半导体基板中，在平面视下位于上述第1杂质区域与上述第2杂质区域之间，包含上述第1导电型的杂质；第3接触部，位于上述半导体基板上，与上述第6杂质区域电连接，包括包含上述第1导电型的杂质的半导体；以及第7杂质区域，位于上述半导体基板中，在平面视下位于上述第1杂质区域与上述第6杂质区域之间以及上述第2杂质区域与上述第6杂质区域之间，包含与上述第1导电型不同的第2导电型的杂质。

总括性或具体性的形态也可以由元件、器件、模组、系统或方法实现。此外，总括性或具体性的形态也可以由元件、器件、模组、系统及方法的任意组合实现。

公开的实施方式的追加效果及优点根据说明书及附图会变得明确。效果及/或优点由说明书及附图所公开的各种各样的实施方式或特征独立地提供，不是为了得到它们的1个以上而需要全部。

发明效果

根据本发明，能够提供抑制了漏电流的摄像装置。

附图说明

图1是表示本发明的第1实施方式的摄像装置的例示性结构的图。

图2是表示本发明的第1实施方式的摄像装置的例示性电路结构的图。

图3A是表示本发明的第1实施方式的像素中的各元件的布局的一例的平面图。

图3B是表示本发明的第1实施方式的像素的例示性结构的示意性剖视图。

图4A是表示距图3B所示的截断构造较近的区域的、通过模拟得到的杂质浓度的分布图的图。

图4B是表示距图3B所示的截断构造较近的区域的、通过模拟得到的杂质浓度的分布图的图。

图5是关于向电荷积蓄区域的漏电流的大小、在第1实施方式和参考例中进行比较而表示的图。

图6是关于距截断构造较近的半导体基板的截面中的电子电流分布、在第1实施方式和参考例中进行比较而表示的图。

图7是表示本发明的第1实施方式的第1变形例的像素中的各元件的布局的一例的平面图。

图8A是表示本发明的第1实施方式的第2变形例的像素中的各元件的布局的一例的平面图。

图8B是表示本发明的第1实施方式的第2变形例的像素的例示性结构的示意性剖视图。

图9是表示本发明的第1实施方式的第3变形例的像素中的各元件的布局的一例的平面图。

图10A是表示本发明的第1实施方式的第4变形例的像素的例示性结构的示意性剖视图。

图10B是表示本发明的第1实施方式的第4变形例的像素的例示性结构的示意性剖视图。

图11是表示本发明的第2实施方式的摄像装置的例示性电路结构的图。

图12是表示本发明的第2实施方式的像素中的各元件的布局的一例的平面图。

图13是表示本发明的第3实施方式的摄像装置的例示性电路结构的图。

图14是表示本发明的第3实施方式的像素中的各元件的布局的一例的平面图。

具体实施方式

(本发明的概要)

本发明的一技术方案的概要是以下这样的。

本发明的一技术方案的摄像装置，具备：半导体基板；光电变换部，将入射光变换为电荷；第1杂质区域，位于上述半导体基板中，与上述光电变换部电连接，包含第1导电型的杂质；与上述第1杂质区域不同的第2杂质区域，位于上述半导体基板中，包含上述第1导电型的杂质；第3杂质区域，位于上述半导体基板中，在平面视下位于上述第1杂质区域与上述第2杂质区域之间，包含与上述第1导电型不同的第2导电型的杂质；以及第1接触部，位于上述半导体基板上，与上述第3杂质区域电连接，包括包含上述第2导电型的杂质的半导体。

由此，即使少数载流子要通过从第2杂质区域朝向第1杂质区域的扩散而移动，也通过在第1接触部的紧下方形成的第3杂质区域带来的势垒而妨碍其移动。此外，通过与相反极性的电荷的复合而少数载流子消失。即，少数载流子向第1杂质区域的移动被第3杂质区域截断，结果抑制了因少数载流子向第1杂质区域的混入带来的漏电流。

这里，可以是，上述第1接触部内的上述第2导电型的杂质浓度大于上述第3杂质区域的位于比上述半导体基板表面靠下方的部分中的上述第2导电型的杂质浓度。

由此，能够进一步提高第3杂质区域的半导体基板表面的杂质浓度。由此，能够使由第3杂质区域进行的漏电流的抑制更加可靠。

此外，可以是，上述摄像装置，还具备：电压供给电路，向上述第1接触部供给电压；以及阱区域，位于上述半导体基板中，包含上述第2导电型的杂质；上述第1杂质区域、上述第2杂质区域及上述第3杂质区域位于上述阱区域内。

由此，被供给到第1接触部的电压经由第3杂质区域被向阱区域施加。由此，能够将第1接触部用作基板接触部。

此外，可以是，上述摄像装置还具备第1像素；上述第1像素包括上述第1杂质区域、上述第2杂质区域、上述第3杂质区域及上述第1接触部。

此外，可以是，上述摄像装置还具备第1像素以及与上述第1像素不同的第2像素；上述第1像素包括上述第1杂质区域；上述第2像素包括上述第2杂质区域。

由此，第3杂质区域位于像素间。由此，抑制了由像素间的少数载流子的混入带来的漏电流。

此外，可以是，上述摄像装置还具备第1像素以及与上述第1像素不同的第2像素；上述第1像素包括上述第1杂质区域、上述第2杂质区域、上述第3杂质区域和上述第1接触部；上述第2像素包括：第4杂质区域，位于上述半导体基板中，包含上述第1导电型的杂质；第5杂质区域，位于上述半导体基板中，在平面视下位于上述第1杂质区域与上述第4杂质区域之间，包含上述第2导电型的杂质；以及第2接触部，位于上述半导体基板上，与上述第5杂质区域电连接，包括包含上述第2导电型的杂质的半导体。

由此，在邻接的2个像素的边界处也形成与第1接触部及第3杂质区域同样的第2接触部及第5杂质区域。由此，不仅是像素内，像素间的漏电流也被抑制。

此外，本发明的另一技术方案的摄像装置，具备：半导体基板；光电变换部，将入射光变换为电荷；第1杂质区域，位于上述半导体基板中，与上述光电变换部电连接，包含第1导电型的杂质；与上述第1杂质区域不同的第2杂质区域，位于上述半导体基板中，包含上述第1导电型的杂质；第6杂质区域，位于上述半导体基板中，在平面视下位于上述第1杂质区域与上述第2杂质区域之间，包含上述第1导电型的杂质；第3接触部，位于上述半导体基板上，与上述第6杂质区域电连接，包括包含上述第1导电型的杂质的半导体；以及第7杂质区域，位于上述半导体基板中，在平面视下位于上述第1杂质区域与上述第6杂质区域之间以及上述第2杂质区域与上述第6杂质区域之间，包含与上述第1导电型不同的第2导电型的杂质。

由此，即使少数载流子要通过从第2杂质区域朝向第1杂质区域的扩散而移动，也通过在第3接触部的紧下方形成的第6杂质区域所带来的势垒而妨碍其移动。进而，由于设有作为元件分离区域的第7杂质区域，所以通过与相反极性的电荷的复合而少数载流子消失。即，少数载流子向第1杂质区域的移动被第3杂质区域及第7杂质区域截断，结果，抑制了因少数载流子向第1杂质区域的混入带来的漏电流。

这里，可以是，上述第3接触部内的上述第1导电型的杂质浓度大于上述第6杂质区域的位于比上述半导体基板表面靠下方的部分中的上述第1导电型的杂质浓度。

由此，能够进一步提高第6杂质区域的半导体基板表面的杂质浓度。由此，能够使由第6杂质区域进行的漏电流的抑制更加可靠。

此外，可以是，还具备：电压供给电路，向上述第3接触部供给电压；以及阱区域，位于上述半导体基板中，包含上述第2导电型的杂质；上述第1杂质区域、上述第2杂质区域、上述第6杂质区域及上述第7杂质区域位于上述阱区域内。

由此，被供给到第3接触部的电压经由第6杂质区域被向阱区域施加。由此，能够将第3接触部用作基板接触部。

此外，可以是，上述摄像装置还具备第1像素以及与上述第1像素不同的第2像素；上述第1像素包括上述第1杂质区域；上述第2像素包括上述第2杂质区域。

由此，第6杂质区域位于像素间。由此，抑制了因像素间的少数载流子的混入带来的漏电流。

此外，可以是，上述摄像装置还具备第1像素以及与上述第1像素不同的第2像素；上述第1像素包括上述第1杂质区域、上述第2杂质区域、上述第6杂质区域、上述第7杂质区域和上述第3接触部；上述第2像素包括：第4杂质区域，位于上述半导体基板中，包含上述第1导电型的杂质；第8杂质区域，位于上述半导体基板中，在平面视下位于上述第1杂质区域与上述第4杂质区域之间，包含上述第1导电型的杂质；第4接触部，位于上述半导体基板上，与上述第8杂质区域电连接，包括包含上述第1导电型的杂质的半导体；以及第9杂质区域，位于上述半导体基板中，在平面视下位于上述第1杂质区域与上述第8杂质区域之间以及上述第4杂质区域与上述第8杂质区域之间，包含上述第2导电型的杂质。

由此，在邻接的2个像素的边界处也形成与第3接触部及第6杂质区域同样的第4接触部及第8杂质区域。由此，不仅是像素内，像素间的漏电流也被抑制。

此外，可以是，上述摄像装置还具备：第1区域，位于上述半导体基板中，包含上述第2导电型的杂质；以及第2区域，将上述第1区域上的整面覆盖，包含上述第1导电型的杂质；上述阱区域位于上述第2区域上。

由此，设置了将包含第2导电型的杂质的第1区域的整面覆盖、包含第1导电型的杂质的第2区域。由此，抑制了从第1区域或周边电路的少数载流子的流入。

以下，参照附图详细地说明本发明的实施方式。另外，以下说明的实施方式都表示总括性或具体性的例子。在以下的实施方式中表示的数值、形状、材料、构成要素、构成要素的配置位置及连接形态、步骤、步骤的顺序等是一例，并不意欲限定本发明。在本说明书中说明的各种形态只要不发生矛盾就能够相互组合。此外，关于以下的实施方式的构成要素中的、在表示最上位概念的独立权利要求中没有记载的构成要素，设为任意的构成要素进行说明。在以下的说明中，有将实质上具有相同功能的构成要素用共通的标号表示而省略说明的情况。此外，为了避免附图过于复杂，有将一部分要素的图示省略的情况。

此外，附图所示的各种要素只不过是为了本发明的理解而示意性地表示的，尺寸比及外观等可能与实物不同。即，各图是示意图，并不一定是严格地图示的。因而，例如在各图中比例尺等并不一定一致。

此外，在本说明书中，平行或一致等表示要素间的关系性的用语、以及圆形或矩形等表示要素的形状的用语、以及数值范围，不是仅表示严格含义的表现，而是意味着实质同等的范围、例如也包括几个百分点左右的差异的表现。

此外，在本说明书中，用语“上方”及“下方”不是指绝对性的空间识别中的上方(铅直上方)及下方(铅直下方)，而是作为基于层叠构造中的层叠顺序而由相对位置关系规定的用语来使用。具体而言，将摄像装置的受光侧设为“上方”，将与受光侧相反的一侧设为“下方”。关于各部件的“上表面”、“下表面”也同样，将摄像装置的对置于受光侧的面设为“上表面”，将对置于与受光侧相反的一侧的面设为“下表面”。另外，“上方”、“下方”、“上表面”及“下表面”等用语只不过是为了指定部件间的相互配置而使用的，并不意欲限定摄像装置在使用时的姿势。此外，用语“上方”及“下方”不仅适用于将2个构成要素相互隔开间隔配置并在2个构成要素之间存在其他构成要素的情况，还适用于将2个构成要素相互密接配置而2个构成要素相接的情况。此外，在本说明书中，所谓“平面视”，是指从与半导体基板垂直的方向观察时的情况。

(第1实施方式)

图1表示本发明的第1实施方式的摄像装置100的例示性结构。图1所示的摄像装置100具有形成于半导体基板60的多个像素10及周边电路。

在图1所示的例子中，像素10以m行n列的多个行及列排列。这里，m、n独立表示1以上的整数。像素10通过在半导体基板60中例如二维地排列从而形成摄像区域R1。

像素10的数量及配置并不限定于图示的例子。例如，摄像装置100中包含的像素10的数量也可以是1个。在该例中，各像素10的中心位于正方格子的格点上，但例如也可以以各像素10的中心位于三角格子、六边格子等的格点上的方式配置多个像素10。例如，通过将像素10一维地排列，能够将摄像装置100作为线传感器(line sensor)利用。

在图1所例示的结构中，周边电路包括垂直扫描电路42、水平信号读出电路44。如在图1中例示那样，周边电路可以附加性地包括控制电路46及电压供给电路48。周边电路也可以还包括信号处理电路、输出电路等。在图1所示的例子中，周边电路中包含的各电路设在半导体基板60上。但是，也有将周边电路的一部分配置在与形成有像素10的半导体基板60不同的其他基板上的情况。

垂直扫描电路42也被称作行扫描电路，与对应于多个像素10的各行而设置的地址信号线34连接。如后述那样，对应于多个像素10的各行而设置的信号线并不限定于地址信号线34，在垂直扫描电路42上，可以按照多个像素10的每行而连接多个种类的信号线。水平信号读出电路44也被称作列扫描电路，与对应于多个像素10的各列而设置的垂直信号线35连接。

控制电路46接受从摄像装置100的例如外部提供的指令数据、时钟等，对摄像装置100整体进行控制。典型的是，控制电路46具有定时发生器，向垂直扫描电路42、水平信号读出电路44、电压供给电路48等供给驱动信号。在图1中，从控制电路46延伸的箭头示意地表示来自控制电路46的输出信号的流动。控制电路46例如可以由包括1个以上的处理器的微控制器实现。控制电路46的功能既可以由通用的处理电路与软件的组合实现，也可以由为这样的处理定制的硬件实现。

电压供给电路48经由电压线38向各像素10供给规定的电压。电压供给电路48并不限定于特定的电源电路，也可以是将从电池等电源供给的电压变换为规定的电压的电路，也可以是生成规定的电压的电路。电压供给电路48也可以是上述的垂直扫描电路42的一部分。如在图1中示意地表示那样，构成周边电路的这些电路被配置在摄像区域R1的外侧的周边区域R2。

图2示意地表示本发明的第1实施方式的摄像装置100的例示性电路结构。在图2中，为了避免附图复杂，代表性地表示了排列为2行2列的4个像素10A。这些像素10A分别是图1所示的像素10的一例，具有作为光电变换部的光电变换构造12，包括与光电变换构造12电连接的信号检测电路14A。如后面参照附图详细说明那样，光电变换构造12包括配置在半导体基板60的上方的光电变换层。即，这里，作为摄像装置100而例示层叠型的摄像装置。

光电变换构造12接受光的入射而产生正负电荷，典型的是产生空穴－电子对。光电变换构造12可以是包括配置在半导体基板60的上方的光电变换层的光电变换构造，或者是形成于半导体基板60的光电二极管。另外，在图2中，将各像素10A的光电变换构造12在空间上相互分离地表示，但这只不过是为了说明的方便，也有多个像素10A的光电变换构造12不相互隔开间隔地连续配置在半导体基板60上的情况。作为光电变换构造12，在各像素10A例如在半导体基板60的上方具有光电变换构造的情况下，图1的摄像区域R1可以规定为半导体基板60中的被光电变换构造覆盖的区域。

各像素10A的光电变换构造12与积蓄控制线31连接。在摄像装置100动作时，积蓄控制线31被施加规定的电压。例如，在通过光电变换生成的正负电荷中，如果利用正电荷作为信号电荷，则在摄像装置100动作时能够对积蓄控制线31施加例如10V左右的正电压。以下，例示利用空穴作为信号电荷的情况。

在图2所例示的结构中，信号检测电路14A包括信号检测晶体管22、地址晶体管24及复位晶体管26。如在后面参照附图详细说明那样，信号检测晶体管22、地址晶体管24及复位晶体管26典型的是形成于对光电变换构造12进行支承的半导体基板60的场效应晶体管(FET：Field Effect Transistor)。以下，只要没有特别声明，就说明使用N沟道MOSFET(Metal Oxide Semiconductor FET)作为晶体管的例子。另外，FET的2个扩散层中的哪个对应于源极及漏极由FET的极性及其时点的电位的高低来决定。因此，哪个是源极及漏极可能根据FET的动作状态而变动。

如在图2中示意地表示那样，信号检测晶体管22的栅极与光电变换构造12电连接。通过在动作时将规定的电压向积蓄控制线31施加，能够将例如空穴作为信号电荷而积蓄到电荷积蓄节点FD。这里，电荷积蓄节点FD是将信号检测晶体管22的栅极与光电变换构造12连接的节点，如之后参照附图说明那样，其一部分包括形成于半导体基板60的杂质区域。在图示的例子中，电荷积蓄节点FD具有暂时保持由光电变换构造12生成的电荷的功能。

信号检测晶体管22的漏极与在摄像装置100动作时向各像素10A供给例如3.3V左右的电源电压VDD的电源布线32连接，源极经由地址晶体管24而与垂直信号线35连接。信号检测晶体管22通过在漏极接受电源电压VDD的供给，从而输出与积蓄在电荷积蓄节点FD中的信号电荷的量对应的信号电压。

在连接于信号检测晶体管22与垂直信号线35之间的地址晶体管24的栅极，连接着地址信号线34。因而，垂直扫描电路42通过向地址信号线34施加对地址晶体管24的导通及断开进行控制的行选择信号，能够将所选择的像素10A的信号检测晶体管22的输出向对应的垂直信号线35读出。另外，地址晶体管24的配置并不限定于图2所示的例子，也可以是信号检测晶体管22的漏极与电源布线32之间。

在各个垂直信号线35，连接着负载电路45及列信号处理电路47。负载电路45与信号检测晶体管22一起形成源极跟随器电路。列信号处理电路47也被称作行信号积蓄电路，进行以相关双采样为代表的噪音抑制信号处理及模拟－数字变换等。水平信号读出电路44从多个列信号处理电路47将信号向水平共通信号线49依次读出。负载电路45及列信号处理电路47可以是上述的周边电路的一部分。

在复位晶体管26的栅极，连接着与垂直扫描电路42连接的复位信号线36。复位信号线36与地址信号线34同样地按照多个像素10A的每行设置。垂直扫描电路42通过向地址信号线34施加行选择信号，能够以行单位选择作为复位对象的像素10A，通过经由复位信号线36向复位晶体管26的栅极施加复位信号，能够将被选择的行的复位晶体管26设为导通。通过复位晶体管26的导通，电荷积蓄节点FD的电位被复位。

在该例中，复位晶体管26的漏极及源极的一方与电荷积蓄节点FD连接，漏极及源极的另一方与按照多个像素10A的每列设置的反馈线53中的对应的1个连接。即，在该例中，作为将光电变换构造12的电荷初始化的复位电压，将反馈线53的电压向电荷积蓄节点FD供给。

在图2所例示的结构中，摄像装置100具有在反馈路径的一部分中包括反相放大器50的反馈电路16A。如图2所示，反相放大器50按照多个像素10A的每列设置，上述反馈线53与多个反相放大器50中的对应的1个的输出端子连接。反相放大器50可以是上述的周边电路的一部分。

如图示那样，反相放大器50的反相输入端子与对应的列的垂直信号线35连接，反相放大器50的非反相输入端子在摄像装置100动作时被供给例如1V或1V附近的作为正电压的参照电压Vref。通过将地址晶体管24及复位晶体管26设为导通，能够形成使该像素10A的输出负反馈的反馈路径，通过反馈路径的形成，垂直信号线35的电压收敛于朝向反相放大器50的非反相输入端子的输入电压Vref。换言之，通过反馈路径的形成，电荷积蓄节点FD的电压被复位为垂直信号线35的电压成为Vref那样的电压。作为电压Vref，能够使用电源电压及接地的范围内的任意大小的电压。通过反馈路径的形成，能够减小伴随着复位晶体管26的截止而产生的复位噪声。在国际公开第2012/147302号中说明了利用了反馈的复位噪声的抑制的详细情况。为了参考，在本说明书中引用国际公开第2012/147302号的全部公开内容。

(像素10A的器件构造)

图3A表示像素10A中的各元件的布局的一例。图3B示意地表示像素10A的器件构造的一例。图3A示意地表示沿着半导体基板60的法线方向观察图3B所示的像素10A时的形成于半导体基板60的各元件的配置。如果沿着图3A中的3B－3B虚线将像素10A切断并展开，则能得到图3B所示的截面。

参照图3B。像素10A大体上包括半导体基板60、配置在半导体基板60的上方的光电变换构造12、和导电构造89。如图示那样，光电变换构造12被将半导体基板60覆盖的层间绝缘层90支承，导电构造89配置在层间绝缘层90的内部。在图示的例子中，层间绝缘层90包括多层的绝缘层，导电构造89包括在层间绝缘层90的内部配置的多层的布线层的各一部分。配置在层间绝缘层90中的多层的布线层可以包括在一部分中具有地址信号线34及复位信号线36等的布线层、在一部分中具有垂直信号线35、电源布线32及反馈线53等的布线层等。当然，层间绝缘层90中的绝缘层的数量及布线层的数量并不限定于该例，可以任意地设定。

光电变换构造12是将入射光变换为电荷的光电变换部的一例，包括形成在层间绝缘层90上的像素电极12a、配置在光的入射侧的对置电极12c、以及配置在这些电极间的光电变换层12b。光电变换构造12的光电变换层12b由有机材料或非晶硅等无机材料形成，接受经由对置电极12c入射的光，通过光电变换生成正负电荷。典型的是，光电变换层12b在多个像素10A中连续地形成。光电变换层12b可以包括由有机材料构成的层和由无机材料构成的层。

对置电极12c是由ITO等透明导电性材料形成的透光性的电极。本说明书中的用语“透光性”是指使光电变换层12b能够吸收的波长的光的至少一部分透过，并不必须遍及可见光的波长范围整体地使光透过。典型的是，对置电极12c与光电变换层12b同样，在多个像素10A中形成。在图3B中虽然省略了图示，但对置电极12c与上述积蓄控制线31连接。在摄像装置100动作时，通过对积蓄控制线31的电位进行控制以使对置电极12c的电位例如高于像素电极12a的电位，能够将通过光电变换生成的正负电荷中的正电荷用像素电极12a有选择地收集。通过在多个像素10A中以连续的单一的层的形式形成对置电极12c，能够向多个像素10A的对置电极12c统一施加规定的电位。

像素电极12a是通过掺加铝、铜等金属、金属氮化物或杂质而被赋予了导电性的多晶硅等形成的电极。像素电极12a通过在空间上与邻接的其他像素10A的像素电极12a分离，从而与其他像素10A的像素电极12a电分离。

导电构造89包括多个布线以及插塞pa1和接触插塞cp1，其一端与像素电极12a连接。多个布线以及插塞pa1典型的是由铜或钨等金属、或者金属氮化物或金属氧化物等金属化合物形成。接触插塞cp1例如由掺加了p型杂质的多晶硅形成。关于后述的其他接触插塞也是同样的。如后述那样，通过将导电构造89的另一端连接到形成于半导体基板60的电路元件，将光电变换构造12的像素电极12a和半导体基板60上的电路相互电连接。

这里，着眼于半导体基板60。如在图3B中示意地表示那样，半导体基板60包括支承基板61和形成在支承基板61上的1个以上的半导体层。这里，作为支承基板61而例示p型硅基板。

在图3B所例示的结构中，半导体基板60具有支承基板61上的p型半导体层61p、p型半导体层61p上的n型半导体层62n、n型半导体层62n上的p型半导体层63p、以及位于p型半导体层63p上的作为第1半导体层的p型半导体层65p。

另外，在本实施方式中，将n型称作第1导电型，将p型称作第2导电型。p型半导体层61p位于半导体基板60中，是包含第2导电型的杂质的第1区域的一例。此外，n型半导体层62n将第1区域覆盖，是包含第1导电型的杂质的第2区域的一例。此外，p型半导体层65p和后述的p型杂质区域66p构成了位于第2区域上的阱区域。

典型的是，p型半导体层63p遍及支承基板61的整面而形成。典型的是，p型半导体层61p、n型半导体层62n、p型半导体层63p及p型半导体层65p分别通过将杂质向通过外延成长而形成的半导体层进行离子注入而形成。p型半导体层65p的杂质浓度比p型半导体层61p的杂质浓度高。

作为第2半导体层的n型半导体层62n位于p型半导体层61p与p型半导体层63p之间。虽然在图3A中省略了图示，但n型半导体层62n与未图示的阱接触部连接。阱接触部设在摄像区域R1的外侧，在摄像装置100动作时，n型半导体层62n的电位经由阱接触部而被控制。通过设置n型半导体层62n，抑制了少数载流子从支承基板61或周边电路向积蓄信号电荷的电荷积蓄区域的流入。

此外，半导体基板60具有将p型半导体层61p及n型半导体层62n贯通地设在p型半导体层63p及支承基板61之间的p型区域64。p型区域64与p型半导体层63p及p型半导体层65p相比具有较高的杂质浓度，将p型半导体层63p与支承基板61电连接。支承基板61与在图3B中没有图示的、在摄像区域R1的外侧设置的基板接触部相连接。在摄像装置100动作时，经由基板接触部，对支承基板61及p型半导体层63p的电位进行控制。此外，通过以与p型半导体层63p接触的方式配置p型半导体层65p，在摄像装置100动作时能够经由p型半导体层63p对p型半导体层65p的电位进行控制。

在图3B所例示的结构中，p型半导体层65p具有杂质浓度更低的p型杂质区域66p，在p型杂质区域66p中形成有n型杂质区域67n。n型杂质区域67n位于半导体基板60中，与光电变换构造12电连接，是包含第1导电型的杂质的第1杂质区域的一例。如在图3B中示意地表示那样，n型杂质区域67n形成在半导体基板60的表面附近，至少一部分位于半导体基板60的表面。这里，n型杂质区域67n包括第1区域67a、以及位于第1区域67a内且与第1区域67a相比杂质浓度相对较高的第2区域67b。

在半导体基板60的光电变换构造12侧的主面上，配置有绝缘层。在该例中，半导体基板60的光电变换构造12侧的主面被第1绝缘层70及第2绝缘层71覆盖。第1绝缘层70例如是硅的热氧化膜。第2绝缘层71例如是二氧化硅层。第2绝缘层71可以具有包括多个绝缘层的层叠构造。

第1绝缘层70在n型杂质区域67n的第2区域67b上具有接触孔h1。在图3B所示的例子中，作为导电构造89的一部分的接触插塞cp1将接触孔h1贯通而与第2区域67b连接，由此，n型杂质区域67n经由导电构造89而与光电变换构造12的像素电极12a电连接。

作为p阱的p型杂质区域66p与n型杂质区域67n之间的pn结所形成的结电容作为将信号电荷的至少一部分进行积蓄的电容发挥功能，从而n型杂质区域67n作为暂时保存信号电荷的电荷积蓄区域发挥功能。导电构造89及n型杂质区域67n可以说构成上述电荷积蓄节点FD的至少一部分。

如上述那样，通过与p型半导体层63p邻接地配置p型半导体层65p，在摄像装置100动作时能够经由p型半导体层63p控制p型半导体层65p的电位。通过采用这样的构造，能够在与光电变换构造12电连接的接触插塞cp1与半导体基板60相接触的部分的周围，配置杂质浓度相对较低的区域。在该例中，在n型杂质区域67n的第2区域67b的周围，配置有第1区域67a及p型杂质区域66p。通过将杂质浓度相对较低的第1区域67a配置在第2区域67b的周围，能够缓和由n型杂质区域67n与p型半导体层65p或p型杂质区域66p之间的pn结形成的电场强度。通过缓和由pn结形成的电场强度，能得到抑制由pn结形成的电场所引起的漏电流的效果。

另外，n型杂质区域67n中的第2区域67b的形成不是必须的。但是，通过使作为接触插塞cp1与半导体基板60的连接部分的第2区域67b的杂质浓度比较高，能得到抑制接触插塞cp1与半导体基板60相接触的部分的周围的耗尽层扩展的效果，能够抑制接触插塞cp1与半导体基板60的界面处的半导体基板60的晶体缺陷换言之界面能级所引起的、向作为电荷积蓄区域的n型杂质区域67n的不希望的电荷的流入及/或从n型杂质区域67n的不希望的电荷的流出。此外，通过将接触插塞cp1与具有比较高的杂质浓度的第2区域67b连接，还能得到减小接触电阻的效果。

在半导体基板60，形成上述的信号检测电路14A。像素10A中的信号检测电路14A由于在相互邻接的像素10A间配置有元件分离区域69从而与邻接的其他像素10A中的信号检测电路14A电分离。元件分离区域69例如是p型的杂质区域。

在信号检测电路14A中，复位晶体管26作为漏极区域及源极区域的一方而包括n型杂质区域67n，作为漏极区域及源极区域的另一方而包括n型杂质区域68an。复位晶体管26还包括第1绝缘层70上的栅极电极26e，第1绝缘层70中的位于栅极电极26e与半导体基板60之间的部分作为复位晶体管26的栅极绝缘膜发挥功能。n型杂质区域68an形成于p型半导体层65p，经由接触插塞cp2而与反馈线53连接。

在p型半导体层65p，还设有n型杂质区域68bn、68cn及68dn。n型杂质区域68bn、68cn及68dn位于半导体基板60中，包含第1导电型的杂质，是与第1杂质区域不同的第2杂质区域的一例。另外，n型杂质区域68an、68bn、68cn及68dn的杂质浓度比n型杂质区域67n的第1区域67a的杂质浓度高。

信号检测晶体管22包括n型杂质区域68bn、n型杂质区域68cn和第1绝缘层70上的栅极电极22e。在该例中，栅极电极22e在地址信号线34及复位信号线36等所在的层中被连接到导电构造89中的将像素电极12a和接触插塞cp1相互连接的部分。换言之，导电构造89也与栅极电极22e电连接。

在作为漏极区域的n型杂质区域68bn，将接触孔h3贯通而连接着接触插塞cp3。在接触插塞cp3，连接着作为源极跟随器电源的上述的电源布线32。

如在图3B中示意表示那样，n型杂质区域68bn从作为电荷积蓄区域的n型杂质区域67n离开地配置在p型半导体层65p中。在该例中，通过使杂质区域69pa及69pb介于n型杂质区域68bn与n型杂质区域67n之间，将n型杂质区域68bn与n型杂质区域67n电分离。杂质区域69pa及69pb分别是上述的元件分离区域69的一部分，典型的是p型的杂质区域。杂质区域69pa及69pb中的杂质浓度比p型半导体层65p的杂质浓度高，例如是5×10

进而，这里，在第1绝缘层70上的、杂质区域69pa与杂质区域69pb之间的区域，配置有截断构造28。截断构造28是包括半导体层cp5和p型杂质区域28a的构造体。如图示那样，半导体层cp5被第2绝缘层71及第3绝缘层72的层叠构造覆盖。另外，在该例中，第2绝缘层71及第3绝缘层72的层叠构造还将复位晶体管26的栅极电极26e及后述的栅极电极22e、24e覆盖。半导体层cp5将设于第1绝缘层70的接触孔h5贯通而与半导体基板60中的p型杂质区域28a连接。

在图3A所例示的结构中，截断构造28具有在多个像素10A的列方向上平行地延伸的矩形状。另外，在图3A所示的例子中，信号检测晶体管22及地址晶体管24沿着纸面的上下方向以直线状配置。它们的漏极区域及源极区域利用在一部分中包含杂质区域69pa及杂质区域69pb的元件分离区域69而与复位晶体管26的漏极区域及源极区域电分离。

(截断构造的详细情况)

这里，再次参照图3B，说明截断构造28的详细的结构。

如上述那样，截断构造28包括作为第3杂质区域的一例的p型杂质区域28a。p型杂质区域28a通过使p型杂质从掺杂有p型杂质的作为多晶硅的半导体层cp5扩散从而形成在p型半导体层65p内。p型杂质区域28a是半导体基板的表面附近的高浓度的p型杂质区域。另外，半导体层cp5位于半导体基板60上，与第3杂质区域电连接，是包括包含第2导电型的杂质的半导体的第1接触部的一例。

如上述那样，作为信号检测晶体管22的漏极区域发挥功能的n型杂质区域68bn在摄像装置100动作时被施加3.3V左右的比较高的电压。根据本发明者们的研究，通过在被施加高电压的漏极区域与其周围之间形成的pn结而生成电子的情况下，其一部分可能通过利用了元件分离区域的界面能级及硅基板表面的界面能级的扩散而向电荷积蓄区域流入。由这样的多余的电荷流入所引起的漏电流会成为所得到的图像的劣化的原因。

相对于此，这里，在作为信号检测晶体管22的漏极区域的n型杂质区域68an与作为对信号电荷进行保持的电荷积蓄区域的n型杂质区域67n之间配置有截断构造28。因此，例如即使发生由于扩散而从n型杂质区域68bn朝向n型杂质区域67n移动的电子，也由于由半导体基板60中的在半导体层cp5的紧下方形成的p型杂质区域28a所带来的势垒，从而这样的电子不能到达另一方的n型杂质区域，或者可能由于与空穴的复合而消失。即，少数载流子向n型杂质区域67n的移动被在半导体层cp5的紧下方形成的p型杂质区域28a截断，结果，由少数载流子向n型杂质区域67n的混入所导致的漏电流被抑制。

图4A及图4B是表示距图3B所示的截断构造28较近的区域中的、通过模拟得到的杂质浓度的分布图的图。图4A表示距图3B中的截断构造28较近的区域中的剖视下的杂质浓度的分布图。但是，在图4A中，n型杂质区域68bn及n型杂质区域67n相对于截断构造28的位置关系相对于图3B进行了反转。图4B表示图4A的虚线处的半导体基板60的深度方向上的杂质浓度的分布图。另外，在图4B中表示了本实施方式的分布图和参考例的分布图。这里，参考例是代替本实施方式的截断构造28而仅将形成在半导体基板60的表面附近的p型杂质区域作为截断构造的摄像装置。

如图4B所示，在本实施方式中，由于存在形成在半导体层cp5的紧下方的p型杂质区域28a，从而杂质浓度在半导体基板60的表面最大，随着深度增加而杂质浓度下降。并且，作为第1接触部的半导体层cp5内的第2导电型的杂质浓度大于作为第3杂质区域的p型杂质区域28a的半导体基板60表面之下的部分的第2导电型的杂质浓度。另一方面，在参考例中，在比半导体基板60的表面稍深的位置，杂质浓度最大，随着深度比该位置增加，杂质浓度下降。发生这样的差异的理由如以下这样说明。这是因为，在本实施方式中，截断构造28具有以高浓度掺杂了p型杂质的多晶硅即半导体层cp5，p型杂质从半导体层cp5向半导体基板60之中扩散而形成p型杂质区域28a。另一方面，在参考例中，没有设置半导体层cp5，通过向半导体基板60的离子注入而形成p型杂质区域。

这样，在本实施方式中，作为第1接触部的半导体层cp5内的第2导电型的杂质浓度大于作为第3杂质区域的p型杂质区域28a的半导体基板60表面之下的部分的第2导电型的杂质浓度。由此，与参考例相比，基于半导体基板60的表面的界面能级的、从n型杂质区域68bn向n型杂质区域67n的电子的扩散所带来的漏电流被抑制。

图5是关于通过模拟得到的从n型杂质区域68bn向n型杂质区域67n流动的漏电流的大小，在第1实施方式和参考例中进行比较而表示的图。更详细地讲，图5表示n型杂质区域68bn比较小的情况下的本实施方式及参考例中的漏电流的大小。纵轴表示在n型杂质区域67n中流动的电流的比。具体而言，表示INQ/(INL+IGW+INQ)。INQ、INL、IGW分别是在n型杂质区域67n中流动的电流、在n型杂质区域68bn中流动的电流、在n型半导体层62n中流动的电流。在模拟中，设想了向n型杂质区域67n施加了0.5V、向n型杂质区域68bn施加了3.3V、向n型半导体层62n施加了0.5V、向p型半导体层61p施加了0V的情况。此外，本图中的参考例与在图4B中说明的参考例相同。

根据图5可知，在截断构造28具有半导体层cp5的本实施方式中，与参考例相比，向n型杂质区域67n的电子扩散所带来的漏电流被抑制。在n型杂质区域68bn比较小的情况及较大的情况下都能得到同样的趋势。

图6是表示通过模拟得到的、距截断构造28较近的半导体基板60的截面中的电子电流分布的图。更详细地讲，图6的部分(a)表示参考例中的电子电流分布，图6的部分(b)表示本实施方式中的电子电流分布。另外，本图中的参考例与在图4B中说明的参考例相同。在图6的部分(a)及部分(b)中，箭头表示从n型杂质区域68bn的电子扩散路径。

着眼于从n型杂质区域68bn向n型杂质区域67n的电子电流分布。在图6的部分(a)所示的参考例中，在距n型杂质区域67n较近的区域中能看到较高值的分布，相对于此，在图6的部分(b)所示的本实施方式中，在距n型杂质区域67n较近的区域中能看到极低值的分布。可知，在本实施方式中，通过在半导体层cp5的紧下方形成的p型杂质区域28a，抑制了从n型杂质区域68bn向n型杂质区域67n流动的电子电流。

(第1实施方式的第1变形例)

图7是表示本发明的第1实施方式的第1变形例的像素10B中的各元件的布局的一例的平面图。在本变形例中，与第1实施方式不同，除了截断构造28以外还具备半导体层cp6。半导体层cp6将接触孔h6贯通，与作为p型阱的p型半导体层65p电连接。此外，半导体层cp6经由电压线38而与电压供给电路48连接。通过从电压供给电路48向半导体层cp6供给电压，能够将p型半导体层65p的电位控制为希望的值。换言之，能够将半导体层cp6用作基板接触部。由此，不需要在摄像区域外另外设置用来将支承基板61的电位固定的基板接触部，所以能够使摄像装置整体的尺寸变小。

(第1实施方式的第2变形例)

图8A是表示本发明的第1实施方式的第2变形例的像素10C中的各元件的布局的一例的平面图。与图3A所示的第1实施方式不同的点在于，半导体层cp5经由电压线38而与电压供给电路48连接。通过从电压供给电路48向半导体层cp5供给电压，能够经由p型杂质区域28a将p型半导体层65p的电位控制为希望的值。换言之，能够将截断构造28兼用作基板接触部。

图8B是表示像素10C的例示性结构的示意性剖视图。图8B是沿着图8A中的8B－8B虚线将像素10C切断而展开的剖视图。如该图所示，构成截断构造28的半导体层cp5经由插塞pa8而与电压线38连接。此外，在本变形例中，p型半导体层61p位于半导体基板60中，是包含第2导电型的杂质的第1区域的一例。n型半导体层62n将第1区域上的整面覆盖，是包含第1导电型的杂质的第2区域的一例。并且，p型半导体层65p和p型杂质区域66p是位于第2区域上的阱区域的一例。即，在本变形例中，没有设置图3B所示的p型区域64。

通过这样的构造，不仅能够将截断构造28用于抑制向n型杂质区域67n的漏电流，还能够将截断构造28用作基板接触部。由此，在本变形例中，没有图3B所示的p型区域64，由此可知，不再需要另外设置用来将支承基板61的电位固定的基板接触部，所以能够使摄像装置整体的尺寸更小。

(第1实施方式的第3变形例)

图9是表示本发明的第1实施方式的第3变形例的像素中的各元件的布局的一例的平面图。在本变形例中，在平面视下，在作为电荷积蓄区域的n型杂质区域67n的左右两侧，形成有截断构造28及281。即，在上述实施方式中，仅在各像素中的n型杂质区域67n与n型杂质区域68bn之间设有截断构造28，但在本变形例中，除此以外还在第1像素中的n型杂质区域67n与邻接于第1像素的第2像素中的n型杂质区域68bn之间设有截断构造281。截断构造281例如设在第1像素和第2像素的边界上。

截断构造281也具有与截断构造28相同的构造。即，截断构造281是包括半导体层cp5和p型杂质区域28a的构造体。构成截断构造281的半导体层cp5被第2绝缘层71及第3绝缘层72的层叠构造覆盖，将设于第1绝缘层70的接触孔h5贯通而与半导体基板60连接。并且，在构成截断构造281的半导体层cp5的紧下方的p型半导体层65p内，形成有高浓度的p型杂质区域28a。

另外，第2像素中的n型杂质区域68bn位于第2像素中的半导体基板60中，是包含第1导电型的杂质的第4杂质区域的一例。位于构成截断构造281的半导体层cp5的紧下方的p型杂质区域28a位于半导体基板60中，在平面视下位于第1杂质区域与第4杂质区域之间，是包含第2导电型的杂质的第5杂质区域的一例。构成截断构造281的半导体层cp5位于半导体基板60上，与第5杂质区域电连接，是包括包含第2导电型的杂质的半导体的第2接触部的一例。

根据本变形例，不仅抑制了在像素内可能发生的漏电流，还抑制了因来自邻接的像素的少数载流子的混入而带来的漏电流。

(第1实施方式的第4变形例)

图10A是表示本发明的第1实施方式的第4变形例的像素10D的例示性结构的示意性剖视图，图10B是表示本发明的第1实施方式的第4变形例的像素10E的例示性结构的示意性剖视图。另外，在图10A及图10B中，向右上升的斜线的阴影部位表示包含p型的杂质，向右下降的斜线的阴影部位表示包含n型的杂质。

图10A所示的像素10D与第1实施方式不同，在n型杂质区域67n与n型杂质区域68bn之间不具备元件分离区域69。p型杂质区域28a包含与n型杂质区域67n及n型杂质区域68bn的导电型相反的极性的p型杂质。因而，不仅是抑制向电荷积蓄区域的漏电流的功能，还能够使p型杂质区域28pa兼作元件分离区域。由此，不需要另外设置元件分离区域，所以能够减少向半导体基板的杂质注入的次数及量。因而，能够减轻因杂质注入造成的对于半导体基板的损伤。

在图10B所示的像素10E中，与第1实施方式不同，构成截断构造28的半导体层cp5a包括包含与n型杂质区域67n及n型杂质区域68bn的导电型同极性的n型杂质的半导体。此外，n型杂质区域28b包含n型的杂质。另外，在该例中，与第1实施方式同样，作为元件分离区域而形成有p型的杂质区域69pa及69pb。

即，在像素10E中，n型杂质区域67n位于半导体基板60中，与光电变换构造12电连接，是包含第1导电型的杂质的第1杂质区域的一例。n型杂质区域68bn位于半导体基板60中，包含第1导电型的杂质，是与第1杂质区域不同的第2杂质区域的一例。n型杂质区域28b位于半导体基板60中，在平面视下位于第1杂质区域与第2杂质区域之间，是包含第1导电型的杂质的第6杂质区域的一例。半导体层cp5a位于半导体基板60上，与第6杂质区域电连接，是包括包含第1导电型的杂质的半导体的第3接触部的一例。构成元件分离区域的p型的杂质区域69pa及69pb位于半导体基板60中，在平面视下位于第1杂质区域与第6杂质区域之间、以及第2杂质区域与第6杂质区域之间，是包含与第1导电型不同的第2导电型的杂质的第7杂质区域的一例。由于存在构成元件分离区域的p型的杂质区域69pa及69pb，形成在半导体层cp5a的紧下方的n型杂质区域28b被与n型杂质区域67n及n型杂质区域68bn电分离。此外，n型杂质区域28b将朝向n型杂质区域67n移动的不需要的电荷吸收。因而，在这样的构造的截断构造下也能够抑制向n型杂质区域67n的漏电流。

(第2实施方式)

图11是表示本发明的第2实施方式的摄像装置的例示性电路结构的图。与第1实施方式的主要不同点在于，在第2实施方式中，各像素10F具备OF晶体管27。OF晶体管27为了防止电荷积蓄区域的过度电位上升而进行将电荷排散的溢出动作。OF晶体管27的漏极及源极的一方与OF晶体管27的栅极连接，并且与电荷积蓄节点FD连接。OF晶体管27的漏极及源极的另一方与电源布线33连接。由此，在电荷积蓄节点FD处过剩地积蓄了电荷的情况下，过剩的电荷经由OF晶体管27向电源布线33排出。因而，防止了电荷积蓄节点FD的过度电位上升。由此，抑制了由饱和电平以上的强入射光产生的电荷溢出到邻接像素的现象即晕染(blooming)。

图12是表示本发明的第2实施方式的像素10F中的各元件的布局的一例的平面图。与图3A所示的第1实施方式的不同点在于，在第2实施方式中，追加了OF晶体管27及电源布线33。OF晶体管27具备栅极电极27e及作为源极区域的n型杂质区域68en。此外，OF晶体管27与复位晶体管26共用n型杂质区域67n。n型杂质区域68en经由半导体层cp6而与电源布线33连接。

(第3实施方式)

图13表示本发明的第3实施方式的摄像装置的例示性结构。与第1实施方式的主要不同点在于，在第3实施方式中，作为光电变换构造12A，各像素10G具备形成在半导体基板中的光电二极管。此外，在信号检测电路14B具备用来将由光电二极管生成的电荷向电荷积蓄节点FD转送的转送晶体管29这一点上也与第1实施方式不同。

图14是表示像素10G中的各元件的布局的一例的平面图。在第3实施方式中，通过具备栅极电极29e的转送晶体管29，将由光电变换构造12A生成的电荷向n型杂质区域67n转送。与第1实施方式同样，在n型杂质区域67n与n型杂质区域68bn之间设有与第1实施方式同样的截断构造282。截断构造282具备与作为p型阱的p型半导体层65p电连接的半导体层cp7。进而，与第1实施方式的第2变形例同样，半导体层cp7经由电压线38而与电压供给电路48连接。

通过截断构造282，在半导体基板中具备光电二极管的摄像装置中，也能得到与第1实施方式同样的效果。此外，与第1实施方式的第2变形例同样，能够将截断构造282还用作基板接触部。

如以上说明，根据本发明的实施方式及变形例，能够抑制漏电流的影响，所以能提供能够以高画质进行摄像的摄像装置。

另外，基于实施方式及变形例对本发明的摄像装置进行了说明，但本发明并不限定于这些实施方式及变形例。只要不脱离本发明的主旨，对实施方式及变形例施加本领域技术人员想到的各种变形而得到的形态、以及将实施方式及变形例的一部分构成要素组合而构建的其他形态也包含在本发明的范围中。此外，上述的各实施方式及变形例能够在权利要求的范围或其等价的范围中进行各种变更、替换、附加、省略等。

例如，上述的信号检测晶体管22、地址晶体管24、复位晶体管26分别既可以是N沟道MOSFET，也可以是P沟道MOSFET。也不需要将这些晶体管全部统一为N沟道MOSFET或P沟道MOSFET中的某种。在将像素中晶体管分别设为N沟道MOSFET并使用电子作为信号电荷的情况下，将这些晶体管各自的源极及漏极的配置相互替换就可以。

此外，在上述实施方式及变形例中，截断构造在平面视下设在n型杂质区域68bn与n型杂质区域67n之间，但并不限定于该位置。也可以配置在n型杂质区域67n与可能成为载流子发生区域的任何杂质区域之间。由此，在可能向电荷积蓄区域流入的许多路径中设置截断构造，能够进一步抑制向电荷积蓄区域的漏电流。

此外，在上述实施方式及变形例中，截断构造中的半导体层在平面视下是直线状的矩形区域，但并不限于这样的形状。也可以是L字等其他形状，也可以是比上述实施方式及变形例更长地延伸的形状。由此，在可能向电荷积蓄区域流入的较多的路径中设置截断构造，能够进一步抑制向电荷积蓄区域的漏电流。

产业上的可利用性

根据本发明的实施方式，提供能够抑制漏电流的影响而以高画质进行摄像的摄像装置。本发明的摄像装置例如对于图像传感器、数码相机等是有用的。本发明的摄像装置能够用于医疗用相机、机器人用相机、监控摄像头、搭载于车辆而使用的相机等。

标号说明

10、10A、10B、10C、10D、10E、10F、10G 像素

12 光电变换构造

14A、14B 信号检测电路

16A 反馈电路

22 信号检测晶体管

22e 信号检测晶体管的栅极电极

24 地址晶体管

24e 地址晶体管的栅极电极

26 复位晶体管

26e 复位晶体管的栅极电极

27 OF晶体管

27e OF晶体管的栅极电极

28、281、282 截断构造

28a p型杂质区域

28b n型杂质区域

29 转送晶体管

29e 转送晶体管的栅极电极

60 半导体基板

61 支承基板

61p、63p、65p p型半导体层

62n n型半导体层

64 p型区域

66p p型杂质区域

67a、67b、67n、68an、68bn、68cn、68dn、68en n型杂质区域

69 元件分离区域

69pa、69pb 杂质区域

70、71、72 绝缘层

90 层间绝缘层

100 摄像装置

R1 摄像区域

R2 周边区域

cp1、cp2、cp3 接触插塞

cp5、cp6、cp7、cp5a 半导体层

h1、h2、h3、h4、h5、h6 接触孔

pa1、pa2、pa3、pa4、pa4、pa6、pa7、pa8 插塞