一种带有多级仲裁及反馈通路结构的电路验证方法及系统

技术领域

本发明涉及集成电路技术领域，更具体地说，它涉及一种带有多级仲裁及反馈通路结构的电路验证方法及系统。

背景技术

在集成电路中由于复杂的功能需求，多级仲裁器常出现在功能电路的主要通路上，然而由于多级仲裁器的存在，给期望值预测的验证，以及功能电路的参考模型的建模带来挑战。中国专利CN202011514078.7中提出了一种基于形式验证对仲裁器验证的装置以及方法，但该专利仅针对单个仲裁器模块进行验证，这种单模块的验证方法无法完全覆盖到整个电路的通路，当仲裁器使用的级数增加时，这种缺点更加明显。因此，为解决单一仲裁器验证无法覆盖到多级仲裁器电路的问题，以及多级仲裁器电路的参考模型建立困难等问题，提供了一种应对多级仲裁及反馈通路结构的电路验证方法。

发明内容

本发明的目的在于提供一种带有多级仲裁及反馈通路结构的电路验证方法及系统，减轻了功能电路的参考模型的建模工作，以及解决了多级仲裁器电路结果的预测难题。

本发明的上述技术目的是通过以下技术方案得以实现的：

第一方面，本申请实施例提供了一种带有多级仲裁及反馈通路结构的电路验证方法，包括以下步骤：

根据待验证电路中连接各个仲裁器的功能电路，建立与每个功能电路对应的电路模型；

按照仲裁器的在待验证电路中的顺序逐个获取仲裁器的第一仲裁结果，并对第一仲裁结果进行合理性检查，将通过合理性检查的第一仲裁结果确定为第二仲裁结果；

将第二仲裁结果输入至与第一仲裁结果输入的功能电路对应的电路模型中，直到所有的第二仲裁结果均输入到对应的电路模型；

将待验证电路中最后一个功能电路对应的电路模型的输出确定为待验证电路的验证结果。

本发明的有益效果是：本方案中，通过建立各个功能电路对应的电路模型，再将各个电路模型通过仲裁器按照功能电路的顺序连接起来，这样则构成了整个待验证电路的模型，则无需在建立模型时考虑仲裁器和对仲裁器进行建模，以及不用考虑多及仲裁和反馈通路结果的模型建立，因此极大的减轻了待验证电路对应的模型的建立难度。

本方案中，通过合理性检查，可以监测仲裁器出的仲裁结果是否有误，当存在错误时可以及时的调整对应的电路，从而保证了电路验证的准确性，并提高了验证效率；同时利用通过合理性检查的仲裁结果在输入至对应的电路模型中，实现了得到待验证电路的验证结果的目的，在保证验证可靠性的基础上提升了验证效率。

在上述技术方案的基础上，本发明还可以做如下改进。

进一步，上述合理性检查包括：

根据第一仲裁结果，反查对应仲裁器是否存在与第一仲裁结果相应的仲裁请求，若存在，第一仲裁结果通过合理性检查；若不存在，第一仲裁结果不通过合理性检查。

采用上述进一步方案的有益效果是：通过第一仲裁结果来检查仲裁器的输入是否存在，确认第一仲裁结果为仲裁器的执行结果。

进一步，上述合理性检查还包括：

获取仲裁器中各个仲裁通道的实际使用概率，并根据该仲裁器中各个仲裁通道的权重得到每个仲裁通道的理论使用概率；

若每个仲裁通道的实际使用概率和理论使用概率之间均满足预设条件，则均满足预设条件的仲裁器的第一仲裁结果通过合理性检查，若其中一个或多个仲裁通道不满足预设条件，则仲裁器的第一仲裁结果不通过合理性检查。

采用上述进一步方案的有益效果是：可以检查对应仲裁器中各个仲裁通道是否存在差错，以提高仲裁器使用的可靠性。

进一步，上述方法还包括：

若第一仲裁结果不通过合理性检查，调整对应仲裁器输入端连接的功能电路，直到功能电路的第一仲裁结果通过合理性检查，并基于调整后的功能电路重新建立新的电路模型。

采用上述进一步方案的有益效果是：在不通过合理性检查时则表明连接该仲裁器的输入端的功能电路设计有误，因此在对该功能电路进行调整后再基于调整后的功能电路重新建立新的电路模型。

第二方面，本申请实施例提供了一种带有多级仲裁及反馈通路结构的电路验证系统，应用于第一方面中任一项的一种带有多级仲裁及反馈通路结构的电路验证方法，包括：

第一模块，用于根据待验证电路中连接各个仲裁器的功能电路，建立与每个功能电路对应的电路模型；

第二模块，用于按照仲裁器的在待验证电路中的顺序逐个获取仲裁器的第一仲裁结果，并对第一仲裁结果进行合理性检查，将通过合理性检查的第一仲裁结果确定为第二仲裁结果；

第三模块，用于将第二仲裁结果输入至与第一仲裁结果输入的功能电路对应的电路模型中，直到所有的第二仲裁结果均输入到对应的电路模型；

第四模块，用于将待验证电路中最后一个功能电路对应的电路模型的输出确定为待验证电路的验证结果。

进一步，上述第二模块中，合理性检查包括：

根据第一仲裁结果，反查对应仲裁器是否存在与第一仲裁结果相应的仲裁请求，若存在，第一仲裁结果通过合理性检查；若不存在，第一仲裁结果不通过合理性检查。

进一步，上述第二模块中，合理性检查还包括：

获取仲裁器中各个仲裁通道的实际使用概率，并根据该仲裁器中各个仲裁通道的权重得到每个仲裁通道的理论使用概率；

若每个仲裁通道的实际使用概率和理论使用概率之间均满足预设条件，则均满足预设条件的仲裁器的第一仲裁结果通过合理性检查，若其中一个或多个仲裁通道不满足预设条件，则仲裁器的第一仲裁结果不通过合理性检查。

进一步，上述系统还包括：

第五模块，用于若第一仲裁结果不通过合理性检查，调整对应仲裁器输入端连接的功能电路，直到功能电路的第一仲裁结果通过合理性检查，并基于调整后的功能电路重新建立新的电路模型。

第三方面，本申请实施例提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现第一方面中任一项的方法。

第四方面，本申请实施例提供了一种非暂态计算机可读存储介质，非暂态计算机可读存储介质存储计算机指令，计算机指令使计算机执行第一方面中任一项的方法。

与现有技术相比，本发明至少具有以下的有益效果：

在本申请中，通过建立各个功能电路对应的电路模型，再将各个电路模型通过仲裁器按照功能电路的顺序连接起来，这样则构成了整个待验证电路的模型，则无需在建立模型时考虑仲裁器和对仲裁器进行建模，以及不用考虑多及仲裁和反馈通路结果的模型建立，因此极大的减轻了待验证电路对应的模型的建立难度。

在本申请中，通过合理性检查，可以监测仲裁器出的仲裁结果是否有误，当存在错误时可以及时的调整对应的电路，从而保证了电路验证的准确性，并提高了验证效率；同时利用通过合理性检查的仲裁结果在输入至对应的电路模型中，实现了得到待验证电路的验证结果的目的，在保证验证可靠性的基础上提升了验证效率。

附图说明

此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：

图1为本发明实施例中验证方法的方法流程图；

图2为本发明实施例中示例的待验证电路的连接示意图；

图3为本发明实施例中与示例的待验证电路对应的模型示意图；

图4为本发明实施例中验证系统的连接示意图；

图5为本发明实施例中电子设备的连接示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明实施例的描述中，“多个”代表至少2个。

在本发明实施例的描述中，还需要说明的是，除非另有明确的规定和限定，若出现术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

实施例1

本实施例提供一种带有多级仲裁及反馈通路结构的电路验证方法，如图1所示，包括以下步骤：

S1，根据待验证电路中连接各个仲裁器的功能电路，建立与每个功能电路对应的电路模型。

其中，在待验证电路中由于存在多个仲裁器，仲裁器的输入端或输出端连接有功能电路，并且功能电路的连接是按照顺序相连，方能够实现该待验证电路对应的功能；具体地，以图2为例，在图2中，存在n个功能电路，仲裁器可以设置在起始位置来接收外部的待仲裁信号，也可以设置在两个功能电路之间；建立每个功能电路对应的电路模型相对整个待验证电路的整体模型，单独的电路模型的建立的难度得到了极大的减小。

S2，按照仲裁器的在待验证电路中的顺序逐个获取仲裁器的第一仲裁结果，并对第一仲裁结果进行合理性检查，将通过合理性检查的第一仲裁结果确定为第二仲裁结果。

其中，在建立每个功能电路对应的电路模型后，将各个仲裁器的仲裁结果按电路的顺序输入到对应的电路模型中，即可实现对整体电路的验证；以图2中的待验证电路为例，建立好电路模型后，流程关系参见图3，在图3中电路1参考模型则为图2中电路a的电路模型，同样的，图3中电路2参考模型则为图2中电路b的电路模型，这样就可以实现对整体的电路的验证。

具体地，在将对应的仲裁结果输入至相应的电路模型时，还需要对仲裁结果进行合理性检查，从而提高可靠性，具体如下。

可选的，上述合理性检查包括：

根据第一仲裁结果，反查对应仲裁器是否存在与第一仲裁结果相应的仲裁请求，若存在，第一仲裁结果通过合理性检查；若不存在，第一仲裁结果不通过合理性检查。

可选的，上述合理性检查还可以包括：

获取仲裁器中各个仲裁通道的实际使用概率，并根据该仲裁器中各个仲裁通道的权重得到每个仲裁通道的理论使用概率。

若每个仲裁通道的实际使用概率和理论使用概率之间均满足预设条件，则均满足预设条件的仲裁器的第一仲裁结果通过合理性检查，若其中一个或多个仲裁通道不满足预设条件，则仲裁器的第一仲裁结果不通过合理性检查。

其中，合理性检查可以分为两项，即反查第一仲裁结果对应的仲裁请求和查看各个仲裁通道的使用概率，具体地，检查仲裁器的输入是否存在，可以确认第一仲裁结果为仲裁器的执行结果，而使用概率的核验可以检查对应仲裁器中各个仲裁通道是否存在差错，以提高仲裁器使用的可靠性。

S3，将第二仲裁结果输入至与第一仲裁结果输入的功能电路对应的电路模型中，直到所有的第二仲裁结果均输入到对应的电路模型。

其中，在待验证电路中所有仲裁器的仲裁结果均通过合理性检查时，将通过合理性检查的仲裁结果分别输入到对应的电路模型中，也可以合理性检查执行一次然后输入一次电路模型。

S4，将待验证电路中最后一个功能电路对应的电路模型的输出确定为待验证电路的验证结果。

其中，当所有仲裁器的仲裁结果都通过合理性检查时，并且均输入至对应的电路模型中后，最后一个电路模型输出的则为验证结果；当然，也存在待验证电路的输出通过仲裁器输出的情况，在此种情况下，则将最后一个仲裁器的仲裁结果作为验证结果，与前者原理相同，在此不再赘述。

可选的，上述方法还包括：

若第一仲裁结果不通过合理性检查，调整对应仲裁器输入端连接的功能电路，直到功能电路的第一仲裁结果通过合理性检查，并基于调整后的功能电路重新建立新的电路模型。

具体地，在不通过合理性检查时则表明连接该仲裁器的输入端的功能电路设计有误，因此在对该功能电路进行调整后再基于调整后的功能电路重新建立新的电路模型。

实施例2

本申请实施例提供了一种带有多级仲裁及反馈通路结构的电路验证系统，应用于实施例1中任一项的一种带有多级仲裁及反馈通路结构的电路验证方法，如图4所示，包括：

第一模块，用于根据待验证电路中连接各个仲裁器的功能电路，建立与每个功能电路对应的电路模型。

第二模块，用于按照仲裁器的在待验证电路中的顺序逐个获取仲裁器的第一仲裁结果，并对第一仲裁结果进行合理性检查，将通过合理性检查的第一仲裁结果确定为第二仲裁结果。

可选的，上述第二模块中，合理性检查包括：

根据第一仲裁结果，反查对应仲裁器是否存在与第一仲裁结果相应的仲裁请求，若存在，第一仲裁结果通过合理性检查；若不存在，第一仲裁结果不通过合理性检查。

可选的，上述第二模块中，合理性检查还可以包括：

获取仲裁器中各个仲裁通道的实际使用概率，并根据该仲裁器中各个仲裁通道的权重得到每个仲裁通道的理论使用概率。

若每个仲裁通道的实际使用概率和理论使用概率之间均满足预设条件，则均满足预设条件的仲裁器的第一仲裁结果通过合理性检查，若其中一个或多个仲裁通道不满足预设条件，则仲裁器的第一仲裁结果不通过合理性检查。

第三模块，用于将第二仲裁结果输入至与第一仲裁结果输入的功能电路对应的电路模型中，直到所有的第二仲裁结果均输入到对应的电路模型。

第四模块，用于将待验证电路中最后一个功能电路对应的电路模型的输出确定为待验证电路的验证结果。

可选的，上述系统还可以包括：

第五模块，用于若第一仲裁结果不通过合理性检查，调整对应仲裁器输入端连接的功能电路，直到功能电路的第一仲裁结果通过合理性检查，并基于调整后的功能电路重新建立新的电路模型。

实施例3

本申请实施例提供了一种电子设备，如图5所示，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现实施例1中任一项的方法。

实施例4

本申请实施例提供了一种非暂态计算机可读存储介质，非暂态计算机可读存储介质存储计算机指令，计算机指令使计算机执行实施例1中任一项的方法。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。