选通材料、选通器件、存储芯片及设备

技术领域

本申请涉及电子技术领域，具体涉及一种选通材料、选通器件、存储芯片及设备。

背景技术

信息技术的发展，数据呈指数型增长，这对存储器提出了高存储密度的需求。为了提高存储器的存储密度，对存储单元进行三维堆叠，形成三维存储阵列。在三维存储阵列中，临近单元可能共享字线(word line)或者位线(bit line)等。对于共享字线或位线的多个存储单元，当操作其中一个存储单元时，会引起其他存储单元的漏电流。漏电流不仅增加了存储器的功耗，还可能发生读写错误。

解决三维存储阵列中的漏电流问题，提出了选通器件和存储单元集成的策略。其中，选通器件包括选通材料。其中，选通材料是指具有双向阈值转换(ovonic thresholdswitch，OTS)特性的材料。在较高的电压下，选通器件处于低阻态，进入导通状态。在较低的电压下，选通器件处于高阻态，进入关断状态。可以利用选通器件的这一特性，来避免漏电流。

目前的选通材料有GeAsSiSe、GeAsSiTe等含As体系材料以及Ge-Te体系材料。其中，含As体系材料为四元材料，成分复杂，并且所含的As容易导致环境污染。Ge-Te体系材料的开态电流较小，约为100μA，难以满足存储单元的操作需要。

发明内容

本申请实施例提供了一种选通材料、选通器件、存储芯片及设备，其中，该选通材料具有组分简单，易于制备，且无毒，对环境友好，以及热稳定性高、开态电流大等优点。

第一方面，提供了一种选通材料，包括如式(1)所示的材料；

Sb

其中，x代表Sb的原子个数百分比，y代表M的原子个数百分比，其中，15＜x＜60，40＜y＜85，20＜100-x-y＜60；M为Se和/或S。

该选通材料在电压大于或等于阈值电压Vth的电信号的操作下能够实现高阻态到低阻态的瞬时转变，且在撤去电信号时瞬时返回高阻态。其中，该阈值电压Vt为该选通材料的阈值电压。

该选通材料的开态电流大(可达4mA)、热稳定性高(结晶温度可达250℃)、使用寿命长。并且该选通材料为三元体系，成分简单，易于制备，且不含砷(As)，对环境友好。另外，该选通材料的开启速度快(可低至70ns)，关闭速度快(可低至100ns)。

具体而言，该选通材料重掺杂有C元素，引入了短的强键。具体而言，C元素的引入，在选通材料中形成了C-C键、C-Se键和C-Sb键，C-C键、C-Se键和C-Sb键为短的强键，能够有效增加选通材料的热稳定性，进而增加了选通材料的可靠性。并且，C元素的引入，可降低选通材料中原子运动能力，进一步提高选通材料的热稳定性，以及提高选通材料的循环能力，进而提高选通材料的耐用性，即使用寿命。

在一种可能的实施方式中，当给选通材料施加第一电压时，选通材料中的电流大于或等于门限电流，当给选通材料施加第二电压时，选通材料中没有电流或者电流小于门限电流，第一电压大于第二电压。

在一种可能的实施方式中，15＜x＜60，40＜y＜85，25≤100-x-y＜45。

当Sb的原子个数百分比小于60％、大于15％，y代表M的原子个数百分比小于85、大于40，C的原子个数百分比小于45、大于等于25时，该选通材料的性能更佳。

在一种可能的实施方式中，选通材料还包括：掺杂元素，掺杂元素为Si、B、Bi、N、IN中的任一种或任意多种的组合；其中，掺杂元素掺杂到式(1)所示的材料中。

该实施方式在选通材料中进一步掺杂Si、B、Bi、N、IN中的任一种或任意多种的组合，可以进一步改善选通材料的阈值电压、面电流密度、开关比、循环特性等性能。

在一种可能的实施方式中，(x：y)＝(2：3)。当选通材料中的Sb的原子个数百分比和M的原子个数百分比＝2：3时，该选通材料的性能更佳。

在一种可能的实施方式中，M为Se。当选通材料中的Sb的原子个数百分比和Se的原子个数百分比＝2：3时，该选通材料的性能更佳。

第二方面，提供了一种选通器件，包括：由权利要求1-5中任一项的选通材料制成的选通层，第一电极，第二电极，其中，选通层位于第一电极和第二电极之间。

在一种可能的实施方式中，当通过第一电极给选通层施加第一电压时，选通层中的电流大于或等于门限电流，当通过第一电极给选通层施加第二电压时，选通层中没有电流或者电流小于门限电流，第一电压大于第二电压；其中，门限电流为能够导通第一电极和第二电极的最小电流。

在一种可能的实施方式中，第一电极或第二电极的材料为氮化钛、金、铂、铜、银、钛、铝、钨中的任一种或任意多种的组合。

在一种可能的实施方式中，第一电极或第二电极的厚度为50nm～150nm。

在一种可能的实施方式中，选通层的厚度为10nm～100nm。

第三方面，提供了一种存储芯片，包括：多个存储模块；其中，每个存储模块包括存储单元和第二方面提供的选通器件。

第四方面，提供了一种存储设备，存储设备包括控制器及第三方面提供的存储芯片，存储芯片用于存储数据，控制器用于向存储芯片写入数据或者从存储芯片读取数据。

第五方面，提供了一种计算设备，包括处理器及第四方面提供存储设备，存储设备用于存储数据，处理器用于向存储设备写入数据或者从存储设备读取数据。

本申请实施例提供的选通材料的开态电流大(可达4mA)、热稳定性高(结晶温度可达250℃)、使用寿命长。并且该选通材料为三元体系，成分简单，易于制备，且不含砷(As)，对环境友好。另外，该选通材料的开启速度快(可低至70ns)，关闭速度快(可低至100ns)。由此，基于该选通材料制备的选通器件，以及包括该选通器件的存储芯片和存储设备等，具有更好的性能，且对环境友好。

附图说明

图1A示出了未掺杂C的选通材料的R-T曲线；

图1B示出了本申请实施例提供的选通材料的R-T曲线；

图2示出了本申请实施例提供的选通材料的对关联函数分布；

图3示出了本申请实施例提供的选通材料的配位数分布；

图4示出了本申请实施例提供的选通材料的均方位移曲线；

图5示出了本申请实施例提供的选通材料的三角波脉冲测试曲线；

图6A示出了本申请实施例提供的选通材料的开启速度测试曲线；

图6B示出了本申请实施例提供的选通材料的关闭速度测试曲线；

图7示出了本申请实施例提供的选通器件的一种示意性结构；

图8示出了本申请实施例提供的选通器件的另一种示意性结构；

图9示出了本申请实施例提供的选通器件的一种制备方法的流程；

图10示出了本申请实施例提供的存储芯片的一种示意性结构；

图11示出了本申请实施例提供的存储设备的一种示意性结构；

图12示出了本申请实施例提供的计算设备的一种示意性结构。

具体实施方式

下面将结合附图，对本申请实施例中的技术方案进行描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。

在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以适合的方式结合。

可以理解的是，在本申请实施例的描述中，“示例性的”、“例如”或者“举例来说”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”、“例如”或者“举例来说”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”、“例如”或者“举例来说”等词旨在以具体方式呈现相关概念。

在本申请实施例的描述中，术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，单独存在B，同时存在A和B这三种情况。另外，除非另有说明，术语“多个”的含义是指两个或两个以上。例如，多个系统是指两个或两个以上的系统，多个终端是指两个或两个以上的终端。

选通材料也可以称为OTS材料，是指具有OTS特性的材料。选通材料能够在低阻态和高阻态之间切换，从而在导通状态和关断状态之间切换。具体而言，当选通材料两端的电压大于或等于阈值电压Vth的电压时，选通材料进入低阻态或者说导通状态。当选通材料施加小于保持电压Vhold的电压时，选通材料进入高阻态或者说关断状态。其中，阈值电压是指能够使选通材料从高阻态进入低阻态的最小电压。保持电压Vhold是指使选通材料从低阻态恢复到高阻态的最高电压。

其中，导通状态是指在电压的作用下产生能够导通两端导体的电流，从而使得两端导体导通的状态。关断状态是指在电压的作用下不产生电流或者产生的电流不能够导通两端导体的电流。其中，两端导体是指处于选通材料两端的导体，例如顶电极和底电极。

选通器件包括由选通材料制备而言的选通层、顶电极以及通过选通层和顶电极相连的底电极。将选通器件和存储单元集成，可以避免或减少漏电流。具体而言，操作存储单元的电压通常大于选通材料的阈值电压，当需要操作某个存储单元时，操作电压施加到该存储单元的选通器件上，使得选通器件进入导通状态，进而将操作电压传递到该存储单元，实现对该存储单元的操作。在这期间，施加到临近存储单元的选通器件上的电压为操作电压的一半，小于阈值电压，因此，该选通器件处于关断状态，阻断了电压向存储单元的传递，从而避免或减少了漏电流。其中，操作存储单元是指向存储单元写入数据，或者从存储单元读取数据。

本申请实施例提供了一种选通材料。该选通材料为重掺杂(掺杂浓度为20％-60％)碳(C)的锑(Sb)M合金，M为硒(Se)和/或硫(S)。该选通材料在电压大于或等于阈值电压Vth的电信号的操作下能够实现高阻态到低阻态的瞬时转变，且在撤去电信号时瞬时返回高阻态。其中，该阈值电压Vt为该选通材料的阈值电压。该选通材料的开态电流大(可达4mA)、热稳定性高(结晶温度可达250℃)、使用寿命长。该选通材料为三元体系，成分简单，易于制备，且不含砷(As)，对环境友好。

接下来，对本申请实施例提供的选通材料进行具体说明。

选通材料的化学通式为式(1)：Sb

其中，x代表Sb的原子个数百分比，y代表M的原子个数百分比，15＜x＜60，40＜y＜85，20＜100-x-y＜60。在一个示例中，M为Se。在一个示例中，M为S。在一个示例中，M为M可以Se和S的组合物，其中，Se和S的原子比可以为任意比例。在一个例子中，M中的Se和S的原子比为2：1。在一个例子中，M中的Se和S的原子比为1：2。在一个例子中，M中的Se和S的原子比为10：1。在一个例子中，M中的Se和S的原子比为1：10。

在一些实施例中，15＜x＜60，40＜y＜85，25≤100-x-y＜45。即在该实施例中，C的掺杂浓度为25％-45％。

在一些实施例中，C的掺杂浓度为21％，即100-x-y＝21。在该实施例的一个示例中，x为16，y为64。在该实施例的另一个示例中，x为21，y为58。在该实施例的一个示例中，x为26，y为53。在该实施例的又一个示例中，x为31，y为48。在该实施例的又一个示例中，x为36，y为43。

在一些实施例中，C的掺杂浓度为25％，即100-x-y＝25。在该实施例的一个示例中，x为16，y为59。在该实施例的另一个示例中，x为20，y为55。在该实施例的一个示例中，x为25，y为50。在该实施例的又一个示例中，x为30，y为45。在该实施例的又一个示例中，x为34，y为41。

在一些实施例中，C的掺杂浓度为30％，即100-x-y＝30。在该实施例的一个示例中，x为16，y为54。在该实施例的另一个示例中，x为20，y为50。在该实施例的一个示例中，x为25，y为45。在该实施例的又一个示例中，x为29，y为41。

在一些实施例中，C的掺杂浓度为35％，即100-x-y＝35。在该实施例的一个示例中，x为16，y为49。在该实施例的另一个示例中，x为20，y为45。在该实施例的一个示例中，x为24，y为41。

在一些实施例中，C的掺杂浓度为40％，即100-x-y＝40。在该实施例的一个示例中，x为16，y为44。在该实施例的另一个示例中，x为19，y为41。

在一些实施例中，选通材料在式(1)所示材料的基础上进一步掺杂杂质B1得到。其中，该杂质B1可以为硅(Si)、硼(B)、铋(Bi)、氮(N)或铟(In)中的任一种或任意多种的组合。掺杂的前述杂质，可以改善选通材料的阈值电压、面电流密度、开关比、循环特性等性能。

上述选通材料可以通过蒸镀法(deposition)、溅射法、原子层沉积法(atomiclayer deposition，ALD)、化学气相沉积法(chemical vapor deposition，CVD)、脉冲激光沉积法(pulsed laser deposition，PLD)、分子束外延法(molecular beam epitaxy，MBE)中的任一种方式制备。在一些实施例中，可以按照Sb

本申请实施例提供的选通材料在被施加大于或等于阈值电压Vth的电压A1时，从高阻态瞬时转变为低阻态，产生大于或等于门限电流的电流，从而导通选通材料两端的导体。当撤去电压A1或者施加到选通材料的电压小于保持电压Vhold时，选通材料从低阻态恢复为高阻态，不产生电流或者产生的电流小于门限电流。其中，选通材料的门限电流是指能够导通选通材料两端导体的最小电流。

本申请实施例提供的选通材料重掺杂有C元素，引入了短的强键。具体而言，C元素的引入，在选通材料中形成了C-C键、C-Se键和C-Sb键，C-C键、C-Se键和C-Sb键为短的强键，能够有效增加选通材料的热稳定性，进而增加了选通材料的可靠性。并且，C元素的引入，可降低选通材料中原子运动能力，进一步提高选通材料的热稳定性，以及提高选通材料的循环能力，进而提高选通材料的耐用性，即使用寿命。

接下来，具体以组分为Sb

图1A示出了组分为Sb

对组分为Sb

其中，图2示出了组分为Sb

图3示出了组分为Sb

图4示出了组分为Sb

对组分为Sb

并且，如图5所示，该选通材料的开态电流将近4mA，远远大于Ge-Te体系的选通材料的开态电流(100μA)。因此，利用本申请实施例提供的选通材料制备的选通器件具有较强的驱动能力。

该选通材料在电信号的操作下能够实现高阻态到低阻态的瞬时转变，且在撤去该电信号时瞬时返回高阻态。其中，该电信号的电压大于或等于该选通材料的阈值电压Vth。以组分为Sb

上文介绍本申请实施例提供的选通材料的元素成分、制备方法以及性能。接下来，介绍本申请实施例提供的选通材料所参与形成的选通器件100。

选通器件100也可以称为选通管。如图7所示，选通器件100包括选通层101、电极102和电极103。其中，选通层101由上文介绍的选通材料制备而成。选通层101位于电极102和电极103之间，换言之，电极102和电极103通过选通层101连接。电极102为选通器件100的顶电极和底电极中的一个，电极103为选通器件100的顶电极和底电极中的另一个。

当通过电极102给选通层100施加大于或等于阈值电压Vth的电压A1时，即选通层101两端的电压差大于或等于阈值电压Vth时，选通层100从高阻态瞬时转变为低阻态，产生大于或等于门限电流的电流，从而导通电极102和电极103。当撤去电压A1或者施加到选通材层101的电压小于保持电压Vhold时，选通层101从低阻态恢复为高阻态，进入关断状态，电极102和电极103得不到导通。

在一些实施例中，电极102的材料可以为惰性金属。示例性的，电极102的材料具体可以为氮化钛、金、铂、铜、银、钛、铝、钨中的任一种或任意多种的组合。在一些实施例中，电极103的材料可以为惰性金属。示例性的，电极103的材料具体可以为氮化钛、金、铂、铜、银、钛、铝、钨中的任一种或任意多种的组合。

在一些实施例中，电极102的厚度为50nm～150nm。在一个示例中，电极102的厚度为50nm。在一个示例中，电极102的厚度为60nm。在一个示例中，电极102的厚度为70nm。在一个示例中，电极102的厚度为80nm。在一个示例中，电极102的厚度为90nm。在一个示例中，电极103的厚度为100nm。在一个示例中，电极102的厚度为110nm。在一个示例中，电极102的厚度为120nm。在一个示例中，电极102的厚度为130nm。在一个示例中，电极102的厚度为140nm。在一个示例中，电极102的厚度为150nm。

在一些实施例中，电极103的厚度为50nm～150nm。在一个示例中，电极103的厚度为50nm。在一个示例中，电极103的厚度为60nm。在一个示例中，电极103的厚度为70nm。在一个示例中，电极103的厚度为80nm。在一个示例中，电极103的厚度为90nm。在一个示例中，电极103的厚度为100nm。在一个示例中，电极103的厚度为110nm。在一个示例中，电极103的厚度为120nm。在一个示例中，电极103的厚度为130nm。在一个示例中，电极103的厚度为140nm。在一个示例中，电极103的厚度为150nm。

在一些实施例中，电极102或电极103为选通器件100的顶电极。该顶电极的厚度为50nm～100nm。在一个示例中，该顶电极的厚度为50nm。在一个示例中，该顶电极的厚度为60nm。在一个示例中，该顶电极的厚度为70nm。在一个示例中，该顶电极的厚度为80nm。在一个示例中，该顶电极的厚度为90nm。在一个示例中，该顶电极的厚度为100nm。

在一些实施例中，电极102或电极103为选通器件100的底电极。该底电极的厚度为100nm～150nm。在一个示例中，该底电极的厚度为100nm。在一个示例中，该底电极的厚度为110nm。在一个示例中，该底电极的厚度为120nm。在一个示例中，该底电极的厚度为130nm。在一个示例中，该底电极的厚度为140nm。在一个示例中，该底电极的厚度为150nm。

在一些实施例中，选通层101的厚度为10nm～100nm。在一个示例中，选通层101的厚度为10nm。在一个示例中，选通层101的厚度为20nm。在一个示例中，选通层101的厚度为30nm。在一个示例中，选通层101的厚度为40nm。在一个示例中，选通层101的厚度为50nm。在一个示例中，选通层101的厚度为60nm。在一个示例中，选通层101的厚度为70nm。在一个示例中，选通层101的厚度为80nm。在一个示例中，选通层101的厚度为90nm。在一个示例中，选通层101的厚度为100nm。

在一些实施例中，选通器件100的结构还可以如图8所示。电极103作为底电极，位于衬底105之上。电极103上设置有绝缘层104和选通层101。其中，选通层101的中间部分被绝缘层104环绕，边缘部分位于绝缘层104之上。选通层101设置有电极102，其中，电极102为顶电极。在该实施例的一个示例中，电极102和电极103可以由氮化钛(TiN)制备而成，绝缘层104可以由二氧化硅(SiO

本申请实施例还提供了一种制备选通器件100的方法。如图9所示，该方法包括如下步骤。

步骤901，制备电极103。在一些实施例中，可以采用化学电镀法、溅射法、化学气相沉积法、脉冲激光法、原子层沉积法或电子束蒸发法中的任一种方式，制备电极103。

在制备得到电极103后，可以通过步骤902，在电极103上制备选通层101。在一些实施例中，可以通过蒸镀法、溅射法、原子层沉积法、化学气相沉积法、脉冲激光沉积法、分子束外延法中的任一种方式，制备选通层101。

在制备得到选通层101后，可以通过步骤903，在选通层101上制备电极102。在一些实施例中，可以采用化学电镀法、溅射法、化学气相沉积法、脉冲激光法、原子层沉积法或电子束蒸发法中的任一种方式，制备电极103。

可以理解的是，图9所示的方法为能够制备选通器件100的一种可选方法。在其他实施例中，还可以采用其他方法制备选通器件100，例如，分别制备电极102、选通层101以及电极103，然后，将制备出的电极102、选通层101以及电极103整合成选通器件100。等等，在此不再一一赘述。

参阅图10，本申请实施例提供了一种存储芯片1000。存储芯片1000包括存储模块1010、存储模块1020等多个存储模块。其中，每个存储模块包括存储单元和选通器件100。例如存储模块1010包括存储单元1011和选通器件100。如图10所示，该多个存储模块可以进行三维堆叠，以提高存储芯片100的存储密度。其中，在操作某个存储模块时，该存储模块的临近存储模块中的选通器件100可以为该临近存储模块避免漏电流。

在一些实施例中，存储单元可以为相变存储单元，相应地，存储芯片1000为相变存储芯片。在一些实施例中，存储单元可以为阻变存储单元，相应地，存储芯片1000为阻变存储芯片。在一些实施例中，存储单元可以为铁电存储单元，相应地，存储芯片1000为铁电存储芯片。在一些实施例中，存储单元可以为磁存储单元，相应地，存储芯片1000为磁存储芯片。

参阅图11，本申请实施例提高了一种存储设备1100。存储设备1100包括控制器1110和存储芯片1000。其中，存储芯片1000用于存储数据，控制器1110可以用于向存储芯片1000写入数据或者从存储芯片1000读取数据。

在一些实施例中，存储设备1100可以为计算设备的内部存储器，例如内存(memory)。在一些实施例中，存储设备110可以为计算设备的外部存储器，例如硬盘。一些实施例中，存储设备1100还可以为其他形式的具有数据存储能力的装置。本申请不对存储设备1100的实现形式做具体限定。

参阅图12，本申请实施例提供了一种计算设备1200，可以包括处理器1210和存储设备1100。其中，存储设备1100可以用于存储数据，例如可以存储计算设备1200的应用程序、配置文件等。存储设备1100可以为处理器1210提供数据存储空间，使得处理器1210可以向数据存储空间中写入数据。存储设备1100存储的数据可供处理器1210读取或者说调用。处理器1210用于向存储设备1100写入数据或者从存储设备1100读取数据。具体而言，处理器1210可以通过控制器1110，实现向存储芯片1000写入数据或者从存储芯片1000读取数据。

在一些实施例中，处理器1210可以为中央处理单元((central processing unit，CPU))。在一些实施例中，处理器1210可以为图形处理单元(graphics processing unit，GPU)。在一些实施例中，处理器1210可以为专用集成电路(application specificintegrated circuit，ASIC)。在一些实施例中，处理器1210可以为神经网络处理单元(neural-network processing unit，NPU)。在一些实施例中，处理器1210还可以为计算设备120中其他形式的具有数据处理能力的装置。本申请不对处理器1210的实现形式做具体限定。

在一些实施例中，计算设备1200可以为服务器、移动终端(例如手机、平板电脑、笔记本电脑)或车载终端等。本申请实施例不对计算设备1200的实现形式做具体限定。

可以理解的是，以上实施例仅用以说明本申请的技术方案，而对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。