一种实现错误检查和纠正码功能的方法和装置

技术领域

本领域涉及内存领域，更具体地，特别是指一种实现错误检查和纠正码功能的方法、系统、设备和存储介质。

背景技术

DDR(Double Data Rate SDRAM，双倍速率同步动态随机存储器)是内存的一种，由半导体器件制成，其特点是访问数据的速率快，是电脑及嵌入式设备中的主要数据存储部件。DDR一个时钟周期内传输两次数据，它能够在时钟的上升沿和下降沿各传输一次数据，因此称为双倍速率同步动态随机存储器。

在服务器及图形工作站等应用中通常会使用DDR内存的ECC功能，该功能可提高计算机运行的稳定性和增加数据的可靠性。

现有技术在DDR内存中实现ECC功能一般有两种方法，第一种实现方法是将DDR内存的存储区开辟出两个区域，一个区域用于存储实际的读写数据，另一个区域用于存储实际写数据经过ECC计算后所得到的ECC数据。ECC数据由实际的写入数据生成，DDR内存同时存储写入的实际数据和ECC数据，在读取操作期间，DDR内存控制器从DDR内存中读取实际数据和相应的ECC数据，内存控制器利用接收到的实际数据重新生成ECC数据，并将其与内存中读取到的ECC数据进行比较，如果两者匹配，则不会发生错误，如果不匹配，则会检查错误数据并进行修改。第二种实现方法是使用两片DDR内存，一片内存用于存储实际数据，另一片内存用于存储ECC数据。

由于第一种实现方法中一次写操作涉及到写两种数据，先写正常数据，后写ECC数据；一次读操作涉及到读两种数据，先读取实际数据，后读取ECC数据，当读取的实际数据位宽小于写入的数据位宽时，还需对ECC数据进行修改，然后再将修改后的ECC数据重新写回DDR内存当中，中间的操作异常复杂，并且会消耗大量的时间。第二种实现方法较第一种实现方法可以减少DDR内存数据读写时间，但是新增DDR内存会带来硬件成本的增加，并且会增加DDR内存外围电路的设计复杂度。

发明内容

有鉴于此，本发明实施例的目的在于提出一种实现错误检查和纠正码功能的方法、系统、计算机设备及计算机可读存储介质，本发明提高了DDR内存实现ECC(ErrorCorrecting Code，错误检查和纠正码)功能后数据的读写效率，减少了访问DDR内存所需要消耗的时间；由于SRAM的位宽设计非常灵活，因此在存储大位宽实际数据产生的ECC数据时，不会浪费存储资源，其灵活性更高，达到的效果更好；可以减少芯片与DDR内存之间的信号线连接，降低了DDR内存外围电路设计的复杂度。

基于上述目的，本发明实施例的一方面提供了一种实现错误检查和纠正码功能的方法，包括如下步骤：响应于接收到外部总线的指令，判断所述指令的类型是写指令还是读指令；响应于所述指令的类型是写指令，对所述写指令中的写地址进行编码以产生对应的DDR地址和SRAM地址；根据所述DDR地址将所述写指令中的实际数据写入DDR中；以及对所述实际数据进行计算以得到错误检查和纠正码数据，并将所述错误检查和纠正码数据写入所述SRAM地址。

在一些实施方式中，方法还包括：响应于所述指令的类型是读指令，对所述读指令中的读地址进行编码以产生对应的DDR地址和SRAM地址；从所述DDR地址读取对应的原始数据，并将所述原始数据进行计算得到第一错误检查和纠正码数据；从所述SRAM地址读取错误检查和纠正码数据，并将所述错误检查和纠正码数据和所述第一错误检查和纠正码数据进行比对；以及响应于所述错误检查和纠正码数据和所述第一错误检查和纠正码数据相同，确定所述原始数据正确。

在一些实施方式中，方法还包括：响应于所述错误检查和纠正码数据和所述第一错误检查和纠正码数据不同，利用错误检查和纠正码算法对错误的数据进行修改。

在一些实施方式中，所述利用错误检查和纠正码算法对错误的数据进行修改包括：使用内存控制器纠正任何数据中单个位的错误并检测双位错误。

本发明实施例的另一方面，提供了一种实现错误检查和纠正码功能的系统，包括：判断模块，配置用于响应于接收到外部总线的指令，判断所述指令的类型是写指令还是读指令；编码模块，配置用于响应于所述指令的类型是写指令，对所述写指令中的写地址进行编码以产生对应的DDR地址和SRAM地址；第一写模块，配置用于根据所述DDR地址将所述写指令中的实际数据写入DDR中；以及第二写模块，配置用于对所述实际数据进行计算以得到错误检查和纠正码数据，并将所述错误检查和纠正码数据写入所述SRAM地址。

在一些实施方式中，系统还包括读模块，配置用于：响应于所述指令的类型是读指令，对所述读指令中的读地址进行编码以产生对应的DDR地址和SRAM地址；从所述DDR地址读取对应的原始数据，并将所述原始数据进行计算得到第一错误检查和纠正码数据；从所述SRAM地址读取错误检查和纠正码数据，并将所述错误检查和纠正码数据和所述第一错误检查和纠正码数据进行比对；以及响应于所述错误检查和纠正码数据和所述第一错误检查和纠正码数据相同，确定所述原始数据正确。

在一些实施方式中，系统还包括修改模块，配置用于：响应于所述错误检查和纠正码数据和所述第一错误检查和纠正码数据不同，利用错误检查和纠正码算法对错误的数据进行修改。

在一些实施方式中，所述修改模块进一步配置用于：使用内存控制器纠正任何数据中单个位的错误并检测双位错误。

本发明实施例的又一方面，还提供了一种计算机设备，包括：至少一个处理器；以及存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现如上方法的步骤。

本发明实施例的再一方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时实现如上方法步骤的计算机程序。

本发明具有以下有益技术效果：提高了DDR内存实现ECC功能后数据的读写效率，减少了访问DDR内存所需要消耗的时间；由于SRAM的位宽设计非常灵活，因此在存储大位宽实际数据产生的ECC数据时，不会浪费存储资源，其灵活性更高，达到的效果更好；可以减少芯片与DDR内存之间的信号线连接，降低了DDR内存外围电路设计的复杂度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。

图1为本发明提供的实现错误检查和纠正码功能的方法的实施例的示意图；

图2为本发明提供的实现错误检查和纠正码功能的系统的实施例的示意图；

图3为本发明提供的实现错误检查和纠正码功能的计算机设备的实施例的硬件结构示意图；

图4为本发明提供的实现错误检查和纠正码功能的计算机存储介质的实施例的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。

需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。

本发明实施例的第一个方面，提出了一种实现错误检查和纠正码功能的方法的实施例。图1示出的是本发明提供的实现错误检查和纠正码功能的方法的实施例的示意图。如图1所示，本发明实施例包括如下步骤：

S1、响应于接收到外部总线的指令，判断所述指令的类型是写指令还是读指令；

S2、响应于所述指令的类型是写指令，对所述写指令中的写地址进行编码以产生对应的DDR地址和SRAM地址；

S3、根据所述DDR地址将所述写指令中的实际数据写入DDR中；以及

S4、对所述实际数据进行计算以得到错误检查和纠正码数据，并将所述错误检查和纠正码数据写入所述SRAM地址。

ECC是在奇偶校验的基础上发展而来，奇偶校验是通过在原来数据位的基础上增加一个校验位来检查数据位上8位数据的正确性，但随着数据位的增加校验位也成倍增加，8位数据位需要1位校验位，16位数据位需要2位校验位，ECC也是在原来的数据位上外加校验位来实现的，它与奇偶校验不同的是如果数据位是8位，则需要增加5位来进行ECC错误检查和纠正，数据位每增加一倍，ECC只增加1位检验位，也就是说当数据位为16位时ECC位为6位，当数据位为32位时ECC位为7位，当数据位为64位时ECC位为8位，依此类推，数据位每增加一倍ECC位只增加一位，ECC有更多位数的校验位，容错能力更强。

本发明实施例解决了上述两种现有实现方法当中存在的不足，使用高速SRAM(Static Random Access Memory，静态随机存储器)作为存储单元来存储ECC数据，SRAM在芯片内部实现，随着芯片制造工艺的提升，芯片内部SRAM的容量可以做得越来越大，并且其成本会越来越低，其实现DDR内存控制器ECC功能的效果会越来越好。

响应于接收到外部总线的指令，判断所述指令的类型是写指令还是读指令。响应于所述指令的类型是写指令，对所述写指令中的写地址进行编码以产生对应的DDR地址和SRAM地址。AXI(Advanced eXtensible Interface，先进可扩展接口)接收外部总线的写指令，解析并获取所述写指令中的写地址和写实际数据，对写地址进行编码产生相应的DDR地址和SRAM地址。

根据所述DDR地址将所述写指令中的实际数据写入DDR中。在对写地址进行编码的过程中同时产生相应的DDR控制信号，将实际数据写入DDR。

对所述实际数据进行计算以得到错误检查和纠正码数据，并将所述错误检查和纠正码数据写入所述SRAM地址。对实际数据进行计算得出ECC数据，同时按照产生的SRAM地址，将ECC数据写入SRAM地址对应的位置。

在一些实施方式中，方法还包括：响应于所述指令的类型是读指令，对所述读指令中的读地址进行编码以产生对应的DDR地址和SRAM地址；从所述DDR地址读取对应的原始数据，并将所述原始数据进行计算得到第一错误检查和纠正码数据；从所述SRAM地址读取错误检查和纠正码数据，并将所述错误检查和纠正码数据和所述第一错误检查和纠正码数据进行比对；以及响应于所述错误检查和纠正码数据和所述第一错误检查和纠正码数据相同，确定所述原始数据正确。

AXI接收外部总线的读指令，解析并获取所述读指令中的读地址，对读地址进行编码产生相应的DDR地址和SRAM地址，并产生相应的DDR控制信号，将原始数据从DDR中读出来，并对原始数据进行计算，同时从SRAM中读出ECC数据，将ECC数据与计算得到的数据进行比对，如果两者相同，则代表原始数据正确

在一些实施方式中，方法还包括：响应于所述错误检查和纠正码数据和所述第一错误检查和纠正码数据不同，利用错误检查和纠正码算法对错误的数据进行修改。如果错误检查和纠正码数据和第一错误检查和纠正码数据不同则根据ECC算法找出错误的1位数据，并对其进行更正，最后将正确的数据发送给AXI并传递到芯片内部互联总线上。

在一些实施方式中，所述利用错误检查和纠正码算法对错误的数据进行修改包括：使用内存控制器纠正任何数据中单个位的错误并检测双位错误。

由于SRAM数据宽度具有高度定制化的优点，且实际数据宽度增加1倍时，ECC的数据宽度只需增加1位，当实际数据宽度为128位时，ECC的数据宽度只需9位，ECC数据占用SRAM的资源不会显著增加，因此该方案针对大数据宽度的应用优势会更加明显。

本发明实施例提高了DDR内存实现ECC功能后数据的读写效率，减少了访问DDR内存所需要消耗的时间；由于SRAM的位宽设计非常灵活，因此在存储大位宽实际数据产生的ECC数据时，不会浪费存储资源，其灵活性更高，达到的效果更好；可以减少芯片与DDR内存之间的信号线连接，降低了DDR内存外围电路设计的复杂度。

需要特别指出的是，上述实现错误检查和纠正码功能的方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于实现错误检查和纠正码功能的方法也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在实施例之上。

基于上述目的，本发明实施例的第二个方面，提出了一种实现错误检查和纠正码功能的系统。如图2所示，系统200包括如下模块：判断模块，配置用于响应于接收到外部总线的指令，判断所述指令的类型是写指令还是读指令；编码模块，配置用于响应于所述指令的类型是写指令，对所述写指令中的写地址进行编码以产生对应的DDR地址和SRAM地址；第一写模块，配置用于根据所述DDR地址将所述写指令中的实际数据写入DDR中；以及第二写模块，配置用于对所述实际数据进行计算以得到错误检查和纠正码数据，并将所述错误检查和纠正码数据写入所述SRAM地址。

在一些实施方式中，系统还包括读模块，配置用于：响应于所述指令的类型是读指令，对所述读指令中的读地址进行编码以产生对应的DDR地址和SRAM地址；从所述DDR地址读取对应的原始数据，并将所述原始数据进行计算得到第一错误检查和纠正码数据；从所述SRAM地址读取错误检查和纠正码数据，并将所述错误检查和纠正码数据和所述第一错误检查和纠正码数据进行比对；以及响应于所述错误检查和纠正码数据和所述第一错误检查和纠正码数据相同，确定所述原始数据正确。

在一些实施方式中，系统还包括修改模块，配置用于：响应于所述错误检查和纠正码数据和所述第一错误检查和纠正码数据不同，利用错误检查和纠正码算法对错误的数据进行修改。

在一些实施方式中，所述修改模块进一步配置用于：使用内存控制器纠正任何数据中单个位的错误并检测双位错误。

本发明实施例提高了DDR内存实现ECC功能后数据的读写效率，减少了访问DDR内存所需要消耗的时间；由于SRAM的位宽设计非常灵活，因此在存储大位宽实际数据产生的ECC数据时，不会浪费存储资源，其灵活性更高，达到的效果更好；可以减少芯片与DDR内存之间的信号线连接，降低了DDR内存外围电路设计的复杂度。

基于上述目的，本发明实施例的第三个方面，提出了一种计算机设备，包括：至少一个处理器；以及存储器，存储器存储有可在处理器上运行的计算机指令，指令由处理器执行以实现如下步骤：S1、响应于接收到外部总线的指令，判断所述指令的类型是写指令还是读指令；S2、响应于所述指令的类型是写指令，对所述写指令中的写地址进行编码以产生对应的DDR地址和SRAM地址；S3、根据所述DDR地址将所述写指令中的实际数据写入DDR中；以及S4、对所述实际数据进行计算以得到错误检查和纠正码数据，并将所述错误检查和纠正码数据写入所述SRAM地址。

在一些实施方式中，方法还包括：响应于所述指令的类型是读指令，对所述读指令中的读地址进行编码以产生对应的DDR地址和SRAM地址；从所述DDR地址读取对应的原始数据，并将所述原始数据进行计算得到第一错误检查和纠正码数据；从所述SRAM地址读取错误检查和纠正码数据，并将所述错误检查和纠正码数据和所述第一错误检查和纠正码数据进行比对；以及响应于所述错误检查和纠正码数据和所述第一错误检查和纠正码数据相同，确定所述原始数据正确。

在一些实施方式中，方法还包括：响应于所述错误检查和纠正码数据和所述第一错误检查和纠正码数据不同，利用错误检查和纠正码算法对错误的数据进行修改。

在一些实施方式中，所述利用错误检查和纠正码算法对错误的数据进行修改包括：使用内存控制器纠正任何数据中单个位的错误并检测双位错误。

本发明实施例提高了DDR内存实现ECC功能后数据的读写效率，减少了访问DDR内存所需要消耗的时间；由于SRAM的位宽设计非常灵活，因此在存储大位宽实际数据产生的ECC数据时，不会浪费存储资源，其灵活性更高，达到的效果更好；可以减少芯片与DDR内存之间的信号线连接，降低了DDR内存外围电路设计的复杂度。

如图3所示，为本发明提供的上述实现错误检查和纠正码功能的计算机设备的一个实施例的硬件结构示意图。

以如图3所示的装置为例，在该装置中包括一个处理器301以及一个存储器302。

处理器301和存储器302可以通过总线或者其他方式连接，图3中以通过总线连接为例。

存储器302作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本申请实施例中的实现错误检查和纠正码功能的方法对应的程序指令/模块。处理器301通过运行存储在存储器302中的非易失性软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即执行实现错误检查和纠正码功能的方法。

实现错误检查和纠正码功能的方法包括如下步骤：响应于接收到外部总线的指令，判断所述指令的类型是写指令还是读指令；响应于所述指令的类型是写指令，对所述写指令中的写地址进行编码以产生对应的DDR地址和SRAM地址；根据所述DDR地址将所述写指令中的实际数据写入DDR中；以及对所述实际数据进行计算以得到错误检查和纠正码数据，并将所述错误检查和纠正码数据写入所述SRAM地址。

在一些实施方式中，步骤还包括：响应于所述指令的类型是读指令，对所述读指令中的读地址进行编码以产生对应的DDR地址和SRAM地址；从所述DDR地址读取对应的原始数据，并将所述原始数据进行计算得到第一错误检查和纠正码数据；从所述SRAM地址读取错误检查和纠正码数据，并将所述错误检查和纠正码数据和所述第一错误检查和纠正码数据进行比对；以及响应于所述错误检查和纠正码数据和所述第一错误检查和纠正码数据相同，确定所述原始数据正确。

在一些实施方式中，步骤还包括：响应于所述错误检查和纠正码数据和所述第一错误检查和纠正码数据不同，利用错误检查和纠正码算法对错误的数据进行修改。

在一些实施方式中，所述利用错误检查和纠正码算法对错误的数据进行修改包括：使用内存控制器纠正任何数据中单个位的错误并检测双位错误。

存储器302可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据实现错误检查和纠正码功能的方法的使用所创建的数据等。此外，存储器302可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器302可选包括相对于处理器301远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

一个或者多个实现错误检查和纠正码功能的方法对应的计算机指令303存储在存储器302中，当被处理器301执行时，执行上述任意方法实施例中的实现错误检查和纠正码功能的方法。

执行上述实现错误检查和纠正码功能的方法的计算机设备的任何一个实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。

本发明还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时执行实现错误检查和纠正码功能的方法的计算机程序。

如图4所示，为本发明提供的上述实现错误检查和纠正码功能的计算机存储介质的一个实施例的示意图。以如图4所示的计算机存储介质为例，计算机可读存储介质401存储有被处理器执行时执行如上方法的计算机程序402。

最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，实现错误检查和纠正码功能的方法的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。

以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。

应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。

上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。