显示装置

技术领域

本公开涉及一种显示装置，并且更具体地说，涉及一种能够增大亮度的显示装置。

背景技术

作为用于计算机的监视器、电视或蜂窝电话的显示装置，存在作为自发光装置的有机发光显示装置(OLED)和需要单独光源的液晶显示装置(LCD)。

在其上制造这些当中的有机发光显示器的基板由诸如晶体管、存储电容器和布线的微小图案配置，并且有机发光显示装置由晶体管、存储电容器和布线之间的复杂连接驱动。

近来，随着对具有高亮度和高分辨率的有机发光显示装置的需求的增加，对有机发光显示装置中包括的部件之间的有效空间布局和连接结构的需求也在增加。

发明内容

本公开要实现的目的是提供一种显示装置，其中，减少了接触孔的数量以更有效地利用空间。

本公开要实现的另一目的是提供一种显示装置，其增大发光区域的面积以具有高发光特性而不减小存储电容器的面积。

本公开要实现的又一目的在于提供一种显示装置，其通过增大存储电容器的尺寸但不减小发光区域的面积而具有高亮度和高分辨率。

本公开的目的不限于上述目的，并且本领域技术人员根据以下描述可以清楚地理解上面未提及的其它目的。

在本公开的一个方面中，一种根据本公开的示例性实施方式的显示装置包括：基板；第一导电层，该第一导电层位于基板上；缓冲层，该缓冲层位于第一导电层上；第一半导体层，该第一半导体层位于缓冲层上；栅极绝缘层，该栅极绝缘层位于第一半导体层和缓冲层上；以及第二导电层，该第二导电层位于栅极绝缘层上，其中，第二导电层通过缓冲层和栅极绝缘层上的第一接触孔与第一导电层和第一半导体层接触。

根据本公开，减少了接触多个层的接触孔的数量，以减少接触孔占据的空间。

根据本公开，使用通过减小接触孔确保的空间来增大发光区域的面积以确保高亮度。

根据本公开，使用通过减少接触孔确保的空间来增大存储电容器的面积，从而可以提供具有高亮度和高分辨率而不导致残留图像的显示装置。

根据本公开的效果不限于以上例示的内容，并且在本说明书中包括更多各种效果。

示例性实施方式的其它详细事项包括在具体实施方式和附图中。

附图说明

根据下面结合附图的详细描述，将更清楚地理解本公开的以上和其它方面、特征和其它优点，在附图中：

图1例示根据本公开的示例性实施方式的显示装置的平面图；

图2例示根据本公开的示例性实施方式的显示装置的示意性截面图；

图3例示根据本公开的示例性实施方式的显示装置的子像素的电路图；

图4例示根据本公开的示例性实施方式的显示装置的子像素的放大平面图；

图5例示沿着图4的线V-V’截取的截面图；

图6例示沿着图4的线VI-VI’截取的截面图；

图7例示沿着图4的线VII-VII’截取的截面图。

具体实施方式

通过参照下面结合附图详细描述的示例性实施方式，本公开的优点和特性以及实现这些优点和特性的方法将变得清楚。然而，本公开不限于本文公开的示例性实施方式，而是将以各种形式实现。示例性实施方式仅以示例的方式提供，使得本领域的技术人员可完全理解本公开的公开内容和本公开的范围。因此，本公开将仅由所附权利要求的范围来限定。

在用于描述本公开的示例性实施方式的附图中例示的形状、尺寸、比率、角度、数量等仅仅是示例，并且本公开不限于此。在整个说明书中，相同的附图标记通常表示相同的元件。此外，在本公开的以下描述中，可以省略已知相关技术的详细说明以避免不必要地模糊本公开的主题。本文使用的诸如“包括”、“具有”和“由…组成”的用语通常旨在允许添加其它部件，除非这些用语与用语“仅”一起使用。除非另有明确说明，否则对单数的任何引用可以包括复数。

即使没有明确说明，部件也被解释为包括普通误差范围。

当使用诸如“上”、“上方”、“下方”和“下一个…”的术语描述两个部分之间的位置关系时，一个或更多个部分可以位于这两个部分之间，除非这些用语与用语“紧靠”或“直接”一起使用。

在整个说明书中，当一个元件或层设置在另一元件或层“上”时，另一层或另一元件可以直接插入在又一元件上或位于它们之间。

尽管用语“第一”、“第二”等用于描述各种部件，但是这些部件不受这些用语的限制。这些用语仅用于区分一个部件与其它部件。因此，在本公开的技术概念中，下面将提及的第一部件可以是第二部件。

在整个说明书中，相同的附图标记通常表示相同的元件。

为了便于描述，例示了附图中示出的每个部件的尺寸和厚度，并且本公开不限于所示部件的尺寸和厚度。

本公开的各种实施方式的特征可以部分地或完全地彼此附接或组合，并且可以以技术上各种方式互锁和操作，并且实施方式可以彼此独立或相关联地执行。

在下文中，将参照附图详细描述根据本公开的示例性实施方式的显示装置。

图1例示根据本公开的示例性实施方式的显示装置的平面图。图2例示根据本公开的示例性实施方式的显示装置的示意性截面图。为了便于描述，在图1中，在显示装置100的各种部件当中，仅例示了基板110、多个柔性膜160和多个印刷电路板170。

基板110为支撑显示装置100的各种部件的基底构件并且可以由绝缘材料配置。例如，基板110可以由例如聚酰亚胺(PI)的塑料或玻璃形成，但不限于此。

基板110包括显示区域AA和非显示区域NA。

显示区域AA是显示图像的区域。在显示区域AA中，由多个子像素配置的像素单元PU可以被设置为显示图像。例如，像素单元PU由包括发光二极管和驱动电路的多个子像素配置以显示图像。

非显示区域NA是没有显示图像的区域，并且设置有用于驱动设置在显示区域AA中的子像素的各种布线和驱动IC。例如，在非显示区域NA中，可以设置有例如选通驱动器IC和数据驱动器IC的各种驱动IC。

多个柔性膜160设置在基板110的一端。多个柔性膜160电连接到基板110的一端。多个柔性膜160是其中各种部件设置在具有延展性的基膜上以向显示区域AA的多个子像素提供信号的膜。多个柔性膜160的一端设置在基板110的非显示区域NA中，以向显示区域AA的多个子像素提供数据电压。此外，尽管在图1中例示了四个柔性膜160，但是柔性膜160的数量可以根据设计而变化，而不限于此。

此外，诸如选通驱动器IC或数据驱动器IC的驱动IC可以设置在多个柔性膜160上。驱动IC是处理用于显示图像的数据和用于处理数据的驱动信号的部件。根据安装方法，可以通过玻璃上芯片(COG)、膜上芯片(COF)或带载封装(TCP)技术来设置驱动IC。在本说明书中，为了便于描述，描述了通过膜上芯片技术将驱动IC安装在多个柔性膜160上，但不限于此。

印刷电路板170连接到多个柔性膜160。印刷电路板170是向驱动IC提供信号的部件。各种部件可以设置在印刷电路板170中，以向驱动IC提供诸如驱动信号或数据电压的各种驱动信号。此外，即使在图1中例示了两个印刷电路板170，印刷电路板170的数量也可以根据设计而变化，而不限于此。

参照图2，像素单元PU设置在绝缘层IU上。像素单元PU可以设置成与显示区域AA对应。像素单元PU是包括多个子像素以显示图像的部件。像素单元PU的多个子像素是配置显示区域AA和发光二极管的最小单元，并且驱动电路可以设置在多个子像素中的每个子像素中。例如，多个子像素中的每个子像素的发光二极管可以包括有机发光二极管或LED，有机发光二极管包括阳极、有机发光层和阴极，LED包括N型和P型半导体层以及发光层。用于驱动多个子像素的驱动电路可以包括诸如薄膜晶体管或存储电容器的驱动元件，但不限于此。在下文中，为了便于描述，假设多个子像素中的每个子像素的发光二极管是有机发光二极管，但不限于此。

此外，根据从发光二极管发射的光的发射方向，显示装置100可以由顶部发光型或底部发光型配置。

根据顶部发光型，从发光二极管发射的光被发射到其上设置有发光二极管的基板110的上部。在顶部发光型的情况下，可以在阳极下方形成反射层，以允许从发光二极管发射的光行进到基板110的上部(即朝向阴极)。

根据底部发光型，从发光二极管发射的光被发射到其上设置有发光二极管的基板110的下部。在底部发光型的情况下，阳极可以仅由透明导电材料形成，并且阴极可以由具有高反射率的金属材料形成，以允许从发光二极管发射的光行进到基板110的下部。

在下文中，为了便于描述，将通过假设根据本公开的示例性实施方式的显示装置100是底部发光型显示装置来进行描述，但不限于此。

封装层EN设置为覆盖像素单元PU。封装层EN密封像素单元PU的发光二极管。封装层EN可以保护像素单元PU的发光二极管免受湿气、氧气和外部冲击的影响。封装层EN可以由单个无机层形成或者交替地层压多个无机层和多个有机层来形成。例如，无机层可以由诸如氮化硅(SiNx)、氧化硅(SiOx)和氧化铝(AlOx)的无机材料形成，并且有机层可以由环氧树脂或丙烯酸聚合物形成，但是它们不限于此。然而，根据设计可以省略封装层EN。

封装基板ES设置在封装层EN上。封装基板ES与封装层EN一起保护像素单元PU的有机发光二极管。封装基板ES可以保护像素单元PU的发光二极管免受湿气、氧气和外部冲击的影响。例如，封装基板ES可以由具有大约200MPa至900MPa的高模量的材料形成。封装基板ES可以由金属材料形成，该金属材料具有高耐腐蚀性并且容易以箔或薄膜的形式处理，诸如，铝(Al)、镍(Ni)、铬(Cr)以及铁(Fe)和镍的合金材料。因此，在封装基板ES由金属材料形成时，封装基板ES可以被实现为超薄膜且提供对外部冲击及刮擦的强大抵抗性。

粘合层AD可以设置在封装层EN与封装基板ES之间。粘合层AD可以将封装层EN和封装基板ES彼此接合。粘合层AD由具有粘合性的材料形成，并且可以是热固性或天然可固化型粘合剂。例如，粘合层AD可以由光学透明粘合剂(OCA)或压敏粘合剂(PSA)形成，但不限于此。

此外，粘合层AD可设置为包围封装层EN和像素单元PU。也就是说，像素单元PU可以由封装层EN密封。粘合层AD可以与封装层EN和封装基板ES一起保护像素单元PU的发光二极管免受湿气、氧气和外部冲击的影响。在这种情况下，粘合层AD还可以包括吸湿剂。吸湿剂可以是具有吸湿性的颗粒，并且从外部吸收水分和氧气以使水分和氧气到像素单元PU中的渗透最小化。

尽管图中未例示，但是偏振片可以设置在基板110的后表面上。偏振片选择性地透射光以减少入射到基板110上的外部光的反射。具体地，像素单元PU包括应用于半导体元件、布线和有机发光二极管的各种金属材料。因此，入射到基板110上的外部光可以从金属材料反射，使得显示装置100的可见性可能由于外部光的反射而减小。因此，当设置偏振片时，偏振片抑制外部光的反射以增大显示装置100的户外可见度。然而，根据显示装置100的实现方式示例，可以省略偏振片。

在下文中，将参照图3至图7更详细地描述像素单元PU的多个子像素。

图3例示根据本公开的示例性实施方式的显示装置的子像素的电路图。

参照图3，用于驱动多个子像素SP的发光二极管OLED的驱动电路包括第一晶体管TR1、第二晶体管TR2、第三晶体管TR3和存储电容器SC。为了驱动驱动电路，在基板110上设置包括选通线GL、数据线DL、高电位电源线VDD、感测线SL和参考线RL的多条布线。

一个子像素SP的驱动电路中包括的第一晶体管TR1、第二晶体管TR2和第三晶体管TR3中的每一个都包括栅极、源极和漏极。

第一晶体管TR1、第二晶体管TR2和第三晶体管TR3可以是P型薄膜晶体管或N型薄膜晶体管。例如，由于在P型薄膜晶体管中，空穴从源极流向漏极，所以电流从源极流向漏极。由于在N型薄膜晶体管中，电子从源极流向漏极，电流从漏极流向源极。在下文中，将在假设第一晶体管TR1、第二晶体管TR2和第三晶体管TR3是N型薄膜晶体管(其中，电流从漏极流向源极)的情况下进行描述，但是本公开不限于此。

第一晶体管TR1包括第一有源层、第一栅极、第一源极和第一漏极。第一栅极连接至第一节点N1，第一源极连接至发光二极管OLED的阳极，并且第一漏极连接至高电位电源线VDD。当第一节点N1的电压高于阈值电压时，第一晶体管TR1导通，而当第一节点N1的电压低于阈值电压时，第一晶体管TR1截止。当第一晶体管TR1导通时，驱动电流可以借助第一晶体管TR1传送到发光二极管OLED。因此，控制传送至发光二极管OLED的驱动电流的第一晶体管TR1可以被称为驱动晶体管。

第二晶体管TR2包括第二有源层、第二栅极、第二源极和第二漏极。第二栅极连接至选通线GL，第二源极连接至第一节点N1，并且第二漏极连接至数据线DL。第二晶体管TR2可以基于来自选通线GL的选通电压导通或截止。当第二晶体管TR2导通时，来自数据线DL的数据电压可以在第一节点N1中充电。因此，通过选通线GL导通或截止的第二晶体管TR2也可以被称为开关晶体管。

第三晶体管TR3包括第三有源层、第三栅极、第三源极和第三漏极。第三栅极连接感测线SL，第三源极连接至第二节点N2，第三漏极连接至参考线RL。第三晶体管TR3可以基于来自感测线SL的感测电压来接通或截止。当第三晶体管TR3导通时，来自参考线RL的参考电压可以被传送到第二节点N2和存储电容器SC。因此，第三晶体管TR3也可以被称为感测晶体管。

此外，尽管在图3中，例示了选通线GL和感测线SL被实现为一条布线，但是选通线GL和感测线SL也可以被实现为单独的布线，而不限于此。

存储电容器SC连接在第一晶体管TR1的第一栅极与第一源极之间。也就是说，存储电容器SC可以连接在第一节点N1与第二节点N2之间。存储电容器SC在发光二极管OLED发光时保持第一晶体管TR1的第一栅极与第一源极之间的电位差，使得可以向发光二极管OLED提供恒定的驱动电流。存储电容器SC包括多个电容器电极，例如，多个电容器电极中的一个电容器电极连接到第一节点N1，另一个电容器电极连接到第二节点N2。

发光二极管OLED包括阳极、发光层和阴极。发光二极管OLED的阳极连接到第二节点N2，阴极连接到低电位电源线VSS。发光二极管OLED被提供来自第一晶体管TR1的驱动电流以发光。

此外，在图3中，描述了根据本公开的示例性实施方式的显示装置100的子像素SP的驱动电路具有包括三个晶体管TR1、TR2和TR3以及一个存储电容器SC的3T1C结构。然而，晶体管和存储电容器的数量和连接关系可以根据设计以各种方式变化，并且不限于此。

图4例示根据本公开的示例性实施方式的显示装置的子像素的放大平面图。图5例示沿着图4的线V-V’截取的截面图。图6例示沿着图4的线VI-VI’截取的截面图。

图7例示沿着图4的线VII-VII’截取的截面图。图4仅例示了显示装置的多个子像素当中的一个子像素的部分区域。在图4中，为了便于描述，省略了堤部115，并且用粗实线例示了阳极AN的边界。参照图4至图7，根据本公开的示例性实施方式的显示装置100包括基板110、缓冲层111、栅极绝缘层112、钝化层113、平坦化层114、堤部115、第一半导体层SL1、第二半导体层SL2、第一导电层121、第二导电层122、第一晶体管TR1、第二晶体管TR2、第三晶体管TR3、存储电容器SC、发光二极管OLED、选通线GL、感测线SL、数据线DL、参考线RL和高电位电源线VDD。

多个子像素SP可以发射不同颜色的光。例如，多个子像素SP可以包括红色子像素、绿色子像素、蓝色子像素和白色子像素。例如，红色子像素、白色子像素、蓝色子像素和绿色子像素可以沿着行方向顺序地设置。然而，多个子像素SP的设置顺序不限于此。

参照图4，多个子像素SP中的每个子像素包括发光区域EA和电路区域CA。发光区域EA是独立地发射一种颜色光的区域，电路区域CA是其中设置有第一晶体管TR1、第二晶体管TR2、第三晶体管TR3和存储电容器SC的区域。在发光区域EA中，不设置堤部115，并且在电路区域CA中，可以设置堤部115。

参照图4至图7，多条高电位电源线VDD、多条数据线DL、多条参考线RL以及第一导电层121设置在基板110上。

多条高电位电源线VDD、多条数据线DL、多条参考线和第一导电层121设置在基板110的同一层上并且由相同的导电材料形成。例如，多条高电位电源线VDD、多条数据线DL、多条参考线RL和第一导电层121可以由例如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料配置，但不限于此。

多条高电位电源线VDD是将高电位功率信号传送到多个子像素SP中的每个子像素的布线。多条高电位电源线VDD在列方向上在多个子像素SP之间延伸，并且在行方向上彼此邻近的两个子像素SP可以共享多条高电位电源线VDD当中的一条高电位电源线VDD。多条高电位电源线VDD向多个子像素SP中的每个子像素的第一晶体管TR1提供高电位电源电压。

多条数据线DL在列方向上在多个子像素SP之间延伸，以将数据电压传送到多个子像素SP中的每个子像素。多条数据线DL中的每条数据线将数据电压传送到每个子像素SP的第二晶体管TR2。

多条参考线RL在列方向上在多个子像素SP之间延伸，以将参考电压传送到多个子像素SP中的每个子像素。形成一个像素的多个子像素SP可以共享一条参考线RL。因此，一条参考线RL将参考电压传送到多个子像素SP中的每个子像素的第三晶体管TR2。

第一导电层121设置为与多个晶体管TR1、TR2和TR3当中的至少第一晶体管TR1的第一有源层ACT1交叠，以阻挡入射到第一有源层ACT1上的光。如果光照射到第一有源层121上，则产生漏电流，使得作为驱动晶体管的第一晶体管TR1的可靠性可能降低。此时，当由不透明导电材料配置的第一导电层121设置为与第一有源层ACT1交叠时，从基板110的下部入射到第一有源层ACT1上的光被阻挡，使得可以提高第一晶体管TR1的可靠性。然而，不限于此，并且第一导电层121可以设置为与第二晶体管TR2的第二有源层ACT2和第三晶体管TR3的第三有源层ACT3交叠。此外，第一导电层121可以用作存储电容器SC的一个电容器电极。下面将更详细地描述存储电容器SC。

缓冲层111设置在多条高电位电源线VDD、多条数据线DL、多条参考线RL和第一导电层121上。缓冲层111可以减少湿气或杂质通过基板110的渗透。例如，缓冲层111可以由氧化硅SiOx或氮化硅SiNx的单层或双层配置，但不限于此。此外，根据基板110的类型或晶体管的类型可以省略缓冲层111，但不限于此。

彼此间隔开的第一半导体层SL1和第二半导体层SL2设置在多个子像素SP中的每个子像素中的缓冲层111上。第一半导体层SL1和第二半导体层SL2可以由氧化物半导体形成。例如，第一半导体层SL1和第二半导体层SL2可以由诸如氧化铟镓锌(IGZO)、氧化铟镓(IGO)或氧化铟锡锌(ITZO)的氧化物半导体形成。

第一半导体层SL1和第二半导体层SL2可以包括半导体区域和导电区域。第一半导体层SL1和第二半导体层SL2的一部分配置第一晶体管TR1的第一有源层ACT1、第二晶体管TR2的第二有源层ACT2和第三晶体管TR3的第三有源层ACT3，并且对应区域可以是半导体区域。第一半导体层SL1和第二半导体层SL2的另一部分可以用作电极或布线，使得其可以是导电区域。其中第一半导体层SL1和第二半导体层SL2的氧化物半导体变为导电的区域可以用作电极或布线。导电区域可以通过对氧化物半导体执行等离子体处理来形成，但不限于此。尽管在附图中未例示，但是在第一半导体层SL1和第二半导体层SL2的导电区域中可以设置导电图案。导电图案可以设置在第一半导体层SL1和第二半导体层SL2的上表面或下表面上。导电图案设置在第一半导体层SL1和第二半导体层SL2上以促进与另一部件的电连接。导电图案可以包括诸如铝(Al)、金(Au)、银(Ag)、铜(Cu)、钨(W)、钼(Mo)、铬(Cr)、钽(Ta)、钛(Ti)或其合金的金属中的任一种。例如，导电图案可以为钼(Mo)与钛(Ti)的合金，但不限于此。

在多个子像素SP的每个子像素中，第一晶体管TR1、第二晶体管TR2、第三晶体管TR3和存储电容器SC设置在缓冲层111上。

首先，第一晶体管TR1包括第一有源层ACT1、第一栅极GE1、第一源极SE1和第一漏极DE1。

第一有源层ACT1设置在缓冲层111上。第一有源层ACT1可以包括第一半导体层SL1的半导体区域和导电区域。也就是说，作为第一半导体层SL1的与第一栅极GE1交叠的区域的沟道区域由不变得导电的氧化物半导体形成。不与第一栅极GE1交叠的源极区域和漏极区域可以是其中氧化物半导体变得导电的区域，但不限于此。

第一半导体层SL1的、第一有源层ACT1延伸到的部分可以用作第一源极SE1和第一漏极DE1。也就是说，第一半导体层SL1的位于高电位电源线VDD与第一有源层ACT1之间的部分用作第一漏极DE1。第一半导体层SL1的位于第一有源层ACT1与第三晶体管TR3的第三源极SE3之间的部分可以用作第一源极SE1。此时，第一源极SE1和第一漏极DE1可以是第一半导体层SL1的导电区域。也就是说，第一源极SE1和第一漏极DE1可以是氧化物半导体变得导电的区域。

栅极绝缘层112设置在第一有源层ACT1、第一源极SE1和第一漏极DE1上。栅极绝缘层112是用于使第一栅极GE1与第一有源层ACT1电绝缘的层，并且可以由绝缘材料形成。例如，栅极绝缘层112可以由氧化硅SiOx或氮化硅SiNx的单层或双层配置，但不限于此。

第一栅极GE1设置在栅极绝缘层112上以与第一有源层ACT1交叠。第一栅极GE1可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料配置，但不限于此。

第一漏极DE1电连接至高电位电源线VDD。此时，还可以设置辅助高电位电源线以将第一漏极DE1与高电位电源线VDD电连接。辅助高电位电源线的一端电连接到高电位电源线VDD，另一端电连接到多个子像素SP中的每个子像素的第一漏极DE1。

第二晶体管TR2包括第二有源层ACT2、第二栅极GE2、第二源极SE2和第二漏极DE2。

第二有源层ACT2设置在缓冲层111上。第二有源层ACT2可以包括第二半导体层SL2的半导体区域和导电区域。也就是说，作为第二半导体层SL2的与第二栅极GE2交叠的区域的沟道区域由不变得导电的氧化物半导体形成。不与第二栅极GE2交叠的源极区域和漏极区域可以是其中氧化物半导体变得导电的区域，但不限于此。

第二半导体层SL2的、第二有源层ACT2延伸到的部分可以用作第二源极SE2和第二漏极DE2。也就是说，第二半导体层SL2的位于数据线DL与第二有源层ACT2之间的部分用作第二漏极DE2。第二半导体层SL2的位于第二有源层ACT2与第一晶体管TR1的栅极之间的部分用作第二源极SE2。此时，第二源极SE2和第二漏极DE2可以是第二半导体层SL2的导电区域。也就是说，第二源极SE2和第二漏极DE2可以是其中氧化物半导体变得导电的区域。

第二源极SE2电连接到第一晶体管TR1的第一栅极GE1。第一栅极GE1可以通过形成在栅极绝缘层112中的接触孔电连接到第二源极SE2。因此，第一晶体管TR1可以通过来自第二晶体管TR2的信号导通或截止。

栅极绝缘层112设置在第二有源层ACT2、第二源极SE2和第二漏极DE2上，并且第二栅极GE2设置在栅极绝缘层112上。

第二栅极GE2设置在栅极绝缘层112上以与第二有源层ACT2交叠。第二栅极GE2可以与用作一条布线的选通线GL和感测线SL一体地形成，并且第二晶体管TR2可以基于传送到第二栅极GE2的栅极电压而导通或截止。第二栅极GE2可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料配置，但不限于此。

选通线GL和感测线SL是将栅极电压传送到多个子像素SP中的每个子像素并且与多个子像素SP的电路区域交叉以在行方向上延伸的布线。例如，选通线GL和感测线SL在行方向上延伸以与在列方向上延伸的多条高电位电源线VDD、多条数据线DL和参考线RL相交。

第三晶体管TR3包括第三有源层ACT3、第三栅极GE3、第三源极SE3和第三漏极DE3。

第三有源层ACT3设置在缓冲层111上。第三有源层ACT3可以包括第一半导体层SL1的半导体区域和导电区域。也就是说，作为第一半导体层SL1的与第三栅极GE3交叠的区域的沟道区域由不变得导电的氧化物半导体形成。不与第三栅极GE3交叠的源极区域和漏极区域可以是其中氧化物半导体变得导电的区域，但不限于此。

第一半导体层SL1的、第三有源层ACT3延伸到的部分可以用作第三源极SE3和第三漏极DE3。也就是说，第一半导体层SL1的位于从参考线RL延伸的辅助参考线RLa与第三有源层ACT3之间的部分用作第三漏极DE3。第一半导体层SL1的位于第三有源层ACT3与第一晶体管TR1的第一源极SE1之间的部分可以用作第三源极SE3。此时，第三源极SE3和第三漏极DE3可以是第一半导体层SL1的导电区域。也就是说，第三源极SE3和第三漏极DE3可以是其中氧化物半导体变得导电的区域。

因此，第一晶体管TR1的第一有源层ACT1和第三晶体管TR3的第三有源层ACT3可以彼此连接。具体地，第一半导体层SL1可以配置第一有源层ACT1和第三有源层ACT3，使得第一有源层ACT1和第三有源层ACT3可以配置为单层。因此，第一有源层ACT1和第三有源层ACT3是第一半导体层SL1的不变得导电的区域。因此，第一有源层ACT1和第三有源层ACT3可以通过设置在第一半导体层SL1的第一有源层ACT1与第三有源层ACT3之间的导电区域连接。

栅极绝缘层112设置在第三有源层ACT3、第三源极SE3和第三漏极DE3上，并且第三栅极GE3设置在栅极绝缘层112上。

第三栅极GE3设置在栅极绝缘层112上以与第三有源层ACT3交叠。第三栅极GE3可以与选通线GL和感测线SL一体地形成，并且第三晶体管TR3可以基于传送到第三晶体管TR3的感测电压而导通或截止。第三栅极GE3可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料配置，但不限于此。

感测线SL将感测电压传送至多个子像素SP中的每个子像素，并在行方向上在多个子像素SP之间延伸。例如，感测线SL在行方向上的多个子像素SP之间的边界处延伸，以与在列方向上延伸的多条高电位电源线VDD、多条数据线DL和多条参考线RL相交。

第二导电层122设置在栅极绝缘层112上。第二导电层122设置在与第一栅极GE1、第二栅极GE2和第三栅极GE3相同的层上，以由相同的导电材料形成。第二导电层122可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金的导电材料配置，但不限于此。

参照图4至图7，存储电容器SC设置在多个子像素SP的电路区域CA中。存储电容器SC可以存储第一晶体管TR1的第一栅极GE1与第一源极SE1之间的电压，以允许发光二极管OLED在一帧内连续地保持恒定状态。存储电容器SC包括第一电容器电极、第二电容器电极和第三电容器电极。

首先，在多个子像素SP的每个子像素中，第一电容器电极设置于基板110与缓冲层111之间。第一电容器电极可以与第一导电层121一体地形成。作为第一导电层121的第一电容器电极可以通过第一接触孔CH1电连接到第一半导体层SL1和第二导电层122。第一电容器电极与第一源极SE1和第三源极SE3一体形成，以用作第一源极SE1和第三源极SE3。

缓冲层111设置在第一电容器电极上，并且第二电容器电极设置在缓冲层111上，以便与作为第一电容器电极的第一导电层121和作为第三电容器电极的第二导电层122交叠。第二电容器电极可以与第二半导体层SL2一体地形成。也就是说，第二电容器电极可以通过使第二半导体层SL2的一部分导电而一体地形成。因此，第二半导体层SL2的未变为导电的部分用作第二有源层ACT2，并且变为导电的部分用作第二源极SE2和第二电容器电极以与第一导电层SL1和第二导电层122交叠。第一栅极GE1通过形成在栅极绝缘层112中的接触孔电连接到第二电容器电极。因此，第二电容器电极与第二源极SE2一体形成以电连接到第二源极SE2和第一栅极GE1。

栅极绝缘层112设置在第二电容器电极上，并且第三电容器电极设置在栅极绝缘层112上。第三电容器电极可以被设置为与第一电容器电极和第二电容器电极交叠。第三电容器电极与第二导电层122一体形成，并且通过第一接触孔CH1电连接到第一源极SE1和第三源极SE3。

总之，存储电容器SC的第一电容器电极与第一导电层121一体地形成，并且可以通过第一接触孔CH1电连接到第一半导体层SL1和第二导电层122。第二电容器电极与第二半导体层SL2一体形成以电连接到第二源极SE2和第一栅极GE1。第三电容器电极与第二导电层122一体地形成，并且可以通过第一接触孔CH1电连接到第一半导体层SL1和第一导电层122。因此，与其间的缓冲层111交叠的第一电容器电极和第二电容器电极配置一个电容器，并且与其间的栅极绝缘层112交叠的第二电容器电极和第三电容器电极配置另一电容器。连接上述两个电容器以配置存储电容器SC。存储电容器SC保持第一晶体管TR1的第一栅极GE1和第一源极SE1的电压，同时发光二极管OLED发光以将发光二极管OLED保持在恒定状态。

钝化层113设置在第一晶体管TR1、第二晶体管TR2、第三晶体管TR3和存储电容器SC上。钝化层113是用于保护钝化层113下方的部件的绝缘层。例如，钝化层113可以由氧化硅SiOx或氮化硅SiNx的单层或双层配置，但不限于此。此外，根据示例性实施方式，可以省略钝化层113。

多个滤色器可以设置在钝化层113上的多个子像素SP中的每个子像素的发光区域中。如上所述，根据本公开的示例性实施方式的显示装置100是底部发光型，其中，从发光二极管OLED发射的光被引导到发光二极管OLED的下部和基板110。因此，多个滤色器可以设置在发光二极管OLED下方。从发光二极管OLED发射的光穿过多个滤色器CF并且被实现为各种颜色的光。

平坦化层114设置在钝化层113上。平坦化层114是使其上设置有第一晶体管TR1、第二晶体管TR2、第三晶体管TR3和存储电容器SC的基板110的上部平坦化的绝缘层。平坦化层114可以由有机材料形成，并且例如可以由单层或双层聚酰亚胺或光丙烯酰基配置，但不限于此。

发光二极管OLED设置在多个子像素SP的每个子像素中。发光二极管OLED设置在多个子像素SP中的每个子像素中的平坦化层114上。发光二极管OLED包括阳极AN、发光层EL和阴极CA。

阳极AN设置在发光区域EA中的平坦化层114上。阳极AN向发光层EL提供空穴，使得阳极可以由具有高功函数的导电材料形成。例如，阳极AN可以由诸如氧化铟锡(ITO)和氧化铟锌(IZO)的透明导电材料形成，但不限于此。

在发光区域EA和电路区域CA中，发光层163设置在阳极AN上。发光层EL可以形成为多个子像素SP上方的一层。也就是说，多个子像素SP的发光层EL彼此连接以一体成型。发光层EL可以由一个发光层配置，或者可以具有其中层压发射不同颜色光的多个发光层的结构。发光层EL还可以包括诸如空穴注入层、空穴传输层、电子传输层和电子注入层的有机层。

在发光区域EA和电路区域CA中，阴极CA设置在发光层EL上。阴极CA向发光层EL提供电子，使得阴极可以由具有低功函数的导电材料形成。阴极CA可以形成为多个子像素SP上方的一层。也就是说，多个子像素SP的阴极CA连接成一体形成。此外，发光二极管OLED的阴极CA电连接至低电位电源线VSS以被供应低电位电源电压。

堤部115设置于阳极AN与发光层EL之间。堤部115设置成与显示区域AA交叠并覆盖阳极AN的边缘。堤部115设置在彼此邻近的子像素SP之间的边界处，以减少从多个子像素SP中的每个子像素的发光二极管OLED发射的光的混合。堤部115可以由诸如聚酰亚胺、丙烯酰基或苯并环丁烯(BCB)树脂的绝缘材料形成，但不限于此。

参照图4至图6，第二导电层122通过设置在缓冲层111和栅极绝缘层112上的第一接触孔CH1与第一导电层121和第一半导体层SL1接触。也就是说，第一接触孔CH1暴露出第一导电层121的上表面以及第一半导体层SL1的上表面和侧表面。第二导电层122与第一导电层121的上表面以及第一半导体层SL2的上表面和侧表面接触，使得第二导电层122与第一导电层121和第一半导体层SL1接触。此时，第一接触孔CH暴露出的第一半导体层SL1的区域可以是导电区域。

其中第一导电层121、第一半导体层SL1和第二导电层122彼此接触的部分可以用作第一晶体管TR1的第一源极SE1和第三晶体管TR3的第三源极SE3。也就是说，第一接触孔CH1所在的部分是第一半导体层SL1变得导电的区域和第一源极SE1和第三源极SE3连接的部分。因此，其中第一导电层121、第一半导体层SL1和第二导电层122彼此接触的第一接触孔CH1的部分与图3所示的电路中的第二节点对应，并且用作第一晶体管TR1的第一源极SE1和第三晶体管TR3的第三源极SE3。

在具有如图3所示的像素电路的显示装置中，驱动晶体管的源极和感测晶体管的源极是一个节点。也就是说，驱动晶体管的源极和感测晶体管的源极需要彼此电连接。然而，在现有技术的显示装置中，执行不同功能的金属层被设置在驱动晶体管的源极与感测晶体管的源极之间的空间中。因此，驱动晶体管的源极和感测晶体管的源极不直接连接，而是借助设置在中间的另一导电部件通过两个接触孔电连接。如上所述，当接触孔的数量增加时，需要考虑用于形成接触孔的制造工艺裕度，使得电路区域的宽度增大。也就是说，增大电路区域的尺寸以便抑制在形成接触孔的工艺中执行不同功能的邻近导电部件彼此连接的短路现象。如上所述，当电路区域的尺寸增大时，发光区域的尺寸减小，使得亮度减小。此外，为了抑制电路区域的尺寸的增大，考虑减小存储电容器的尺寸。然而，如果存储电容器的尺寸减小，则存储电容器的电容减小，使得显示装置的性能可能存在问题。

因此，在根据本公开的示例性实施方式的显示装置100中，第一晶体管TR1的第一有源层ACT1和第三晶体管TR3的第三有源层ACT3可以彼此连接。具体地，第一半导体层SL1可以配置第一有源层ACT1和第三有源层ACT3，使得第一有源层ACT1和第三有源层ACT3可以配置为单层。因此，第一有源层ACT1和第三有源层ACT3是第一半导体层SL1的不变得导电的区域。因此，第一有源层ACT1和第三有源层ACT3可以通过设置在第一半导体层SL1的第一有源层ACT1与第三有源层ACT3之间的导电区域连接。此外，在根据本公开的示例性实施方式的显示装置100中，第二导电层122通过设置在缓冲层111和栅极绝缘层112上的一个第一接触孔CH1与第一导电层121和第一半导体层SL1接触。也就是说，与第一晶体管TR1的第一有源层ACT1和第三晶体管TR3的第三有源层ACT3一起，用作存储电容器SC的电容器电极的第一导电层121和第二导电层122可以通过一个第一接触孔CH1彼此电连接。因此，在根据本公开的示例性实施方式的显示装置100中，第一晶体管TR1的第一有源层ACT1、第三晶体管TR3的第三有源层ACT3、第一导电层121和第二导电层122通过一个第一接触孔CH1电连接。因此，可以减小接触孔占据的面积。因此，在不减小存储电容器SC的面积的情况下减小了电路区域CA的面积，并且因此增大了发光区域EA的面积，使得可以提高显示装置的亮度。此外，当发光区域EA的面积保持不增大时，存储电容器SC的面积可以随着接触孔占据的面积的减小而增大。因此，增大了存储电容器SC的电容值，从而解决了残留图像问题，并且可以提供具有高亮度与高分辨率的显示装置100。

本公开的示例性实施方式也可以描述如下：

根据本公开的一个方面，提供了一种显示装置。该显示装置包括：基板；第一导电层，该第一导电层位于基板上；缓冲层，该缓冲层位于第一导电层上；第一半导体层，该第一半导体层位于缓冲层上；栅极绝缘层，该栅极绝缘层位于第一半导体层和缓冲层上；以及第二导电层，该第二导电层位于栅极绝缘层上，其中，第二导电层通过缓冲层和栅极绝缘层上的第一接触孔与第一导电层和第一半导体层接触。

第一接触孔可以暴露第一导电层的上表面以及第一半导体层的上表面和侧表面，并且第二导电层可以与第一导电层的上表面以及第一半导体层的上表面和侧表面接触。

第一半导体层可以由氧化物半导体形成，并且第一半导体层的由第一接触孔暴露的区域可以是导电区域。显示装置还可以包括：驱动晶体管、开关晶体管、感测晶体管和存储电容器，该驱动晶体管、开关晶体管、感测晶体管和存储电容器设置在基板上；以及发光二极管，该发光二极管电连接到驱动晶体管，其中，与第一导电层、第一半导体层和第二导电层接触的部分用作驱动晶体管的源极和感测晶体管的源极。

显示装置还可以包括第二半导体层，该第二半导体层可以位于与第一半导体层相同的层上，与第一半导体层间隔开，并且与第一导电层和第二导电层交叠。

存储电容器可以包括第一导电层、第二导电层和第二半导体层作为电容器电极。

第二半导体层可以由氧化物半导体形成，并且第二半导体层的与第一导电层和第二导电层交叠的区域可以是导电区域。

第二半导体层可以配置开关晶体管的有源层。

驱动晶体管的有源层和感测晶体管的有源层可以彼此连接。

第一半导体层可以配置驱动晶体管的有源层和感测晶体管的有源层。

驱动晶体管的有源层和感测晶体管的有源层可以由单层配置。

虽然已经参照附图详细描述了本公开的示例性实施方式，但是本公开不限于此，并且可以在不脱离本公开的技术概念的情况下以许多不同的形式实施。因此，提供本公开的示例性实施方式仅用于例示目的，而不旨在限制本公开的技术概念。本公开的技术概念的范围不限于此。因此，应当理解，上述示例性实施方式在所有方面都是例示性的，并且不限制本公开。本公开的保护范围应基于所附权利要求来解释，并且其等效范围中的所有技术概念应被解释为落入本公开的范围内。

相关申请的交叉引用

本申请要求于2021年12月30日在韩国知识产权局提交的韩国专利申请No.10-2021-0192151的优先权，其公开内容通过引用并入本文。