半导体结构及其制备方法

技术领域

本申请涉及半导体领域，特别是涉及一种半导体结构及其制备方法。

背景技术

在传统半导体制造工艺中，通常需要晶圆上布置半导体器件阵列，并在相邻半导体器件之间设置切割道。这样在完成半导体器件的工艺制程后，可以沿切割道对晶圆进行切割，以获得单个半导体器件。

然而，在沿切割道对晶圆进行切割时，会不可避免地产生应力冲击，容易在切割道边缘产生裂缝、缺口等不良缺陷。并且，随着半导体器件的使用，此类缺陷还容易进一步地延伸至半导体器件内，对半导体器件造成严重破坏。

因此，如何对半导体结构及其制备方法进行改进，以减少切割应力的不利影响，是亟需解决的问题。

发明内容

基于此，有必要针对上述技术问题，提供一种半导体结构及其制备方法，可以减少切割应力的不利影响，从而提高半导体器件的性能稳定性。

一方面，本申请实施例提供了一种半导体结构，包括：衬底、第一密封结构、第二密封结构、第一保护层以及第二保护层。衬底具有器件区、切割区以及位于器件区和切割区之间的过渡区。第一密封结构和第二密封结构分别位于过渡区，且第二密封结构位于第一密封结构远离器件区的一侧。第一保护层覆盖第一密封结构和第二密封结构。第二保护层覆盖第一保护层。其中，第一密封结构和第二密封结构均包括：沿背离衬底方向交替层叠的多个金属层和多个支撑层。第二密封结构中金属层的堆叠层数小于第一密封结构中金属层的堆叠层数。第二密封结构上的第二保护层具有应力释放缺口。

本申请实施例中，于器件区和切割区之间的过渡区中沿背离衬底方向交替层叠的多个金属层和多个支撑层以分别构成第一密封结构和第二密封结构，并于该两个密封结构上设置层叠的第一保护层和第二保护层。其中，从切割区至器件区方向依次为第二密封结构和第一密封结构。第二保护层在与第二密封结构上方相对应的区域中设置有应力释放缺口。基于此，当半导体结构受到来自切割区的切割应力时，此应力会先传播至第二密封结构及应力释放缺口位置。由于缺口效应的存在，大部分的冲击应力会被集中至开口的根部并通过应力释放缺口被释放或者被位于缺口下方的第二密封结构所阻挡。而残留的小部分应力继续传播至第一密封结构时，则可以被第一密封结构有效阻挡。如此，冲击应力被大大降低直至消除，进而可以有效避免位于器件区中的半导体器件被损坏。

并且，本申请实施例中，第二密封结构中的金属层数量少于第一密封结构中的金属层数量，有利于在形成覆盖第一密封结构和第二密封结构的第一保护层及覆盖第一保护层的第二保护层时，通过调整第一保护层和/或第二保护层位于第一密封结构和第二密封结构对应区域的材料厚度，例如使得第二密封结构上方的第一保护层和/或第二保护层的厚度大于第一密封结构上方的厚度。如此，将应力释放缺口对应地设置于第二密封结构之上的第二保护层中，有利于使得应力释放缺口的底部与第二密封结构中最顶层金属层之间可以具备较大的间隔。从而在应力释放缺口的制备过程中以及后续其他工艺步骤（例如刻蚀或者清洗）中，可以避免应力释放缺口的底部因意外而被打开并暴露出下方第二密封结构中的金属层。进而可以避免外部水汽、杂质或游离电荷等通过应力释放缺口进入器件区，以保证及提升器件区中半导体器件的性能稳定性。

在一些实施例中，应力释放缺口的深度小于第二保护层的厚度。

本申请实施例中，设置应力释放缺口的深度小于第二保护层的厚度，使得应力释放缺口的底部与第二密封结构中最顶层金属层之间被部分第二保护层以及完整的第一保护层所隔离，确保了应力释放缺口的底部与位于其下方的第二密封结构中最顶层金属层之间可以具备较大的间隔，降低了该金属层被意外暴露的风险。

在一些实施例中，支撑层包括：介质层和连接结构。介质层位于相邻金属层之间且具有至少一个连接通孔和/或连接沟槽。连接结构设置于连接通孔和/或连接沟槽内并与介质层相邻的金属层相连接。其中，各支撑层中连接通孔的径向尺寸相同。

本申请实施例中，通过在介质层中设置连接结构以连接相邻的金属层，有利于使得各金属层通过对应的连接结构相连而构成一整体结构，从而提高第一密封结构及第二密封结构的机械强度。并且，在支撑层包括连接通孔的一些实施例中，各支撑层中连接通孔的径向尺寸相同，可以使得形成于连接通孔中的各连接结构具备一致的径向尺寸，从而确保各连接结构与对应金属层的接触面积相同。如此，径向尺寸一致的各连接结构可以均匀承受来自切割时对应金属层所传输的应力，以提高第一密封结构及第二密封结构的受力稳定性。从而可以避免出现因各连接结构径向尺寸不一致而导致部分径向尺寸较小的连接结构处应力集中，致使对应第二密封结构及第一密封结构断裂的问题。在支撑层包括连接沟槽的一些实施例中，连接结构匹配连接沟槽的形状，例如可以为长条状或者环状，以利于确保连接结构可以与对应的金属层之间具有较大的接触面积，从而可以提供针对切割应力更佳的防护效果。

在一些实施例中，过渡区的衬底还具有掺杂区。所述半导体结构还包括：绝缘层和接触插塞。其中，绝缘层设置于掺杂区和第一密封结构之间，以及掺杂区和第二密封结构之间。绝缘层具有多个接触通孔。接触插塞设置于接触通孔内并与绝缘层相邻的掺杂区和金属层相连接。

本申请实施例中，衬底中设置有掺杂区，在掺杂区和第一密封结构及掺杂区和第二密封结构之间可以对应设置接触通孔，以将第一密封结构中的金属层以及第二密封结构中的金属层分别与掺杂区相连接。基于此，第一密封结构以及第二密封结构可以与掺杂区保持等电位，以阻挡外部环境以及介质层中的游离电荷进入器件区中，并对半导体器件的性能造成不利影响。

在一些实施例中，支撑层包括连接通孔，接触通孔的径向尺寸与支撑层中连接通孔的径向尺寸相同。

本申请实施例中，设置接触通孔的径向尺寸与支撑层中连接通孔的径向尺寸相同。如此，接触通孔和连接通孔可以基于相同的掩膜版制备获得。有利于简化工艺步骤，降低制造成本。

在一些实施例中，半导体结构还包括静电防护层。静电防护层位于第一保护层和第二保护层之间，且贯穿第一保护层与第一密封结构中对应的金属层相连接。

本申请实施例中，设置静电防护层与第一密封结构电连接。如此，可以使得第一密封结构与静电防护层共同作为静电防护结构，为器件区提供良好的静电防护功能。

另一方面，本申请实施例提供了一种半导体结构的制备方法，用于制备前述一些实施例中所述的半导体结构。前述一些实施例中所述的半导体结构所具备的技术优势，该制备方法也均具备，此处不再详述。该制备方法包括如下步骤。

提供衬底，衬底具有器件区、切割区以及位于器件区和切割区之间的过渡区。

于过渡区的衬底上分别形成第一密封结构和第二密封结构，第二密封结构位于第一密封结构远离器件区的一侧。第一密封结构和第二密封结构均包括：沿背离衬底方向交替层叠的多个金属层和多个支撑层。第二密封结构中金属层的堆叠层数小于第一密封结构中金属层的堆叠层数。

形成覆盖第一密封结构和第二密封结构的第一保护层。

形成覆盖第一保护层的第二保护层，并在第二密封结构上的第二保护层中形成应力释放缺口。

在一些实施例中，所述于过渡区的衬底上分别形成第一密封结构和第二密封结构，包括如下步骤。

于过渡区的衬底上形成金属材料层，并图案化金属材料层，形成第一密封结构中的第一层金属层和第二密封结构中的第一层金属层。

形成覆盖金属层的介质层，并于介质层中形成至少一个连接通孔和/或连接沟槽。

形成填充连接通孔和/或连接沟槽且覆盖介质层的金属材料层，并图案化覆盖介质层的金属材料层，形成位于连接通孔和/或连接沟槽内的连接结构，以及第一密封结构中的第二层金属层和第二密封结构中的第二层金属层。介质层和形成于介质层中的连接结构共同构成支撑层。

根据第一密封结构和第二密封结构中金属层及支撑层的堆叠层数，重复形成覆盖金属层的介质层，并于介质层中形成至少一个连接通孔和/或连接沟槽的步骤，以及形成填充连接通孔和/或连接沟槽且覆盖介质层的金属材料层，并图案化覆盖介质层的金属材料层的步骤，以分别获得第一密封结构和第二密封结构。

本申请实施例中，通过对同一金属材料层的图案化，同步形成连接结构以及对应的金属层。使得连接结构与对应的金属层形成一体结构，从而可以确保由金属层、连接结构以及支撑层所构成的密封结构可以具备较大的机械强度。进而能够获得对冲击应力更佳的阻挡效果。

在一些实施例中，衬底还具有掺杂区。形成第一密封结构和第二密封结构之前，所述制备方法还包括如下步骤。

于掺杂区的衬底上形成绝缘层，并于绝缘层中形成多个接触通孔。

于接触通孔中形成接触插塞。

其中，第一密封结构和第二密封结构分别形成于绝缘层上。第一密封结构和第二密封结构中的第一层金属层通过接触插塞与掺杂区相连接。

在一些实施例中，形成第一保护层之后，形成第二保护层之前，所述制备方法还包括如下步骤。

于第一保护层中形成连接开口，连接开口暴露出第一密封结构中顶层金属层的部分。

形成填充连接开口并覆盖第一保护层部分表面的静电防护层。

其中，第二保护层覆盖静电防护层及第一保护层未被静电防护层覆盖的部分。

本申请实施例中，提供一种半导体结构及其制备方法，实现对半导体结构的设计改进。意想不到的效果是：当半导体结构受到来自切割区的切割应力时，此应力会依次先传递至靠近外侧的第二密封结构及应力释放缺口；继而传递至靠近内侧的第一密封结构。借助于缺口效应以及第二密封结构和第一密封结构提供的阻挡作用，使得应力被大大降低直至消除，从而有效避免了位于器件区中的半导体器件被损坏。并且，本申请实施例通过对金属层的数量及第一保护层和第二保护层位于不同区域的厚度进行控制，以利于将应力释放缺口对应设置于第二密封结构之上的第二保护层中，并确保应力释放缺口的底部与第二密封结构中最顶层金属层之间可以具备较大的间隔，从而可以在制备过程中有效避免应力释放缺口的底部因意外而被打开并暴露出下方的金属层；进而可以避免外部水汽、杂质或游离电荷等通过应力释放缺口进入器件区，以保证及提升器件区中半导体器件的性能稳定性。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一些实施例中提供的一种半导体结构的结构示意图；

图2为图1所示结构一种沿A-A方向的剖面示意图；

图3为图2所示结构一种沿B-B方向的剖面示意图；

图4为一些实施例中提供的另一种半导体结构的结构示意图；

图5为一些实施例中提供的半导体结构的制备方法的流程示意图；

图6为一些实施例中提供的一种步骤S200的流程示意图；

图7为一些实施例中提供的另一种半导体结构的制备方法的流程示意图；

图8为一些实施例中提供的又一种半导体结构的制备方法的流程示意图；

图9为一些实施例中提供的一种形成掺杂区后所得结构的结构示意图；

图10为一些实施例中提供的一种形成接触通孔后所得结构的结构示意图；

图11为一些实施例中提供的一种形成接触插塞后所得结构的结构示意图；

图12为一些实施例中提供的一种形成金属材料层后所得结构的结构示意图；

图13为一些实施例中提供的一种形成第一层金属层后所得结构的结构示意图；

图14为一些实施例中提供的一种形成连接通孔和/或连接沟槽后所得结构的结构示意图；

图15为图14所示结构一种沿C-C方向的剖面示意图；

图16为一些实施例中提供的另一种形成金属材料层后所得结构的结构示意图；

图17为一些实施例中提供的一种形成第二层金属层以及支撑层后所得结构的结构示意图；

图18为一些实施例中提供的一种形成第一密封结构和第二密封结构后所得结构的结构示意图；

图19为一些实施例中提供的一种形成第一保护层以及连接开口后所得结构的结构示意图；

图20为一些实施例中提供的一种形成静电防护层后所得结构的结构示意图；

图21为一些实施例中提供的一种形成第二保护层以及应力释放缺口后所得结构的结构示意图。

附图标记说明：

1-衬底，11-掺杂区；

2-密封结构，21-第一密封结构，22-第二密封结构，23'-金属材料层，23-金属层，24-支撑层，241-介质层，242-连接结构；

3-第一保护层，4-第二保护层，5-绝缘层，6-接触插塞，7-静电防护层，8-重布线层；

G1-应力释放缺口，G2-连接开口，G3-焊盘开口，H1-连接通孔，H2-接触通孔，TR1-连接沟槽；

A1-器件区，A2-过渡区，A3-切割区。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

需要说明的是，当一个元件被认为是“连接”另一个元件时，它可以是直接连接到另一个元件，或者通过居中元件连接另一个元件。此外，以下实施例中的“连接”，如果被连接的对象之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。

在传统半导体制造工艺中，通常需要晶圆上布置半导体器件阵列，并在相邻半导体器件之间设置切割道。这样在完成半导体器件的工艺制程后，可以沿切割道对晶圆进行切割，以获得单个半导体器件。

然而，在沿切割道对晶圆进行切割时，会不可避免地产生应力冲击，容易在切割道边缘产生裂缝、缺口等不良缺陷。并且，随着半导体器件的使用，此类缺陷还容易进一步地延伸至半导体器件内。外界的水汽、杂质颗粒以及游离电荷等会通过裂缝进入到半导体器件中，对半导体器件造成腐蚀、断路、短路等严重破坏。

基于此，有必要针对上述技术问题，提供一种半导体结构及其制备方法，可以减少切割应力的不利影响，从而提高半导体器件的性能稳定性。

请参阅图1和图2，在一些实施例中，提供了一种半导体结构。该半导体结构包括：衬底1、第一密封结构21、第二密封结构22、第一保护层3以及第二保护层4。衬底1具有器件区A1、切割区A3以及位于器件区A1和切割区A3之间的过渡区A2。第一密封结构21和第二密封结构22分别位于过渡区A2，且第二密封结构22位于第一密封结构21远离器件区A1的一侧。第一保护层3覆盖第一密封结构21和第二密封结构22。第二保护层4覆盖第一保护层3。其中，第一密封结构21和第二密封结构22均包括沿背离衬底1方向交替层叠的多个金属层23和多个支撑层24。第二密封结构22中金属层23的堆叠层数小于第一密封结构21中金属层23的堆叠层数。第二密封结构22上的第二保护层4具有应力释放缺口G1。

本申请实施例中，于器件区A1和切割区A3之间的过渡区A2中沿背离衬底1方向交替层叠的多个金属层23和多个支撑层24以分别构成第一密封结构21和第二密封结构22，并于该两个密封结构上设置层叠的第一保护层3和第二保护层4。其中，从切割区A3至器件区A1方向依次为第二密封结构22和第一密封结构21。第二保护层4在与第二密封结构22上方相对应的区域中设置有应力释放缺口G1。基于此，当半导体结构受到来自切割区A3的切割应力时，此应力会先传播至第二密封结构22及应力释放缺口G1位置。由于缺口效应的存在，大部分的冲击应力会被集中至应力释放缺口G1的根部并通过应力释放缺口G1被释放或者被位于应力释放缺口G1下方的第二密封结构22所阻挡。而残留的小部分应力继续传播至第一密封结构21时，则可以被第一密封结构21有效阻挡。如此，冲击应力被大大降低直至消除，进而可以有效避免位于器件区A1中的半导体器件被损坏。

并且，本申请实施例中，第二密封结构22中的金属层23数量少于第一密封结构21中的金属层23数量，有利于在形成覆盖第一密封结构21和第二密封结构22的第一保护层3及覆盖第一保护层3的第二保护层4时，通过调整第一保护层3和/或第二保护层4位于第一密封结构21和第二密封结构22对应区域的材料厚度，例如使得第二密封结构22上方的第一保护层3和/或第二保护层4的厚度大于第一密封结构21上方的厚度。如此，将应力释放缺口G1对应地设置于第二密封结构22之上的第二保护层4中，有利于使得应力释放缺口G1的底部与第二密封结构22中最顶层金属层23之间可以具备较大的间隔。从而在应力释放缺口G1的制备过程中以及后续其他工艺步骤（例如刻蚀或者清洗）中，可以避免应力释放缺口G1的底部因意外而被打开并暴露出下方第二密封结构22中的金属层23。进而可以避免外部水汽、杂质或游离电荷等通过应力释放缺口G1进入器件区A1，以保证及提升器件区A1中半导体器件的性能稳定性。

示例地，衬底1可以采用半导体材料、绝缘材料、导体材料或者它们的材料种类的任意组合构成。衬底1可以为单层结构，也可以为多层结构。例如，衬底1可以是诸如硅（Si）衬底、硅锗（SiGe）衬底、硅锗碳（SiGeC）衬底、碳化硅（SiC）衬底、砷化镓（GaAs）衬底、砷化铟（InAs）衬底、磷化铟（InP）衬底。或者，还例如，衬底1可以是包括诸如Si和SiGe的叠层、Si和SiC的叠层、绝缘体上硅（SOI）或绝缘体上硅锗的层状衬底等。

示例的，器件区A1用于制备形成半导体器件，器件区A1的数量可以包括多个并呈阵列分布。切割区A3则位于相邻器件区A1之间，例如可以环绕器件区A1布置，便于后续沿切割区A3对衬底1进行切割，以获得单个半导体器件。过渡区A2则处于器件区A1和切割区A3之间，可用于设置本申请所提供的密封结构，例如第一密封结构21和第二密封结构22。

示例地，第一密封结构21环绕器件区A1布置，对应的第二密封结构22环绕该第一密封结构21布置。也即，第一密封结构21在衬底1上的正投影为封闭环形并环绕器件区A1在衬底上的正投影；第二密封结构22在衬底1上的正投影为封闭环形并环绕对应的第一密封结构21在衬底1上的正投影。

示例地，请继续参阅图2，第一密封结构21和第二密封结构22均包含沿背离衬底1方向（例如Z方向）交替层叠的多个金属层23和多个支撑层24。

示例地，第二密封结构22中金属层23的堆叠层数小于第一密封结构21中金属层23的堆叠层数。此处，各密封结构中金属层23的具体设置数量可以依照实际需求对应的设置，例如可以设置：第一密封结构21中金属层23的堆叠层数为X，第二密封结构22中金属层23的堆叠层数为Y。并且二者金属层层数的差值（X-Y）与X的比值小于20%。例如可以为5%、10%、15%以及18%。以下一些实施例中以第一密封结构21包括9层金属层，第二密封结构22包括8层金属层为例进行了说明。但并不限于此。

示例地，金属层23的材料可以包括金属铜、金属钨、金属铝或者金属钛。优选地，金属层23的材料为金属铜。金属铜具有良好的导电率以及良好的界面特性，有利于确保密封结构的性能。

示例地，应力释放缺口G1在衬底1上的正投影落于第二密封结构22在衬底1上的正投影范围之中。

在一些实施例中，应力释放缺口G1的深度小于第二保护层4的厚度。

本申请实施例中，设置应力释放缺口G1的深度小于第二保护层4的厚度，使得应力释放缺口G1的底部与第二密封结构22中最顶层金属层23之间被部分第二保护层4以及完整的第一保护层3所隔离，确保了应力释放缺口G1的底部与位于其下方的第二密封结构22中最顶层金属层23之间可以具备较大的间隔，降低了该金属层23被意外暴露的风险。

请参阅图2和图3，在一些实施例中，支撑层24包括：介质层241和连接结构242。介质层241位于相邻金属层23之间且具有至少一个连接通孔H1和/或连接沟槽TR1。连接结构242设置于连接通孔H1和/或连接沟槽TR1内并与介质层241相邻的金属层23相连接。其中，各支撑层24中连接通孔H1的径向尺寸相同。

此处，匹配半导体器件结构以及设计要求的不同，同一介质层241中连接通孔H1和连接沟槽TR1的设置数量和设置形式也存在不同。

请参阅图3中的（a）图，在一些实施例中，支撑层24包括：介质层241和连接结构242。介质层241位于相邻金属层23之间且具有至少一个连接通孔H1。连接结构242设置于连接通孔H1内并与介质层241相邻的金属层23相连接。其中，各支撑层24中连接通孔H1的径向尺寸相同。

此处，连接通孔H1的径向尺寸匹配连接通孔H1的形状可以采用不同的表征方式，例如，当连接通孔H1为圆形孔时，其径向尺寸为该圆形孔的直径；而当连接通孔H1为多边形孔时，其径向尺寸可以为该多边形孔在其径向截面内任一方向上的尺寸，例如为其最大对角线尺寸或者最小对角线尺寸。如此，针对非圆形孔的连接通孔H1，其径向尺寸可以用其最大径向尺寸或者最小径向尺寸予以表征。

本申请实施例中，通过在介质层241中设置连接结构242以连接相邻的金属层23，有利于使得各金属层23通过对应的连接结构242相连而构成一整体结构，从而提高第一密封结构21及第二密封结构22的机械强度。并且，各支撑层24中连接通孔H1的径向尺寸相同，可以使得形成于连接通孔H1中的各连接结构242具备一致的径向尺寸，从而确保各连接结构242与对应金属层23的接触面积相同。如此，径向尺寸一致的各连接结构242可以均匀承受来自切割时对应金属层23所传输的应力，以提高第一密封结构21及第二密封结构22的受力稳定性。从而可以避免出现因各连接结构242径向尺寸不一致而导致部分径向尺寸较小的连接结构242处应力集中，致使对应第二密封结构22及第一密封结构21断裂的问题。

示例地，连接通孔H1的径向尺寸的取值范围包括：0.34μm~0.39μm。例如可以为0.34μm、0.36μm或者0.39μm。

示例地，连接通孔H1的数量可以为多个，且多个连接通孔H1可以均匀分布于相邻金属层23之间的介质层241中。例如，多个连接通孔H1可以呈阵列分布。本申请对此不作限定。

请参阅图3中的（b）图，在另一些实施例中，支撑层24包括：介质层241和连接结构242。介质层241位于相邻金属层23之间且具有至少一个连接沟槽TR1。连接结构242设置于连接沟槽TR1内并与介质层241相邻的金属层23相连接。

本申请实施例中，连接结构242匹配连接沟槽TR1的形状，例如可以为长条状或者环状，以利于确保连接结构242可以与对应的金属层23之间具有较大的接触面积，从而可以提供针对切割应力更佳的防护效果。

示例地，连接沟槽TR1在衬底1上的正投影形状可以为长条形或封闭环形等。

示例地，连接沟槽TR1宽度的取值范围包括：0.34μm~0.39μm。例如可以为0.34μm、0.36μm或者0.39μm。

请参阅图3中的（c）图，在又一些实施例中，支撑层24包括：介质层241和连接结构242。介质层241位于相邻金属层23之间且具有至少一个连接通孔H1和至少一个连接沟槽TR1。连接结构242设置于连接通孔H1和连接沟槽TR1内并与介质层241相邻的金属层23相连接。其中，各支撑层24中连接通孔H1的径向尺寸相同。

此处，任一介质层241中连接通孔H1和连接沟槽TR1的具体设置数量以及相对位置关系可以匹配需求进行设置。例如，连接通孔H1和连接沟槽TR1之间可以间隔排布。本申请对此不作限定。

示例地，介质层241的材料可以包括氧化物、氮化物、磷硅玻璃或者硼磷硅玻璃。

示例地，连接结构242的材料可以包括金属铜、金属铝、金属钨或者金属钛。优选地，连接结构242的材料可以设置与金属层23相同，例如均为金属铜。如此，连接结构242与对应的金属层23可以基于相同材料同步制备为一体结构。

在一些实施例中，过渡区A2的衬底1还具有掺杂区11。半导体结构还包括：绝缘层5和接触插塞6。其中，绝缘层5设置于掺杂区11和第一密封结构21之间，以及掺杂区11和第二密封结构22之间。绝缘层5具有多个接触通孔H2。接触插塞6设置于接触通孔H2内并与绝缘层5相邻的掺杂区11和金属层23相连接。

本申请实施例中，衬底1中设置有掺杂区11，在掺杂区11和第一密封结构21及掺杂区11和第二密封结构21之间可以对应设置接触通孔H2，以将第一密封结构21中的金属层23以及第二密封结构22中的金属层23分别与掺杂区11相连接。基于此，第一密封结构21以及第二密封结构22可以与掺杂区11保持等电位，以阻挡外部环境以及介质层241中的游离电荷进入器件区A1中，并对半导体器件的性能造成不利影响。

此处，掺杂区11的掺杂类型匹配半导体器件的需求进行设置，例如可以为P型掺杂或者N型掺杂。

示例地，掺杂区11的掺杂类型为P型重掺杂。

示例地，掺杂区11的掺杂浓度范围可以包括10^15/cm³～10^20/cm³。

示例地，绝缘层5的材料可以包括氧化物、氮化物或者氮氧化物。

示例地，接触插塞6的材料可以包括金属钨、金属钛以及氮化钛中的一种或多种。在一个示例中，接触插塞6可以为包含氮化钛以及金属钨的复合结构。氮化钛可以阻挡金属钨向其他膜层中扩散，有利于保持确保接触插塞6的性能稳定。

在一些实施例中，支撑层24包括连接通孔H1，接触通孔H2的径向尺寸与支撑层24中连接通孔H1的径向尺寸相同。

此处，接触通孔H2的径向尺寸与前述一些实施例中关于连接通孔H1的径向尺寸的定义保持一致。

本申请实施例中，设置接触通孔H2的径向尺寸与支撑层24中连接通孔H1的径向尺寸相同。如此，接触通孔H2和连接通孔H1可以基于相同的掩膜版制备获得。有利于简化工艺步骤，降低制造成本。

示例地，接触通孔H2的径向尺寸的取值范围包括：0.34μm~0.39μm。例如，可以为0.34μm、0.36μm或者0.39μm。

示例地，接触通孔H2还暴露出部分掺杂区11表面，以确保形成于接触通孔H1中的接触插塞6可以与绝缘层5相邻的掺杂区11以及对应的金属层23相连接。

请继续参阅图2，在一些实施例中，半导体结构还包括静电防护层7。静电防护层7位于第一保护层3和第二保护层4之间，且贯穿第一保护层3与第一密封结构21中对应的金属层23相连接。

本申请实施例中，设置静电防护层7与第一密封结构21电连接。如此，可以使得第一密封结构21与静电防护层7共同作为静电防护结构，为器件区A1提供良好的静电防护功能。

示例地，静电防护层7的材料可以为金属材料，例如金属铝、金属铜或者金属钛。在一个示例中，静电防护层7的材料为金属铝。金属铝的氧化膜较为致密，可以在后续制备以及使用过程中确保静电防护层7的性能稳定。

需要说明的是，请参阅图4，在一些实施例中，器件区A1中通常设置有多个金属层23

可以理解，前述过渡区A2中的第一保护层3和第二保护层4，可以通过器件区A1中所述的第一保护层和第二保护层延伸形成，即过渡区A2中的第一保护层3与器件区A1中的第一保护层同层设置，过渡区A2中的第二保护层4与器件区A1中的第二保护层同层设置。示例地，器件区A1中的重布线层8与位于过渡区A2中的静电防护层7可以同层设置，以基于对同一金属材料层的刻蚀而分别获得。

此外，器件区A1中金属层23

示例地，器件区A1中金属层23

请参阅图5，本申请一些实施例还提供了一种半导体结构的制备方法，用于制备前述一些实施例中所述的半导体结构。前述一些实施例中所述的半导体结构所具备的技术优势，该制备方法也均具备，此处不再详述。该制备方法包括如下步骤。

S100，提供衬底，衬底具有器件区、切割区以及位于器件区和切割区之间的过渡区。

S200，于过渡区的衬底上分别形成第一密封结构和第二密封结构，第二密封结构位于第一密封结构远离器件区的一侧。

此处，第一密封结构和第二密封结构均包括：沿背离衬底方向交替层叠的多个金属层和多个支撑层。第二密封结构中金属层的堆叠层数小于第一密封结构中金属层的堆叠层数。

S300，形成覆盖第一密封结构和第二密封结构的第一保护层。

S400，形成覆盖第一保护层的第二保护层，并在第二密封结构上的第二保护层中形成应力释放缺口。

在步骤S100中，提供衬底，衬底具有器件区、切割区以及位于器件区和切割区之间的过渡区。

示例地，衬底可以采用半导体材料、绝缘材料、导体材料或者它们的材料种类的任意组合构成。衬底可以为单层结构，也可以为多层结构。例如，衬底可以是诸如硅（Si）衬底、硅锗（SiGe）衬底、硅锗碳（SiGeC）衬底、碳化硅（SiC）衬底、砷化镓（GaAs）衬底、砷化铟（InAs）衬底、磷化铟（InP）衬底。或者，还例如，衬底1可以是包括诸如Si和SiGe的叠层、Si和SiC的叠层、绝缘体上硅（SOI）或绝缘体上硅锗的层状衬底等。

在步骤S200中，于过渡区的衬底上分别形成第一密封结构和第二密封结构，第二密封结构位于第一密封结构远离器件区的一侧。

示例地，可以采用诸如膜淀积工艺、原子沉积工艺、热氧化工艺以及蒸镀工艺等覆盖衬底一侧表面交替层叠多个金属层和多个支撑层以分别形成第一密封结构和第二密封结构。其中，第二密封结构中金属层的堆叠层数小于第一密封结构中金属层的堆叠层数。

示例地，金属层的材料可以包括金属铜、金属铝、金属钨或者金属钛。

在步骤S300中，形成覆盖第一密封结构和第二密封结构的第一保护层。

示例地，可以采用诸如化学气相沉积工艺、热氧化工艺等膜淀积工艺覆盖第一密封结构和第二密封结构之上形成第一保护层。

示例地，第一保护层的材料可以包括氮化硅、硅碳氮（SiCN）、硅酸四乙酯（TEOS）中的一种或多种。

在步骤S400中，形成覆盖第一保护层的第二保护层，并在第二密封结构上的第二保护层中形成应力释放缺口。

示例地，可以采用诸如化学气相沉积工艺、热氧化工艺等膜淀积工艺覆盖第一保护层形成第二保护层。

示例地，第二保护层的材料可以包括氮化硅、硅碳氮（SiCN）、硅酸四乙酯（TEOS）中的一种或多种。

示例地，采用刻蚀工艺于第二保护层中形成应力释放缺口。

示例地，通过控制刻蚀区域，使得应力释放缺口在衬底上的正投影落于第二密封结构在衬底上的正投影范围之中。

示例地，通过控制刻蚀时长，使得应力释放缺口的深度不超过第二保护层的厚度。

优选地，可以采用干法刻蚀工艺来制备应力释放缺口。干法刻蚀对于刻蚀区域和刻蚀时长等参数易于控制，可以确保所获得的应力释放缺口的形成位置和形成深度。

请参阅图6，在一些实施例中，所述于过渡区的衬底上分别形成第一密封结构和第二密封结构，包括如下步骤。

S210，于过渡区的衬底上形成金属材料层，并图案化金属材料层，形成第一密封结构中的第一层金属层和第二密封结构中的第一层金属层。

S220，形成覆盖金属层的介质层，并于介质层中形成至少一个连接通孔和/或连接沟槽。

S230，形成填充连接通孔和/或连接沟槽且覆盖介质层的金属材料层，并图案化覆盖介质层的金属材料层，形成位于连接通孔和/或连接沟槽内的连接结构，以及第一密封结构中的第二层金属层和第二密封结构中的第二层金属层。

此处，介质层和形成于介质层中的连接结构共同构成支撑层。

S240，根据第一密封结构和第二密封结构中金属层及支撑层的堆叠层数，重复形成覆盖金属层的介质层，并于介质层中形成至少一个连接通孔和/或连接沟槽的步骤，以及形成填充连接通孔和/或连接沟槽且覆盖介质层的金属材料层，并图案化覆盖介质层的金属材料层的步骤，以分别获得第一密封结构和第二密封结构。

本申请实施例中，通过对同一金属材料层的图案化，同步形成连接结构以及对应的金属层。使得连接结构与对应的金属层形成一体结构，从而可以确保由金属层、连接结构以及支撑层所构成的密封结构可以具备较大的机械强度。进而能够获得对冲击应力更佳的阻挡效果。

在步骤S210中，于过渡区的衬底上形成金属材料层，并图案化金属材料层，形成第一密封结构中的第一层金属层和第二密封结构中的第一层金属层。

示例地，采用诸如金属薄膜沉积、原子层沉积、物理气相沉积、电镀等工艺于过渡区的衬底表面形成金属材料层。

示例地，金属材料层的材料可以包括金属铜、金属铝、金属钨或者金属钛。

示例地，对金属材料层执行刻蚀工艺，以形成第一密封结构中的第一层金属层和第二密封结构中的第一层金属层。可选地，还可以使得第一密封结构中的第一层金属层在平行衬底方向上的宽度大于第一密封结构中的第一层金属层在平行衬底方向上的宽度。

在步骤S220中，形成覆盖金属层的介质层，并于介质层中形成至少一个连接通孔和/或连接沟槽。

此处，形成于同一介质层中连接通孔以及连接沟槽的数量可以匹配半导体器件结构以及设计要求而有所不同。

在一些实施例中，于介质层中形成至少一个连接通孔。

示例地，可以形成多个连接通孔，且多个连接通孔呈阵列排布的。

在另一些实施例中，于介质层中形成至少一个连接沟槽。

示例地，形成的连接沟槽在衬底上的正投影为长条形或者封闭环形。

在又一些实施例中，于介质层中形成至少一个连接通孔和至少一个连接沟槽。

示例地，可以形成多个连接通孔和多个连接沟槽。连接通孔和连接沟槽可以间隔排布。本申请对此不作限定。

示例地，可以采用诸如膜淀积工艺、热氧化工艺或者化学气相沉积工艺于金属层表面形成介质层。

示例地，可以采用刻蚀工艺于介质层中形成连接通孔和/或连接沟槽，并通过控制刻蚀时长使得连接通孔和/或连接沟槽可以暴露出部分金属层。

在步骤S230中，形成填充连接通孔和/或连接沟槽且覆盖介质层的金属材料层，并图案化覆盖介质层的金属材料层，形成位于连接通孔和/或连接沟槽内的连接结构，以及第一密封结构中的第二层金属层和第二密封结构中的第二层金属层。

示例地，采用诸如金属薄膜沉积、原子层沉积、物理气相沉积、电镀等工艺填充连接通孔和/或连接沟槽且覆盖介质层表面形成金属材料层。

此处，介质层和形成于介质层中的连接结构共同构成支撑层。

值得说明的是，第二层金属层与位于其下方的连接结构采用同种材料、基于同种工艺并且同步制备获得。也即，第二层金属层与位于其下方的连接结构为一体结构。

在步骤S240中，根据第一密封结构和第二密封结构中金属层及支撑层的堆叠层数，重复形成覆盖金属层的介质层，并于介质层中形成至少一个连接通孔和/或连接沟槽的步骤，以及形成填充连接通孔和/或连接沟槽且覆盖介质层的金属材料层，并图案化覆盖介质层的金属材料层的步骤，以分别获得第一密封结构和第二密封结构。

示例地，按照半导体器件的设计要求确定各步骤地重复执行次数，分别获得具有不同堆叠层数的金属层的第一密封结构和第二密封结构。其中，第二密封结构中金属层的堆叠层数小于第一密封结构中金属层的堆叠层数。

请参阅图8，在一些实施例中，衬底还具有掺杂区。形成第一密封结构和第二密封结构之前，所述制备方法还包括步骤S110和S120。

S110，于掺杂区的衬底上形成绝缘层，并于绝缘层中形成多个接触通孔。

S120，于接触通孔中形成接触插塞。

此处，第一密封结构和第二密封结构分别形成于绝缘层上。第一密封结构以及第二密封结构中的第一层金属层可以通过接触插塞与掺杂区相连接。

在步骤S110中，于掺杂区的衬底上形成绝缘层，并于绝缘层中形成多个接触通孔。

示例地，绝缘层的材料包括氧化物、氮化物或者氮氧化物。

可选地，在形成绝缘层之后，还可以对绝缘层执行平坦化操作，以利于获得良好的表面质量，并基于该表面形成第一密封结构和第二密封结构。

请继续参阅图7，在一些实施例中，形成第一保护层之后，形成第二保护层之前，所述制备方法还包括步骤S310和S320。

S310，于第一保护层中形成连接开口，连接开口暴露出第一密封结构中顶层金属层的部分。

此处，连接开口在衬底上的正投影落入第一密封结构中顶层金属层在衬底上的正投影范围之中。

S320，形成填充连接开口并覆盖第一保护层部分表面的静电防护层。

此处，第二保护层覆盖静电防护层及第一保护层未被静电防护层覆盖的部分。

此外，在本申请上述实施例中，除非本文中有明确的说明，所述方法中各步骤的执行并没有严格的顺序限制，这些步骤可以并不一定按照所描述的顺序执行，可以由其他的执行方式。而且，所述任一步骤的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

为了更清楚地说明上述一些实施例中半导体结构的制备方法，以下一些实施例结合图9～图21对一些半导体结构的制备方法进行了详述。

在步骤S100中，请参阅图9，提供衬底1，衬底1具有器件区A1、切割区A3以及位于器件区A1和切割区A3之间的过渡区A2。

为清楚示出本申请一些实施例中所述的半导体结构的制备过程，以下一些附图主要对位于过渡区A2中的半导体结构进行展示。

在步骤S110中，请参阅图10，于掺杂区11的衬底1上形成绝缘层5，并于绝缘层5中形成多个接触通孔H2。

示例地，绝缘层5的材料包括氧化物、氮化物或者氮氧化物。

可选地，在形成绝缘层5后，对绝缘层5执行平坦化操作。

示例地，接触通孔H2的径向尺寸的取值范围包括：0.34μm~0.39μm。例如可以为0.34μm、0.36μm或者0.39μm。

在步骤S120中，请参阅图10和图11，于接触通孔H2中形成接触插塞6。

示例地，采用物理气相沉积工艺向接触通孔H2内填充金属钨材料以形成接触插塞6。

可选地，在形成接触插塞6后，对绝缘层5执行平坦化操作。

在步骤S200中，于过渡区11的衬底1上分别形成第一密封结构21和第二密封结构22，第二密封结构22位于第一密封结构21远离器件区A1的一侧。

此处，第一密封结构21和第二密封结构22均包括：沿背离衬底1方向交替层叠的多个金属层23和多个支撑层24。

示例地，步骤S200包括步骤S210~S240。

在步骤S210中，请参阅图12和图13，于过渡区11的衬底1上形成金属材料层23'，并图案化金属材料层23'，形成第一密封结构中21的第一层金属层23和第二密封结构22中的第一层金属层23。

此处，在一些实施例中，第一密封结构21和第二密封结构23还分别形成于绝缘层5上。相应地，金属材料层23'形成于绝缘层5之上。

在步骤S220中，请参阅图14和图15，形成覆盖金属层23的介质层241，并于介质层241中形成至少一个连接通孔H1和/或连接沟槽TR1。

此处，匹配半导体器件结构以及设计要求的不同，同一介质层241中连接通孔H1和连接沟槽TR1的设置形式存在不同。

请参阅图15中的（a）图，在一些实施例中，于介质层241中形成至少一个连接通孔H1。示例地，连接通孔H1的数量可以为多个，且多个连接通孔H1可以均匀分布于相邻金属层之间的介质层241中。例如，多个连接通孔H1可以呈阵列分布。

请参阅图15中的（b）图，在另一些实施例中，于介质层241中形成至少一个连接沟槽TR1。示例地，连接沟槽TR1在衬底1上的正投影形状可以为长条形或封闭环形等。

示例地，连接沟槽TR1宽度的取值范围包括：0.34μm~0.39μm。例如为0.34μm、0.36μm或者0.39μm。

请参阅图15中的（c）图，在又一些实施例中，于介质层241中形成至少一个连接通孔H1和至少一个连接沟槽TR1。示例地，连接通孔H1和连接沟槽TR1的数量均为多个，连接通孔H1和连接沟槽TR1互相可以间隔排布。本申请对此不作限定。

在步骤S230中，请参阅图16和图17，形成填充连接通孔H1和/或连接沟槽TR1且覆盖介质层241的金属材料层23'，并图案化覆盖介质层241的金属材料层23'，形成位于连接通孔H1和/或连接沟槽TR1内的连接结构242，以及第一密封结构21中的第二层金属层23和第二密封结构22中的第二层金属层23。

示例地，可以采用原子层沉积、物理气相沉积、电镀等工艺向连接通孔H1和/或连接沟槽TR1中填充金属材料形成金属材料层23'。

示例地，金属材料可以包括金属铝、金属铜或者金属钨。

在步骤S240中，请参阅图18，根据第一密封结构21和第二密封结构22中金属层23及支撑层24的堆叠层数，重复形成覆盖金属层23的介质层241，并于介质层241中形成至少一个连接通孔H1和/或连接沟槽TR1的步骤，以及形成填充连接通孔H1和/或连接沟槽TR1且覆盖介质层241的金属材料层，并图案化覆盖介质层241的金属材料层23'的步骤，以分别获得第一密封结构21和第二密封结构22。

示例地，重复前述步骤形成包含9层金属层23的第一密封结构21和包含8层金属层23的第二密封结构22。

在步骤S300中，请参阅图19，形成覆盖第一密封结构21和第二密封结构22的第一保护层3。

示例地，可以采用膜淀积工艺、热氧化工艺、化学气相沉积工艺等覆盖第一密封结构21、第二密封结构22以及介质层241暴露部分形成第一保护层3。

示例地，第一保护层3可以包括氮化硅层、硅碳氮层（SiCN）、硅酸四乙酯层（TEOS）中的一种或多种。为更清楚地表达第一保护层3与静电防护层以及第二保护层之间的相对位置关系，附图中第一保护层3仅以单层结构示意。

在步骤S310中，请继续参阅图19，于第一保护层3中形成连接开口G2，连接开口G2暴露出第一密封结构21中顶层金属层23的部分。

示例地，采用刻蚀工艺于第一保护层3中形成连接开口G2，并借助刻蚀工艺的选择性，将金属层23作为刻蚀的停止层，使得连接开口G2可以准确暴露出第一密封结构21中顶层金属层23的部分。

在步骤S320中，请参阅图20，形成填充连接开口G2并覆盖第一保护层3部分表面的静电防护层7。

示例地，可以采用原子层沉积、金属薄膜沉积、物理气相沉积等工艺形成填充连接开口G2并覆盖第一保护层3表面的静电防护材料层，并对静电防护材料层进行图形化，获得覆盖第一保护层3部分表面的静电防护层7。

示例地，形成静电防护层7的材料可以为金属材料，例如可以为金属铜、金属铝、金属钨或者金属钛。优选地，形成静电防护层7的材料为金属铝。

在步骤S400中，请参阅图21，形成覆盖第一保护层3的第二保护层4，并在第二密封结构22上的第二保护层4中形成应力释放缺口G1。

示例地，可以采用膜淀积工艺、热氧化工艺、化学气相沉积工艺等覆盖第一保护层3表面形成第二保护层4。

示例地，第二保护层4可以包括氮化硅层、硅碳氮层（SiCN）、硅酸四乙酯层（TEOS）中的一种或多种。为更清楚地表达第二保护层4与静电防护层7以及应力释放缺口G1之间的相对位置关系，附图中第二保护层4仅以单层结构示意。

示例地，可以采用干法刻蚀工艺于第二保护层4中形成应力释放缺口G1，并通过控制刻蚀区域、刻蚀时长，使得应力释放缺口G1在衬底1上的正投影落于第二密封结构22在衬底1上的正投影范围之中以及使得应力释放缺口G1的深度不超过第二保护层4的厚度。

请继续参阅图4，需要补充的是，位于过渡区A2中的各膜层可以与位于器件区A1中对应的膜层同层设置、同步制备。

示例地，位于器件区A1中的金属层23

本申请实施例中，提供一种半导体结构及其制备方法，实现对半导体结构的设计改进。意想不到的效果是：当半导体结构受到来自切割区A3的切割应力时，此应力会依次先传递至靠近外侧的第二密封结构22及应力释放缺口G1；继而传递至靠近内侧的第一密封结构21。借助于缺口效应以及第二密封结构22和第一密封结构21所提供的阻挡作用，使得应力被大大降低直至消除，从而有效避免了位于器件区A1中的半导体器件被损坏。并且，本申请实施例通过对金属层23的数量及第一保护层3和第二保护层4位于不同区域的厚度进行控制，以利于将应力释放缺口G1对应设置于第二密封结构22之上的第二保护层4中，并确保应力释放缺口G1的底部与第二密封结构22中最顶层金属层23之间可以具备较大的间隔，从而可以在制备过程中有效避免应力释放缺口G1的底部因意外而被打开并暴露出下方的金属层23；进而可以避免外部水汽、杂质或游离电荷等通过应力释放缺口G1进入器件区A1，以保证及提升器件区A1中半导体器件的性能稳定性。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。