栅氧反熔丝存储单元及制备方法

技术领域

本发明涉及集成电路技术，特别涉及反熔丝存储器技术。

背景技术

反熔丝是一种具有优良特性的可编程互联单元，其基本原理为利用编程电压产生电流，再用电流热效应熔断反熔丝的介质层从而连接其上下极板，产生通路。反熔丝工艺目前被广泛运用于计算机、通信、汽车、工业、军事、国防、卫星以及航空航天等领域，其优越特性主要表现为以下几个方面：1.非易失性2.抗辐射性3.高可靠性4.保密性5.百分百可测性6.体积小，速度快以及低功耗[1]。

栅氧化层反熔丝是一种新型反熔丝工艺，具有面积小，成本低等优点。该构型直接利用了MOS结构，以导电的栅极作为反熔丝的上极板，栅氧化物作为反熔丝的介质层，将MOS的源极和漏极用导线连接至同一电平，当栅极被施加电压时，反型层形成，至此源极漏极和反型层连通构成了反熔丝的下极板，栅氧化层反熔丝得以形成[2,3]。简而言之，栅氧化层反熔丝是以栅极为板和衬底及源漏两极为另一极板，栅氧化层为介质层的一种反熔丝。

现有的栅氧化层反熔丝工艺主要应用在标准半导体CMOS工艺中，CMOS的各部分的制作在工艺下有着一定的先后顺序。标准半导体CMOS制作工艺首先在衬底上制作作用为隔离开有源区的沟槽，接下来在被沟槽划分出的有源区内通过掺杂制作阱。当阱制作完成后，便需要在阱中加入MOS结构需要的栅极，源极和漏极。栅极和源漏两极的制作存在先后顺序，这是因为源极和漏极在制作过程需要经历退火，这一过程温度极高，可能会对栅极产生影响。但现在的标准半导体CMOS工艺主要以多晶硅作为栅极，其具有导电性和高熔点，能抵御源极和漏极制作工艺中的退火。并且已有的自对准工艺可以在栅极完成的情况下省略一道光刻工序，直接在栅极两侧掺杂形成源极和漏极。因此，在现在的标准半导体CMOS工艺中，栅极的制作通常优先于源极和漏极[4]。

参考文献

[1]王刚，李平，李威，张国俊，谢小东，姜晶，《反熔丝的研究与应用》，材料导报2011年6月(上)第25卷第6期

[2]E.Ebrard,B.Allard,P.Candelier,and P.Waltz,“Review of fuse andantifuse solutions for advanced standard CMOS technologies,”MicroelectronicsJournal,vol.40,no.12,pp.1755–1765,Dec.2009,doi:

[3]Jinbong Kim and Kwyro Lee,“Three-transistor one-time programmable(OTP)ROM cell array using standard CMOS gate oxide antifuse,”IEEE ElectronDevice Letters,vol.24,no.9,pp.589–591,Sep.2003,doi:

[4]杨之廉，徐军，《集成电路导论》，清华大学出版社有限公司,2003.

[5]胡友秋，程福臻，叶邦角，刘之景，《电磁学与电动力学》，科学出版社有限公司，2008.

发明内容

本发明所要解决的技术问题是，提供一种熔断后可确定通路产生位置从而计算出熔断后通路阻值的反熔丝存储单元，并提供其制备方法。

本发明解决所述技术问题采用的技术方案是，栅氧反熔丝存储单元，包括有源区、栅极氧化层和栅极板，其特征在于，在栅极板与有源区的重叠范围内，栅极板具有尖端结构。

进一步，栅极板投影的末端位于有源区上表面范围内，所述栅极板投影为栅极板在有源区上表面所在平面的投影，所述末端为尖端所在端。

进一步的，栅极板投影的始端位于有源区上表面范围以外。

栅极板投影包括矩形部分和三角形部分，三角形的一条边与矩形的一条边重合。

栅极氧化层的平面形状与栅极板相同。栅极板投影的末端位于有源区上表面的中心点。

所述有源区包括衬底和掺杂类型与衬底相反的异型掺杂区，在有源区上表面所在平面，异型掺杂区的形状与栅极板投影的末端形状互补。

本发明还提供栅氧反熔丝存储单元的制备方法，其特征在于，顺序包括下述步骤：

(1)掺杂衬底制作；

(2)在衬底上方形成重叠的栅极氧化层和栅极板，栅极氧化层和栅极板的版图形状相同，栅极板投影的尖端状末端位于衬底上表面范围内，所述栅极板投影为栅极板在衬底上表面所在平面的投影；

(3)对衬底反型掺杂，形成异型掺杂区；

(4)对异型掺杂区覆盖绝缘层；

(6)对异型掺杂区引出电极。

本发明将栅极板改进为一个在有源区上具有一个尖端的形状且没有横跨有源区。当该栅极被施加编程电压后，由于尖端聚集电荷的特性，其尖端会产生比其他地方更强的电场。又因为熔断的方向很大程度上取决于电场强度，熔断的通路将会沿着该尖端电场的方向产生，因此该通路电阻产生的位置是可以确定的。本发明结构简单，与CMOS工艺兼容，具有高度可靠性和抗辐射性，适用于空间环境的抗辐射非易失性存储器或可编程阵列逻辑器件。

附图说明

图1是栅氧化层反熔丝结构及其原理图。

图2是CMOS标准工艺栅极源极漏极先后流程示意图。

图3是CMOS版图以及图4截面所取位置示意图。

图4是栅氧化层反熔丝击穿通路出现位置的截面示意图。

图5是本发明的尖端栅氧化层CMOS版图。

图6是导体表面一点场强及所取的微圆柱示意图。

图7是本发明的新结构俯视图。

图8是本发明在MOS中的原理示意图(沿图7虚线截面)。

图9是本发明的制备方法流程示意图。

具体实施方式

栅氧反熔丝存储单元，包括有源区、栅极氧化层和栅极板，其特征在于，在栅极板与有源区的重叠范围内，栅极板设置有尖端结构。

栅极板投影的末端位于有源区上表面范围内，所述栅极板投影为栅极板在有源区上表面所在平面的投影，所述末端为尖端所在端。

进一步的，栅极板投影的始端位于有源区上表面范围以外。

栅极板投影包括矩形部分和三角形部分，三角形的一条边与矩形的一条边重合。栅极氧化层的平面形状与栅极板相同。栅极板投影的末端位于有源区上表面的中心点。所述有源区包括衬底和掺杂类型与衬底相反的异型掺杂区，在有源区上表面所在平面，在不考虑横向扩散的情况下，异型掺杂区的形状与栅极板投影的末端形状互补。

参见图5～图8，本发明提出了一种新的反熔丝结构，不同于标准CMOS的栅极形状，本发明将横跨在有源区的栅极改为具有一个尖端的结构，并使该尖端覆盖在部分有源区之上，并未横跨整个有源区。

本发明的原理:参见图6，导体在外部电场的作用下，因为自身导电的特性会形成静电平衡，即(1)其内部电场强度为零；(2)外部任意一点场强与该点的表面垂直；(3)整个导体可以视作一个等势体，它的表面是个等势面。(4)电荷只能存在于导体的表面上。基于导体的静电平衡特性以及高斯定理所指出的电场强度在任一封闭曲面上的面积分只与封闭面积所包围的电荷量成正比，在导体表面取一个底面积为ds的微圆柱，由于电场只存在于外部且垂直表面，该圆柱的电通量中通过侧面的电通量因为与场强垂直的缘故为零，底面电通量因导体内部没有电场也只能为零，因此该圆柱只有垂直通过其顶面的电通量，即

对于采用本发明新结构的栅氧化层反熔丝而言，当其栅极被施加编程电压时，电荷会更多的集中在栅极的尖端部分，使得尖端部分具有极大的电荷面密度，从而产生极大的位于该尖端部分并垂直于该面的电场。这一点的电场强度大于该面上其他部分的电场强度，击穿电流将会沿着该点电荷的电场方向产生，这使得击穿位置以及后续电阻阻值能得以预估。

值得注意的是该结构会使得栅极不能像常规栅极一样横跨有源区。又因为标准工艺下，源漏两极的形成是后于栅极的，这也就使得该工艺下的CMOS的源极和漏极在没有栅极的阻挡下被掺杂，从而导致两者被连通。但这并不会影响该CMOS作为栅氧化层反熔丝的使用，因为栅氧化层反熔丝的构成要素之一即为在有源区内形成一个处于同一电平的极板，这一所需要的极板也就是该工艺下被连通的源极和漏极。相反，由于与击穿后的通路连接的部分由反型层变成了高浓度掺杂区，还会使得该连接部分的导电性提高。因为通路电阻会与两侧的掺杂区并联，这也就进一步降低了击穿后的等效的电阻阻值。此外，由掺杂区的性质，可以计算出掺杂区所具有的电阻阻值，这种情况下，被击穿后的反熔丝通路的总阻值可以通过通路电阻阻值和掺杂区电阻阻值的连接关系而进一步得到。又因为该通路所依赖的下极板直接由掺杂区N+构成，无需衬底上的反型层，该反熔丝也可以具有双向导通性。

本发明还提供栅氧反熔丝存储单元的制备方法，参见图9，顺序包括下述步骤：

(1)制备得到掺杂衬底；

(2)在衬底上方形成重叠的栅极氧化层和栅极板，栅极氧化层和栅极板的版图形状相同，栅极板投影的尖端状末端位于衬底上表面范围内，所述栅极板投影为栅极板在衬底上表面所在平面的投影；

(3)对衬底反型掺杂，形成异型掺杂区；

(4)对异型掺杂区覆盖绝缘层，形成场氧化层；

(6)场氧化层打孔，对异型掺杂区引出电极。

图9中，90为掺杂衬底。91为栅极板和栅极氧化层，92为异型掺杂区，图9的最末示出了挪去栅极板和栅极氧化层后衬底和异型掺杂区的位置关系。

说明书已经清楚的说明本发明的必要技术内容，普通技术人员完全能够据此实施，对于更详细的技术细节，例如CMOS工艺的详细步骤，不再赘述。