半导体基板、半导体元件以及半导体基板的制造方法

本申请是分案申请，原案申请的申请号为201880046032.1，申请日为2018年07月09日，发明名称为“半导体基板、半导体元件以及半导体基板的制造方法”。

技术领域

本发明涉及半导体基板、半导体元件以及半导体基板的制造方法。

背景技术

以往已知被称为表面活性化接合的将单晶基板与支撑基板接合的方法(例如，参照专利文献1)。在表面活性化接合中，对2个基板各自的要接合的表面照射Ar(氩)而使这些表面产生损伤后，使这些表面接触，将两基板接合。另外，根据专利文献1的方法，对通常的表面活性化接合工序增加了热处理工序，在使两基板的表面接触后实施了热处理。由此，由于Ar照射而非晶质化的接合面会再结晶，通过共价键合，两基板的接合变得更牢固。

另外，以往已知一种肖特基势垒二极管，其包含通过该表面活性化接合而接合的外延层和高热传导基板，该外延层包括Ga

现有技术文献

专利文献

专利文献1：特许第6061251号公报

专利文献2：特开2016-31953号公报

发明内容

发明要解决的问题

Ga

本发明的目的在于，提供一种包含有包括Ga

用于解决问题的方案

为了达到上述目的，本发明的一方面提供以下的[1]～[8]的半导体基板、[9]的半导体元件以及[10]、[11]的半导体基板的制造方法。

[1]一种半导体基板，由单晶Ga

[2]根据上述[1]所述的半导体基板，上述多晶基板的断裂韧性值为3MPa·m

[3]根据上述[2]所述的半导体基板，上述多晶基板为多晶SiC基板。

[4]根据上述[1]～[3]中的任意一项所述的半导体基板，上述单晶Ga

[5]根据上述[1]～[4]中的任意一项所述的半导体基板，上述单晶Ga

[6]根据上述[1]～[5]中的任意一项所述的半导体基板，上述单晶Ga

[7]根据上述[1]～[6]中的任意一项所述的半导体基板，上述单晶Ga

[8]根据上述[7]所述的半导体基板，上述主面为(001)面。

[9]一种半导体元件，具有上述[1]～[8]中的任意一项所述的半导体基板。

[10]一种半导体基板的制造方法，包含：使单晶Ga

[11]根据上述[10]所述的半导体基板的制造方法，上述热处理的温度为1100℃以下。

发明效果

根据本发明，能够提供一种包含有包括Ga

附图说明

图1是第1实施方式的半导体基板的立体图。

图2A是示出半导体基板的制造工序中的氢离子注入工序的垂直截面图。

图2B是示出半导体基板的制造工序中的对接合面进行改质的工序的垂直截面图。

图2C是示出半导体基板的制造工序中的使接合面接触的工序的垂直截面图。

图2D是示出半导体基板的制造工序中的热处理工序的垂直截面图。

图2E是示出半导体基板的制造工序中的将半导体基板分离的工序的垂直截面图。

图3是第2实施方式的肖特基势垒二极管的垂直截面图。

图4是第2实施方式的MOSFET的垂直截面图。

图5是单晶Ga

图6A是用于测定的连接了电极的半导体基板的垂直截面图。

图6B是示出所测定的半导体基板的电流-电压特性的坐标图。

图7是绘制了表4所示的单晶Ga

具体实施方式

〔第1实施方式〕

(半导体基板的结构)

图1是第1实施方式的半导体基板1的立体图。半导体基板1是单晶Ga

半导体基板1的单晶Ga

另外，单晶Ga

单晶Ga

在此，所谓Ga

优选单晶Ga

另外，Ga

另外，在要求半导体基板1具有特别高的耐热性的情况下，优选单晶Ga

多晶基板11是包括多晶体的基板，例如能够将多晶SiC基板、多晶金刚石基板、多晶Si基板、多晶Al

单晶Ga

单晶Ga

另外，在单晶Ga

另外，多晶基板11中能够注入的掺杂物远远多于单晶基板，因此能够使电阻率变小。这是因为，在单晶基板中，当过度加入掺杂物时，会产生缺陷而引起质量劣化，因此能够注入的掺杂物的量是有上限的，但在多晶基板中，缺陷的增加几乎不会对结晶质量造成影响。

例如，在一般的单晶SiC基板中，通过以不影响其质量的程度注入N(氮)，能够将电阻率降低到大致0.02Ω·cm，但在多晶SiC基板中，通过注入N，能够将电阻率降低到0.01Ω·cm以下。

这样，多晶基板11能够使电阻率变小，因此，例如在用作纵型的半导体元件的基板的情况下，能够降低半导体元件的功耗。

另外，通过将多晶SiC基板等包括热传导率比Ga

通过将SiC多晶基板、多晶金刚石基板等热传导率特别高的基板用作多晶基板11，能够使半导体基板1的散热特性进一步提高。

另外，为了抑制半导体基板1产生翘曲等，优选多晶基板11包括与作为单晶Ga

(半导体基板的制造方法)

以下，示出半导体基板1的制造方法的一例。在以下的例子中，使用通过氢原子剥蚀(ablation)的剥离技术(也被称为Smart Cut(注册商标；智能切割))，从1个单晶Ga

图2A～图2E是示出第1实施方式的半导体基板1的制造工序的垂直截面图。

首先，准备单晶Ga

接着，如图2A所示，将氢离子向离单晶Ga

如后所述，以氢离子注入层12a为剥离面而从单晶Ga

接着，如图2B所示，将单晶Ga

当在真空腔内使用FAB枪13等对单晶Ga

在形成非晶质层12b和非晶质层11b的工序中，能够将单晶Ga

接着，如图2C所示，使单晶Ga

接着，如图2D所示，对非晶质层12b与非晶质层11b接触的状态下的单晶Ga

通过实施热处理，非晶质层12b和非晶质层11b分别再结晶，单晶Ga

另外，通过实施热处理，能够将单晶Ga

接着，如图2E所示，将单晶Ga

其后，将单晶Ga

(第1实施方式的效果)

第1实施方式的包含单晶Ga

另外，通过将多晶SiC基板等包括热传导率比Ga

〔第2实施方式〕

第2实施方式是使用上述第1实施方式的半导体基板而形成的半导体元件的方式。

图3是第2实施方式的肖特基势垒二极管2的垂直截面图。肖特基势垒二极管2是纵型的肖特基势垒二极管，具有：半导体基板1；半导体基板1的单晶Ga

单晶Ga

多晶基板11例如是厚度为50～1000μm、载流子浓度为1×10

单晶Ga

阳极电极21例如具有Pt/Ti/Au的层叠结构，与单晶Ga

阴极电极21例如具有Ti/Au的层叠结构，与多晶基板11进行欧姆接触。该情况下的Ti层、Au层的厚度例如分别为50nm、200nm。

在肖特基势垒二极管2中，通过向阳极电极21与阴极电极21之间施加正向的电压(阳极电极21侧为正电位)，从单晶Ga

图4是第2实施方式的MOSFET3的垂直截面图。MOSFET3是具有DMOS(Double-Diffused MOSFET：双扩散MOSFET)结构的纵型的MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor：金属氧化物半导体场效应晶体管)，具有：半导体基板1；半导体基板1的单晶Ga

单晶Ga

多晶基板11例如是厚度为100～600μm、载流子浓度为5×10

单晶Ga

栅极电极32、源极电极34以及漏极电极35例如包括：Au、Al、Ti、Sn、Ge、In、Ni、Co、Pt、W、Mo、Cr、Cu、Pb等金属；含有这些金属之中的2种以上金属的合金；或者ITO等导电性化合物、导电性聚合物。作为导电性聚合物，使用对聚噻吩衍生物(PEDOT：聚(3,4)-乙烯二氧噻吩)掺杂了聚苯乙烯磺酸(PSS)而成的物质、对聚吡咯衍生物掺杂了TCNA而成的物质等。另外，栅极电极32也可以具有包括2种不同金属的2层结构，例如Al/Ti、Au/Ni、Au/Co。

栅极绝缘膜33包括SiO

接触区域31是在单晶Ga

在MOSFET3中，当对栅极电极32施加阈值以上的电压时，会在单晶Ga

(第2实施方式的效果)

第2方式的肖特基势垒二极管2和MOSFET3是使用第1实施方式的半导体基板1形成的，因此与单体使用单晶Ga

此外，在本实施方式中，举出了肖特基势垒二极管和MOSFET作为使用第1实施方式的半导体基板1来形成的半导体元件的例子，但在将半导体基板1用于形成它们以外的其它半导体元件的情况下，也能够得到同样的效果。

实施例

关于通过表面活性化接合法形成的第1实施方式的半导体基板1，分别将单晶Ga

(接合界面的状态)

图5是单晶Ga

图5的TEM观察像表明在单晶Ga

从该结果得以确认，通过表面活性化接合法能够形成接合界面的状态良好的第1实施方式的半导体基板1。

(单晶Ga

对单晶Ga

单晶Ga

单晶Ga

从该结果可知，在第1实施方式的半导体基板1中，通过将单晶Ga

另外，(001)面为Ga

(热处理温度)

通过遵循JIS R 1630的拉伸试验，调查了将表面活性化接合法中的热处理的温度设为500℃、800℃、1000℃的情况下和设为不进行热处理的情况下的半导体基板1的接合强度。进行该试验的半导体基板1的单晶Ga

在表面活性化接合法中不实施热处理而在室温进行了接合的情况下，当使拉伸强度增加到3MPa时，在单晶Ga

在表面活性化接合法中实施了500℃的热处理的情况下，当使拉伸强度增加到7.5MPa时，在单晶Ga

在表面活性化接合法中实施了800℃的热处理的情况下，当使拉伸强度增加到11.7MPa时，单晶Ga

在表面活性化接合法中实施了1000℃的热处理的情况下，当使拉伸强度增加到9.8MPa时，单晶Ga

接合界面的接合强度(界面处发生剥离的拉伸强度的下限值)只要为块体断裂强度以上就足够，因此可以说，在表面活性化接合法中实施了800℃以上的热处理的情况下的半导体基板1的接合强度足以投入实际应用。

从该结果可知，在表面活性化接合法中实施了800℃以上的热处理的情况下，单晶Ga

另外，拉伸试验的测定值的偏差为±15％左右，因此，以比9.8MPa小15％的8.3MPa的拉伸强度就可能使单晶Ga

(断裂韧性)

针对主面的面方位为(001)、(010)或者(-201)的三种单晶Ga

[表1]

表1的“弹性模量”项目中的“(001)Ga

[表2]

[表3]

表2的“平均”是指在基板上的5个点所测定的断裂韧性的平均值，“3个面方位平均”是指上述三种单晶Ga

单晶Ga

(电流-电压特性)

测定了半导体基板1的电流-电压特性。

图6A是用于测定的连接了电极的半导体基板1的垂直截面图。半导体基板1的作为单晶Ga

图6B是示出所测定的半导体基板1中的Ti/Au电极30与Ti/Au电极31之间的电流-电压特性的坐标图。根据图6B，得到的是直线状的电流-电压特性。由此可知，在半导体基板1中的作为单晶Ga

(热传导率)

一边改变多晶基板11的厚度与单晶Ga

[表4]

表4的“Ga

图7是绘制了表4所示的单晶Ga

根据表4、图7，在单晶Ga

以上说明了本发明的实施方式和实施例，但本发明不限于上述实施方式和实施例，能在不脱离发明的主旨的范围内进行各种变形实施。

另外，上面所述的实施方式和实施例并不限制权利要求书所涉及的发明。另外，应当注意，实施方式和实施例中所说明的特征的所有组合对用于解决发明的问题的方案来说并非都是必须的。

工业上的可利用性

提供一种包含有包括Ga

附图标记说明

1…半导体基板，2…肖特基势垒二极管，10、12…单晶Ga