显示装置

技术领域

本发明涉及显示装置。

背景技术

有机发光二极管(OLED)元件是电流驱动的发光元件，因此不需要背光源。除此之外，OLED元件具有实现低功耗、宽视角和高对比度的优点；被期望对平板显示装置的发展做出贡献。

有源矩阵(AM)OLED显示装置包括用于选择像素的晶体管和用于向像素供应电流的驱动晶体管。OLED显示装置中的晶体管是薄膜晶体管(TFT)；通常，使用低温多晶硅(LTPS)TFT和/或氧化物半导体TFT。对于诸如工业用监视器、PC监视器和TV监视器之类的中大型OLED显示装置，更经常使用包括氧化物半导体TFT的背板，因为可以在低温下在大型母玻璃上执行阵列工艺。

发明内容

要供应给OLED元件的点亮电流的量由驱动晶体管控制。因此，重要的是适当地生成用于驱动晶体管的控制信号以满足OLED元件的灰度级。

本发明的一个方面是一种显示装置，包括：显示面板；以及控制电路，所述控制电路被配置为控制所述显示面板，其中，所述显示面板包括：多个发光元件和多个像素电路，每个像素电路被配置为控制发光元件的发光；第一数据线，所述第一数据线用于向所述多个像素电路供应第一数据信号；第二数据线，所述第二数据线用于向所述多个像素电路供应第二数据信号；以及扫描线，所述扫描线用于控制所述多个像素电路，其中，每个像素电路连接到一条或多条扫描线，并且包括：驱动晶体管，所述驱动晶体管包括隔着第一栅极绝缘层面对半导体层的第一栅极电极和隔着第二栅极绝缘层面对所述半导体层的第二栅极电极，所述驱动晶体管被配置为控制要供应给所述发光元件的驱动电流；第一开关晶体管，所述第一开关晶体管连接到第一数据线和所述第一栅极电极，根据供应给扫描线的扫描信号控制所述第一开关晶体管导通或截止；以及第二开关晶体管，所述第二开关晶体管连接到第二数据线和所述第二栅极电极，根据供应给所述扫描线的所述扫描信号控制所述第二开关晶体管导通或截止，并且其中，所述控制电路被配置为：当所述第一开关晶体管导通时通过所述第一数据线向所述第一栅极电极供应第一数据信号，随后使所述第一开关晶体管截止；当所述第二开关晶体管导通时通过所述第二数据线向所述第二栅极电极供应第二数据信号，随后使所述第二开关晶体管截止；以及控制供应给每个像素电路的所述第一数据信号和所述第二数据信号，使得所述第二数据信号的电压根据所述第一数据信号和所述第二数据信号之间的预定关系而随着所述第一数据信号的电压变化。

本发明的一个方面是一种显示装置，包括：显示面板；以及控制电路，所述控制电路被配置为控制所述显示面板，其中，所述显示面板包括：多个发光元件和多个像素电路，每个像素电路被配置为控制发光元件的发光；数据线，所述数据线用于向所述多个像素电路供应第一数据信号和第二数据信号；以及第一扫描线和第二扫描线，所述第一扫描线和所述第二扫描线用于控制所述多个像素电路，其中，每个像素电路包括：驱动晶体管，所述驱动晶体管包括隔着第一栅极绝缘层面对半导体层的第一栅极电极和隔着第二栅极绝缘层面对所述半导体层的第二栅极电极，所述驱动晶体管被配置为控制要供应给所述发光元件的驱动电流；第一开关晶体管，所述第一开关晶体管连接到数据线和所述第一栅极电极，根据供应给第一扫描线的第一扫描信号控制所述第一开关晶体管导通或截止；以及第二开关晶体管，所述第二开关晶体管连接到所述数据线和所述第二栅极电极，根据供应给第二扫描线的第二扫描信号控制所述第二开关晶体管导通或截止，并且其中，所述控制电路被配置为：当所述第一开关晶体管导通时通过所述数据线向所述第一栅极电极供应第一数据信号，随后使所述第一开关晶体管截止；当所述第二开关晶体管导通时通过所述数据线向所述第二栅极电极供应第二数据信号，随后使所述第二开关晶体管截止；以及控制供应给每个像素电路的所述第一数据信号和所述第二数据信号，使得所述第二数据信号的电压根据所述第一数据信号和所述第二数据信号之间的预定关系而随着所述第一数据信号的电压变化。

本发明的一个方面是一种显示装置，包括：显示面板；以及控制电路，所述控制电路被配置为控制所述显示面板，其中，所述显示面板包括多个发光元件和多个像素电路，每个像素电路被配置为控制发光元件的发光，其中，每个像素电路包括驱动晶体管，所述驱动晶体管被配置为控制要供应给发光元件的驱动电流，其中，所述驱动晶体管包括隔着第一栅极绝缘层面对半导体层的第一栅极电极和隔着第二栅极绝缘层面对所述半导体层的第二栅极电极，其中，所述驱动晶体管被配置为在向所述第一栅极电极供应第一数据信号并且向所述第二栅极电极供应第二数据信号的状态下控制要供应给所述发光元件的驱动电流，其中，所述控制电路被配置为利用从多个显示模式中选择的显示模式来控制每个像素电路，其中，所述多个显示模式由所述第一数据信号与所述第二数据信号之间的不同关系以及所述第一数据信号与所述发光元件的亮度水平之间的不同关系来定义，并且其中，所述控制电路被配置为控制所述第一数据信号和所述第二数据信号以产生每个像素电路的驱动电流。

本发明的一个方面改进了显示装置的显示质量。

应当理解，上述概括描述和以下详细描述都是示例性和解释性的，而不是对本发明的限制。

附图说明

图1示意性地示出了作为显示装置的OLED显示装置的配置示例；

图2示出了本说明书的一个实施方式中的像素电路及其控制信号的配置示例；

图3是示意性地示出驱动晶体管的剖面结构的剖面图；

图4是用于控制图2中所示的像素电路的信号的时序图；

图5提供了当供应不同的第二数据信号Vdata2时第一数据信号Vdata1与从驱动晶体管供应给OLED元件的点亮电流之间的关系的仿真结果；

图6是示意性地示出当在层叠方向上观看图2所示的像素电路的器件时该器件的平面结构的平面图；

图7示意性地示出了沿着图6中的剖面线VII-VII’的剖面结构；

图8示意性地示出了沿着图6中的剖面线VIII-VIII’的剖面结构；

图9示出了本说明书的另一实施方式中的像素电路及其控制信号的配置示例；

图10是用于驱动图9所示的像素电路的时序图；

图11是示意性地示出当在层叠方向上观看图9所示的像素电路的器件时该器件的平面结构的平面图；

图12示意性地示出了显示装置的电路配置的示例；

图13示出了用于向一个像素电路列输出第一数据信号Vdata1和第二数据信号Vdata2的数据驱动器中的电路的配置示例；

图14示出了第一数据信号Vdata1与第二数据信号Vdata2之间的关系的示例；

图15示出了本说明书的又一实施方式中的像素电路及其控制信号的配置示例；

图16示出了像素电路的又一配置示例；

图17是用于驱动图16所示的像素电路的时序图；

图18是示意性地示出当在层叠方向上观看图16所示的像素电路的器件时该器件的平面结构的平面图；

图19示出了第一数据信号Vdata1与第二数据信号Vdata2之间的关系的示例；

图20是示出图19中的第一数据信号与第二数据信号之间的关系的效果的曲线图；

图21示出了灰度级与第一数据信号Vdata1之间的关系的示例；

图22示出了在不使用HDR驱动的情况下进行显示时的第二数据信号Vdata2与第一数据信号Vdata1之间的关系的示例；

图23示出了HDR模式中的控制电压Vdata2与灰度级电压Vdata1之间的关系的示例；

图24示出了HDR模式中灰度级电压Vdata1与点亮电流I_oled(亮度)之间的关系的示例以及标准模式中灰度级电压Vdata1与点亮电流I_oled(亮度)之间的关系的示例；

图25示出了微型LED像素电路的配置示例；

图26是示意性地示出微型LED像素电路的结构示例的平面图；

图27是沿着图26中的剖面线Y-Y’的剖面图；

图28是示意性地示出微型LED显示装置的显示区域的透视图；

图29是沿着图28中的剖面线A-A’的剖面图；

图30示出了数据驱动器的示例；以及

图31示出了将具有不同发光水平特性的区域包括在一起的所显示的图像。

具体实施方式

在下文中，将具体参照附图描述实施方式。附图中共同的元件由相同的附图标记表示，并且为了清楚地理解描述，附图中的一些元件在尺寸或形状上被放大。

以下公开了用于改善电致发光显示装置中的发光元件的点亮电流的控制的技术。电致发光显示装置是利用响应于点亮电流而发光的发光元件的显示装置，如有机发光二极管(OLED)显示装置。

在本说明书的一个实施方式中，驱动晶体管具有双栅极结构。换言之，每个驱动晶体管都包括夹置沟道区域的第一栅极电极和第二栅极电极。栅极绝缘层介于第一栅极电极与沟道区域之间以及第二栅极电极与沟道区域之间。

驱动晶体管通过供应与发光水平相对应的点亮电流来控制要从发光元件发射的光的亮度。点亮电流根据驱动晶体管的第一栅极电极和第二栅极电极的栅极电压而变化。

显示装置的控制电路向第一栅极电极供应第一数据信号(第一栅极电压)，并且还向第二栅极电极供应第二数据信号(第二栅极电压)。第一栅极电压处于与期望灰度级相对应的值。灰度级与发光元件的光的亮度水平相关联。较低的灰度级用于较暗的光，而较高的灰度级则用于较亮的光。

对于灰度范围(亮度范围)的至少一部分，第二数据信号随第一数据信号的变化而变化。根据第一数据信号而变化的第二数据信号使得驱动晶体管的亚阈值因子能够被控制在期望值。

本说明书的一个实施方式控制供应给每个像素电路的第一数据信号和第二数据信号，使得第二数据信号的电压根据第一数据信号与第二数据信号之间的预定关系而随着第一数据信号的电压变化。第二数据信号以与第一数据信号不同的方式变化。

在本说明书的一个实施方式中，第二数据信号在极性上与第一数据信号相反地变化。换言之，第二数据信号随着第一数据信号的增大而减小，并且随着第一数据信号的减小而增大。在本说明书的一个实施方式中，所述灰度范围的一部分是从最低灰度级到高于该最低灰度级的第一灰度级的连续范围(称为低灰度级范围)。第一灰度级可以是最高灰度级，使得第二数据信号在整个灰度范围内在极性上与第一数据信号相反地变化。第一灰度级可以是最低灰度级和最高灰度级之间的中间灰度级。在这种情况下，第二数据信号可以在高于第一灰度级的范围内固定或以与第一数据信号相同的极性变化。

第一数据信号被表示为Vdata1，第二数据信号被表示为Vdata2。低灰度范围的数据信号Vdata1和Vdata2可以具有以下关系：Vdata2＝V0+k×Vdata1，其中V0是常数，k是负系数。Vdata1和Vdata2之间的关系可以通过根据OLED显示装置的设计给出的函数来表示。

向具有双栅极结构的驱动晶体管供应极性相反地变化的栅极电压增大了驱动晶体管的亚阈值因子，使得能够向发光元件供应更精确地对应于灰度级的点亮电流。特别地，在低灰度范围内的这种控制增大了灰度级之间的电位差(电压差)，从而促进了在低灰度范围内的发光控制。因此，可以有效地减少显示中的亮度MURA(不均匀性)。

氧化物半导体薄膜晶体管(TFT)通常具有小于0.2V/decade(十年)的亚阈值因子。由于这个原因，上述栅极电压控制提供了显著的效果，特别是对于采用氧化物半导体TFT作为驱动晶体管的像素电路来说。

需要驱动晶体管在一个或多个帧时段期间保持第一数据信号和第二数据信号。本说明书的一个实施方式中的像素电路包括第一开关晶体管和第二开关晶体管。第一开关晶体管接通/断开第一栅极电极与用于传输第一数据信号的数据线之间的电连接。第二开关晶体管接通/断开第二栅极电极与用于传输第二数据信号的数据线之间的电连接。

用于传输第一数据信号的数据线和用于传输第二数据信号的数据线可以是同一条数据线或不同的数据线。当第一开关晶体管处于导通状态时，它从数据线向第一栅极电极供应第一数据信号。在供应第一数据信号之后，第一开关晶体管截止。当第二开关晶体管处于导通状态时，它从数据线向第二栅极电极供应第二数据信号。在供应第二数据信号之后，第二开关晶体管截止。

因此，第一数据信号和第二数据信号在第一栅极电极和第二栅极电极处保持一个帧时段。显示装置在一帧内依次选择像素行，并将数据信号写入所有像素行。显示装置在所有像素行中保持数据信号以保持所显示的图像，直到写入接下来的数据信号。用于显示图像的数据信号是基于从外部接收的视频数据的帧而生成的。

控制具有双栅极结构的驱动晶体管的方法和包括这种驱动晶体管的像素电路可应用于包括OLED元件以外的不同种类的发光元件的显示装置。

显示装置的配置

图1示意性地示出了作为显示装置的OLED显示装置10的配置示例。图1中的水平方向是X轴方向，而竖直方向是垂直于X轴方向的Y轴方向。OLED显示装置10包括其上制造有OLED元件(发光元件)的薄膜晶体管(TFT)基板100和用于封装OLED元件的封装基板150。

TFT基板100和封装基板150之间的空间填充有诸如干燥氮气的惰性气体并被密封。代替封装基板150，可以采用具有不同结构的结构封装单元，例如利用薄膜封装的结构封装单元。

在TFT基板100的显示区域125之外的阴极电极区域114的外围中，设置扫描电路131和132、驱动器IC 134以及解复用器136。驱动器IC 134通过柔性印刷电路(FPC)135连接到外部装置。扫描电路131和132驱动TFT基板100上的扫描线。

驱动器IC 134例如安装有各向异性导电膜(ACF)。驱动器IC 134向扫描电路131和132提供功率和时序信号(控制信号)，并且还向解复用器136提供数据信号。

解复用器136将驱动器IC 134的一个引脚的输出依次输出到d条数据线(d是大于1的整数)。解复用器136在每个扫描时段将来自驱动器IC 134的数据信号的输出数据线改变d次，以驱动驱动器IC 134的输出引脚的d倍的数据线。

显示区域125包括多个OLED元件和多个像素电路，这些像素电路用于控制多个OLED元件的发光。在彩色OLED显示装置的示例中，每个OLED元件发射红色、蓝色和绿色中的一种颜色的光。多个像素电路构成像素电路阵列。例如，多个OLED元件和多个像素电路以矩阵布置。

如稍后将描述的，每个像素电路包括具有双栅极结构的驱动TFT(驱动晶体管)和两个开关晶体管，每个开关晶体管连接在驱动TFT的两个栅极电极中的一个栅极电极与共同的或不同的数据线之间。两个开关晶体管中的每一个都导通/截止，使得数据信号将被供应给相关联的栅极电极并在该栅极电极处保持一帧。两个栅极电极处的数据信号(栅极电压)以模拟方式改变驱动TFT的电导，以向OLED元件供应与灰度级相对应的正向偏置电流。

像素电路的配置

图2示出了本说明书的一个实施方式中的像素电路及其控制信号的配置示例。该像素电路被包括在第l像素电路行中(l是整数)。该像素电路包括四个晶体管(TFT)M1至M4，每个晶体管具有栅极电极、源极区域和漏极区域。在该示例中，所有晶体管M1至M4都是n型TFT。n型TFT可以是氧化物半导体TFT。

晶体管M1是用于控制OLED元件E1的点亮电流的量的驱动晶体管。晶体管M1具有包括第一栅极电极G1和第二栅极电极G2的双栅极结构。驱动晶体管M1的漏极区域连接到用于传输正电源电位PVDD的电源线241。驱动晶体管M1根据栅极电极G1和G2处的栅极电压来控制要从电源线241供应到OLED元件E1的点亮电流的量。

该像素电路包括存储电容元件Cst1和Cst2。存储电容元件Cst1是第三电容元件，并且它连接在用于传输正电源电位PVDD的电源线241与驱动晶体管M1的第一栅极电极G1之间。存储电容元件Cst1保持驱动晶体管M1的第一栅极电极G1与电源线241之间的电压。驱动晶体管M1的漏极区域连接到电源线241，并且漏极电位是正电源电位PVDD。

第一栅极电极G1的栅极电压通过存储在存储电容元件Cst1和第一栅极电极G1的栅极电容器中的电荷来维持。第一栅极电极G1的栅极电压处于取决于由第一数据线201传输的第一数据信号Vdata1的值。根据设计，可以去除存储电容元件Cst1。

存储电容元件Cst2是第四电容元件，其连接在用于传输正电源电位PVDD的电源线241与驱动晶体管M1的第二栅极电极G2之间。存储电容元件Cst2保持驱动晶体管M1的第二栅极电极G2与电源线241之间的电压。

第二栅极电极G2的栅极电压由存储在存储电容元件Cst2和第二栅极电极G2的栅极电容器中的电荷来维持。第二栅极电极G2的栅极电压处于取决于由第二数据线202传输的第二数据信号Vdata2的值。在本说明书的一个实施方式中，存储电容元件Cst2的电容和面积小于存储电容元件Cst1的电容和面积。这种配置有助于实现像素电路，同时实现对驱动晶体管M1的适当控制。根据设计，可以去除存储电容元件Cst2。

晶体管M2是第一开关晶体管，用于选择要被供应第一数据信号Vdata1的像素电路并将第一数据信号(电压)Vdata1施加到第一栅极电极G1。晶体管M2的源极/漏极区域中的一者(源极区域或漏极区域)连接到第一栅极电极G1与第一存储电容元件Cst1之间的节点，并且另一者(漏极区域或源极区域)连接到用于传输第一数据信号Vdata1的数据线201。

晶体管M2的栅极电极连接到用于传输来自扫描电路131的选择信号S2的传输线212。晶体管M2由选择信号S2控制。当晶体管M2导通时，晶体管M2将从驱动器IC 134通过数据线201供应的第一数据信号Vdata1供应给第一栅极电极G1和第一存储电容元件Cst1。

晶体管M4是第二开关晶体管，用于选择要被供应第二数据信号Vdata2的像素电路并将第二数据信号(电压)Vdata2施加到第二栅极电极G2。晶体管M4的源极/漏极区域中的一者连接到第二栅极电极G2与第二存储电容元件Cst2之间的节点，并且另一者连接到用于传输第二数据信号Vdata2的数据线202。

晶体管M4的栅极电极连接到用于传输来自扫描电路131的选择信号S2的传输线212。晶体管M4由选择信号S2控制。当晶体管M4导通时，晶体管M4将从驱动器IC 134通过数据线202供应的第二数据信号Vdata2供应给第二栅极电极G2和第二存储电容元件Cst2。

OLED元件E1的阴极连接到用于供应阴极电源电位PVEE的电源线204。在图2的示例中，OLED元件E1的阳极连接到驱动晶体管M1的源极区域。晶体管M3用于向驱动晶体管M1的源极区域和OLED元件E1的阳极供应复位电位Vrst。

晶体管M3的源极/漏极区域中的一者连接到用于传输复位电位Vrst的电源线242，并且另一者连接到驱动晶体管M1的源极区域和OLED元件E1的阳极。复位电位Vrst可以等于或低于阴极电源电位PVEE。在这些电位相等的情况下(例如，处于接地电位)，可以在复位电位Vrst和阴极电源电位PVEE之间共享传输线(电源线)。与正电源电位PVDD相比，阴极电源电位PVEE可以被称为负电源电位。

晶体管M3的栅极电极连接到用于传输选择信号S3的控制信号线213，并且晶体管M3由选择信号S3控制。当晶体管M3通过来自扫描电路131的选择信号S3导通时，晶体管M3将由电源线242传输的复位电位Vrst供应给驱动晶体管M1的源极区域和OLED元件E1的阳极。

该像素电路包括电容元件C1和C2。这些电容元件的电容和面积可以相等。电容元件C1是第一电容元件，并且其连接在驱动晶体管M1的第一栅极电极G1与源极区域之间。电容元件C2是第二电容元件，并且其连接在驱动晶体管M1的第二栅极电极G2与源极区域之间。

如上所述，驱动晶体管M1的源极区域被暂时充电到复位电位Vrst。当OLED元件E1发光时，驱动晶体管M1的源极电位增大到由点亮电流(驱动电流)的值确定的电位VA。因此，电位的变化(VA–Vrst)通过电容元件C1和C2添加到驱动晶体管M1的栅极电位(自举)，从而实现驱动晶体管M1的恒定电流操作。

驱动晶体管的结构

图3是示意性地示出驱动晶体管M1的剖面结构的剖面图。底涂层UL铺设在绝缘基板SUB上方，并且在其上制造驱动晶体管M1。在本说明书中，更远离基板的一侧被称为上侧，更靠近基板的一侧被称为下侧。

驱动晶体管M1包括第二栅极电极G2和位于第二栅极电极G2与氧化物半导体层OS之间的栅极绝缘层GI2。第二栅极电极G2是底栅电极。栅极绝缘层GI2也被称为第二栅极绝缘层或底栅绝缘层。氧化物半导体层OS由金属氧化物制成。

氧化物半导体层OS包括源极区域SR、漏极区域DR和沟道区域CR，沟道区域CR在面内方向上位于源极区域SR与漏极区域DR之间。第二栅极绝缘层GI2可以是氧化硅膜、或氧化硅膜(上侧)与氮化硅膜(下侧)的堆叠体。

氧化物半导体层OS直接设置在第二栅极绝缘层GI2的上方(与之接触)。金属氧化物的一个示例是铟镓锌氧化物(IGZO)。源极区域SR和漏极区域DR由电阻降低的金属氧化物制成。沟道区域CR由电阻未降低的金属氧化物(半导体)制成。

第二栅极电极G2隔着第二栅极绝缘层GI2与沟道区域CR相对。第二栅极电极G2、第二栅极绝缘层GI2和沟道区域CR从底部(更靠近基板的一侧)开始按该顺序依次叠置。第二栅极绝缘层GI2与沟道区域CR和第二栅极电极G2接触。第二栅极电极G2被供应对应于第二数据信号Vdata2的信号电压。

驱动晶体管M1还包括第一栅极电极G1和在面内方向上位于第一栅极电极G1与沟道区域CR之间的栅极绝缘层GI1。第一栅极电极G1是顶栅电极。栅极绝缘层GI1也被称为第一栅极绝缘层或顶栅绝缘层。

第一栅极绝缘层GI1可以是氧化硅膜、氮化硅膜、或氧化硅膜和氮化硅膜的堆叠体。沟道区域CR、第一栅极绝缘层GI1和第一栅极电极G1从底部(更靠近基板的一侧)开始按该顺序依次叠置。第一栅极绝缘层GI1与沟道区域CR和第一栅极电极G1接触。

第一栅极电极G1被供应对应于第一数据信号Vdata1的信号电压。第一栅极电极G1可以用作用于产生源极区域SR和漏极区域DR的掩模(自对准)。第一栅极电极G1还阻挡外部光到达沟道区域CR。

第一栅极电极G1和低于第一栅极电极G1的层被层间绝缘层ILD和层间绝缘层ILD上方的钝化层PAS覆盖。层间绝缘层ILD和钝化层PAS是绝缘层。源极电极SE延伸穿过层间绝缘层ILD和第一栅极绝缘层GI1并与源极区域SR接触。漏极电极DE延伸穿过层间绝缘层ILD和第一栅极绝缘层GI1且与漏极区域DR接触。

像素电路的操作

图4是用于控制图2中所示的像素电路的信号的时序图。图4是用于选择第l行并将数据信号写入其中的像素电路的时序图。具体地，图4示出了选择信号S2、选择信号S3、第一数据信号Vdata1和第二数据信号Vdata2的时序。竖直虚线之间的间隔相等，并且每个间隔表示1H时段。

在时间T0之前的时段是发光时段。选择信号S2和S3为低电平。在该时段期间，晶体管M2至M4截止。因此，第一栅极电极G1和第二栅极电极G2的栅极电压被维持。对应于数据信号的水平的恒定点亮电流通过驱动晶体管M1从电源线241供应给OLED元件E1，使得OLED元件E1发光。

从时间T0到时间T1的时段是复位时段。紧接在时间T0之后，选择信号S3从低电平变为高电平。选择信号S2保持为低电平。响应于选择信号S3的变化，晶体管M3导通。晶体管M2和M4保持截止。由于晶体管M3导通，因此驱动晶体管M1的源极区域和OLED元件E1的阳极被复位为复位电位Vrst。

紧接在时间T1之前，选择信号S3从高电平变为低电平，晶体管M3截止。紧接在时间T1之后，选择信号S2从低电平变为高电平。响应于选择信号S2的变化，晶体管M2和M4导通。

第一数据信号Vdata1通过处于导通状态的晶体管M2被供应给第一栅极电极G1。同时，第二数据信号Vdata2通过处于导通状态的晶体管M4被供应给第二栅极电极G2。第一数据信号Vdata1和第二数据信号Vdata2以1H的周期改变为相关联的像素行的电压。如上所述，第一数据信号Vdata1和第二数据信号Vdata2对于每个像素在极性上相反地变化。

图5提供了当供应不同的第二数据信号Vdata2时第一数据信号Vdata1与从驱动晶体管M1供应给OLED元件E1的点亮电流之间的关系的仿真结果。曲线图的横轴表示第一数据信号Vdata1，纵轴表示点亮电流的对数值。

曲线351表示在第二数据信号Vdata2＝6.0+Vdata1的情况下第一数据信号Vdata1与点亮电流之间的关系。曲线352表示在第二数据信号Vdata2＝6.0的情况下第一数据信号Vdata1与点亮电流之间的关系。曲线353表示在第二数据信号Vdata2＝6.0–0.5*Vdata1的情况下第一数据信号Vdata1与点亮电流之间的关系。曲线354表示在第二数据信号Vdata2＝6.0–Vdata1的情况下第一数据信号Vdata1与点亮电流之间的关系。

在图5中提供的示例中，每条曲线中的第二数据信号Vdata2由V0+k*Vdata1给出，其中V0是6.0，k是特定于曲线的值。随着k的值变小，曲线的斜率变得不那么陡峭，换言之，驱动晶体管的阈值电压Vth变得更高，并且亚阈值因子(S因子)变得更大。如从这些仿真结果中注意到的，具有取决于第一数据信号Vdata1的水平并提高阈值电压Vth的特性的第二数据信号Vdata2可以增大驱动晶体管的S因子。S因子可以由比例系数k控制，对于比例系数k可以选择对于显示性能最佳的任何值。

像素电路的器件结构

图6是示意性地示出当在层叠方向上观看图2所示的像素电路的器件时该器件的平面结构的平面图。在图6中省略了存储电容元件Cst2。晶体管M2、M3和M4具有双栅极结构；向每个晶体管的顶栅电极和底栅电极供应相同的控制信号。

图6示出了像素电路中的氧化物半导体层OS和导体层。带有斜线的正方形表示不同导体层的接触区域。接触区域是设置在通孔中的导电区域，通孔在层叠方向上延伸穿过一个或多个绝缘层。包括在同一层的图案中的由相同材料制成的元件由相同种类的线表示。

传输线212T和212B用于传输选择信号S2。传输线213T和213B用于传输选择信号S3。第一数据线201用于传输第一数据信号Vdata1，第二数据线202用于传输第二数据信号Vdata2。电源线241用于传输正电源电位PVDD，电源线242用于传输复位电位Vrst。

如参照图2所描述的，像素电路包括晶体管M1至M4。这些晶体管的半导体层是氧化物半导体层OS的一部分。如上所述，驱动晶体管M1包括第一栅极电极G1和第二栅极电极G2。第二栅极电极G2以及传输线212B和213B被包括在第一金属层的图案中。第一栅极电极G1、传输线212T和213T、以及电源线242被包括在第二金属层的图案中。数据线201和202以及电源线241被包括在第三金属层的图案中。这些金属层从更靠近绝缘基板的一侧开始按第一金属层、第二金属层和第三金属层的顺序铺设。

接触区域CONT1是晶体管M2的源极/漏极区域中的一者与第一数据线201之间的接触区域。接触区域CONT2是晶体管M4的源极/漏极区域中的一者与第二数据线202之间的接触区域。接触区域CONT3是OLED元件的阳极电极RE与像素电路之间的接触区域。阳极电极RE位于第三金属层上方。

图7示意性地示出了沿着图6中的剖面线VII-VII’的剖面结构。图7主要示出了晶体管M1、M2和M4。在由聚酰亚胺或玻璃制成的基板SUB上制造像素电路的层叠结构。可以是氮化硅层的底涂层UL设置在基板SUB上。

第一金属层被铺设在底涂层UL上方。具体地，在图7中示出了用于传输选择信号S2的传输线212B和驱动晶体管M1的第二栅极电极G2。如图7所示，传输线212B的部分对应于晶体管M2和M4的底栅电极。第一金属层可以由诸如W、Mo或Ta的金属或其合金制成。

栅极绝缘层GI2被铺设为覆盖第一金属层。栅极绝缘层GI2可以由氧化硅或氮化硅制成。氧化物半导体层OS被铺设在栅极绝缘层GI2上方。氧化物半导体层OS包括电阻降低的源极/漏极区域和高电阻的沟道区域，每个沟道区域被两个源极/漏极区域夹置。此外，栅极绝缘层GI1被铺设为覆盖氧化物半导体层OS。栅极绝缘层GI1可以由氧化硅或氮化硅制成。

第二金属层铺设在栅极绝缘层GI1上方。具体地，在图7中示出了用于传输选择信号S2的传输线212T和驱动晶体管M1的第一栅极电极G1。如图7所示，传输线212T的部分对应于晶体管M2和M4的顶栅电极。第二金属层可以由诸如W、Mo或Ta的金属或其合金制成。

层间绝缘层ILD被铺设为覆盖第二金属层。层间绝缘层ILD可以由氧化硅或氮化硅制成。第三金属层被设置在层间绝缘层ILD上方。第三金属层可以是单个Al层或Ti/Al/Ti的多层结构。

包括在图7所示的第三金属层中的元件是用于第一数据信号Vdata1的传输线201、用于第二数据信号Vdata2的传输线202、和电源线241。此外，图7示出了晶体管M2的源极/漏极区域中的一者与驱动晶体管M1的第一栅极电极G1之间的互连区域IC1、以及晶体管M4的源极/漏极区域中的一者与驱动晶体管M1的第二栅极电极G2之间的互连区域IC2。

传输线201和202中的每一者通过延伸穿过层间绝缘层ILD和栅极绝缘层GI1的接触孔与氧化物半导体层OS直接接触。互连区域IC1通过延伸穿过层间绝缘层ILD和栅极绝缘层GI1的接触孔与晶体管M2的氧化物半导体层OS直接接触，并且还通过延伸穿过层间绝缘层ILD的接触孔与驱动晶体管M1的第一栅极电极G1直接接触。

互连区域IC2通过延伸穿过层间绝缘层ILD和栅极绝缘层GI1的接触孔与晶体管M4的氧化物半导体层OS直接接触，并且还通过延伸穿过层间绝缘层ILD和栅极绝缘层GI1和GI2的接触孔与驱动晶体管M1的第二栅极电极G2直接接触。

钝化层PAS和钝化层PAS上方的平坦化层PLN被设置为覆盖低于这些层的层。钝化层PAS和平坦化层PLN可以由有机或无机绝缘体制成。OLED元件的阳极电极RE被设置在平坦化层PLN上方。阳极电极RE可以具有ITO/Ag/ITO或IZO/Ag/IZO的结构。

图8示意性地示出了沿着图6中的剖面线VIII-VIII’的剖面结构。图8主要示出了晶体管M3、电容元件C2、存储电容元件Cst1、和驱动晶体管M1。以下主要描述图7中未示出的元件。

第一金属层包括用于传输选择信号S3的传输线213B和电容元件C2的电极。传输线213B的一部分对应于晶体管M3的底栅电极。电容元件C2由第一金属层中的该电极、晶体管M3的源极/漏极区域中的一者、以及其间的栅极绝缘层GI2组成。

第二金属层包括用于传输复位电位Vrst的电源线242和用于传输选择信号S3的传输线213T。传输线213T的一部分对应于晶体管M3的顶栅电极。

第三金属层包括在电源线242和晶体管M3的源极/漏极区域之间的互连区域IC3。互连区域IC3通过延伸穿过层间绝缘层ILD和栅极绝缘层GI1的接触孔与晶体管M3的氧化物半导体层OS直接接触，并且还通过延伸穿过层间绝缘层ILD的接触孔与电源线242直接接触。

用于正电源电位的电源线241的一部分对应于存储电容元件Cst1的电极。存储电容元件Cst1由电源线241、驱动晶体管M1的第一栅极电极G1、以及其间的层间绝缘层ILD组成。

像素电路的配置示例

图9示出了本说明书的另一个实施方式中的像素电路及其控制信号的配置示例。该像素电路补偿驱动晶体管M1的阈值电压Vth的变化。主要描述与图2中所示的像素电路配置的不同之处。除了图2中的像素电路之外，该像素电路还包括晶体管M5和M6。晶体管M5和M6是n型TFT。此外，添加了用于传输选择信号S4的传输线214和用于传输基准电源电位Vref的电源线243。基准电源电位Vref的值可以是正电源电位PVDD和复位电源电位Vrst之间的值，例如，是比复位电源电位Vrst高几伏的值。

晶体管M5连接在驱动晶体管M1的第一栅极电极G1(图9中省略了该附图标记)与用于基准电源电位的电源线243之间。晶体管M5的栅极电极连接到用于选择信号S4的传输线214。晶体管M6连接在驱动晶体管M1的第二栅极电极G2(图9中省略了该附图标记)与用于基准电源电位的电源线243之间。晶体管M6的栅极电极连接到用于选择信号S4的传输线214。

图10是用于驱动图9所示的像素电路的时序图。具体地，图10示出了第(n-1)像素电路行、第n像素电路行、和第(n+1)像素电路行的选择信号S2、S3和S4以及数据信号Vdata1和Vdata2的时间变化。用于两个相邻像素电路行的相同种类的选择信号在相位上偏移1H。

通过示例的方式来描述对第n像素电路行中的像素电路的控制。在时间T10处，选择信号S4(n)从低电平变为高电平。作为响应，晶体管M5和M6导通。此外，选择信号S3(n)从低电平变为高电平。作为响应，晶体管M3导通。选择信号S2(n)保持低电平，晶体管M2和M4保持截止。

在比时间T10晚2H的时间T11，选择信号S3(n)从高电平变为低电平。选择信号S4(n)保持为高电平，选择信号S2(n)保持为低电平。响应于选择信号S3(n)的变化，晶体管M3截止。

在比时间T11晚5H的时间T12，选择信号S4(n)保持为高电平。选择信号S3(n)和S2(n)保持为低电平。在从时间T11到T12的时段期间，存储电容元件Cst1和Cst2被用于补偿驱动晶体管M1的第一栅极侧和第二栅极侧的阈值电压Vth的变化的电压充电。

在比时间T12晚1H的时间T13，选择信号S4(n)从高电平变为低电平。响应于选择信号S4(n)的变化，晶体管M5和M6截止。选择信号S2(n)从低电平变为高电平。选择信号S3(n)保持为低电平。响应于选择信号S2(n)的变化，晶体管M2和M4导通。数据信号Vdata1和Vdata2被写入像素电路。

在比时间T13晚1H的时间T14，选择信号S2(n)从高电平变为低电平。选择信号S4(n)和S3(n)保持为低电平。响应于选择信号S2(n)的变化，晶体管M2和M4截止。第n像素电路行的发光时段在时间T14开始。

图11是示意性地示出当在层叠方向上观看图9中的像素电路的器件时该器件的平面结构的平面图。在图11中省略了存储电容元件Cst2。与图6的像素电路的示例中的元件相同的元件由相同的附图标记表示，即使它们具有不同的形状。除了图6中的像素电路的元件之外，图11还包括晶体管M5和M6、用于选择信号S4的传输线214T和214B、以及用于基准电源电位Vref的电源线243。晶体管M5和M6是氧化物半导体TFT。

晶体管M5和M6具有双栅极结构；其中每个晶体管的顶栅电极和底栅电极被供应相同的控制信号。传输线214T和214B用于传输选择信号S4。传输线214T的一部分对应于晶体管M5的顶栅电极，而另一部分对应于晶体管M6的顶栅电极。传输线214B的一部分对应于晶体管M5的底栅电极，而另一部分对应于晶体管M6的底栅电极。传输线214B被包括在第一金属层中，传输线214T被包括在第二金属层中。

用于基准电源电位Vref的电源线243被包括在第二金属层中。互连区域IC4通过接触区域将电源线243与晶体管M5的源极/漏极区域中的一者连接。互连区域IC5通过接触区域将电源线243与晶体管M6的源极/漏极区域中的一者连接。

图12示意性地示出了显示装置的电路配置的示例。其中的像素电路具有图9所示的配置。该显示装置的显示区域包括以矩阵排列的像素电路370。在图12中，作为示例，像素电路中的一个被提供有附图标记370。像素电路的数量和每个像素电路的大小与实际的不同。

控制电路包括布置在显示区域外部的数据驱动器371、电源电路372、以及扫描电路361、362和363。数据驱动器351向各个像素电路列输出第一数据信号Vdata1和第二数据信号Vdata2。电源电路352向像素电路370供应正电源电位PVDD、基准电源电位Vref、和复位电源电位Vrst。数据驱动器351和电源电路352可以被包括在驱动器IC 134中。

扫描电路361针对各个像素电路行依次输出选择信号S2。扫描电路362针对各个像素电路行依次输出选择信号S4。扫描电路363针对各个像素电路行依次输出选择信号S3。

图13示出了用于向一个像素电路列输出第一数据信号Vdata1和第二数据信号Vdata2的电路的配置示例。该电路被包括在数据驱动器351中。数据驱动器351包括第一DA转换器(DAC1)401、第二DA转换器(DAC2)402、第一缓冲放大器405、和第二缓冲放大器406。向第一DA转换器401供应基准电位Vo和接地电位以执行DA转换。向第二DA转换器402供应基准电位-Vo和接地电位以执行DA转换。

第一DA转换器401将数字数据转换为模拟信号。第一缓冲放大器405放大来自第一DA转换器401的模拟信号(包括放大为相同强度)，并将第一数据信号Vdata1输出到数据线。第二DA转换器402将上述数字数据转换为另一模拟信号。第二缓冲放大器406放大来自第二DA转换器402的模拟信号(包括放大为相同强度)，并将第二数据信号Vdata2输出到数据线。可以通过适当地选择要供应给第二DA转换器402的基准电位来选择第一数据信号Vdata1与第二数据信号Vdata2之间的关系的期望特性。

图14示出了第一数据信号Vdata1与第二数据信号Vdata2之间的关系的示例。曲线图的横轴表示第一数据信号Vdata1，纵轴表示第二数据信号Vdata2。实线451表示Vdata2＝V0–Vdata1的关系。虚线452表示Vdata2＝V0+k*Vdata1(k<–1)的关系。在由双点划线453表示的关系中，Vdata2在低水平区域中随着Vdata1的增大而线性减小，并且从特定灰度级开始变为恒定值。

在本说明书的一个实施方式中，在用于显示图像的OLED元件的灰度(亮度)范围的包括一些连续的最低灰度级的至少一部分中，Vdata2在极性上与Vdata1相反地变化。换言之，在包括OLED元件的最低灰度级的部分范围内，Vdata2相对于Vdata1的变化率低于0。这种配置增大了灰度级之间的电位差(电压差)，并有助于发光控制，尤其是在低灰度范围内。因此，可以有效地降低显示中的不均匀性。

Vdata2与Vdata1之间的关系不限于图14中提供的示例。例如，在灰度范围的至少一部分中，Vdata2可以随着Vdata1的增大而非线性地减小。在从最低灰度级到最高灰度级的整个灰度范围内，Vdata2相对于Vdata1的变化率可以不高于0，或者在灰度范围的一部分中该变化率为正。

图15示出了本说明书的又一实施方式中的像素电路及其控制信号的配置示例。该像素电路被包括在第l像素电路行中(l是整数)。以下主要描述与图2中的像素电路的不同之处。

图15中的像素电路是通过用为p型TFT的驱动晶体管M11替代图2中的驱动晶体管M1以及用存储电容元件Cst11和Cst12替代图2中的存储电容元件Cst1和Cst2而获得的。图2中的电容元件C1和C2被去除。

晶体管M11是控制用于OLED元件E1的点亮电流的量的驱动晶体管。晶体管M11具有双栅极结构。驱动晶体管M11的源极区域连接到用于传输正电源电位PVDD的电源线241。驱动晶体管M11根据两个栅极电极G11和G12处的栅极电压来控制从电源线241供应给OLED元件E1的点亮电流的量。

该像素电路包括存储电容元件Cst11和Cst12。存储电容元件Cst11连接在用于传输正电源电位PVDD的电源线241与驱动晶体管M11的第一栅极电极G11之间。存储电容元件Cst11存储驱动晶体管M11的第一栅极电极G11与电源线241之间的电压。驱动晶体管M11的源极区域连接到电源线241，并且源极电位是正电源电位PVDD。

存储电容元件Cst11与第一栅极电极G11的栅极电容器一起保持第一栅极电极G11的栅极电压。第一栅极电极G11的栅极电压处于取决于由第一数据线201传输的第一数据信号Vdata1的值。根据设计，可以去除存储电容元件Cst11。

存储电容元件Cst12连接在用于传输正电源电位PVDD的电源线241与驱动晶体管M11的第二栅极电极G12之间。存储电容元件Cst12存储驱动晶体管M11的第二栅极电极G12与电源线241之间的电压。

存储电容元件Cst12与第二栅极电极G12的栅极电容器一起保持第二栅极电极G12的栅极电压。第二栅极电极G12的栅极电压处于取决于由第二数据线202传输的第二数据信号Vdata2的值。在本说明书的一个实施方式中，存储电容元件Cst12的电容和面积小于存储电容元件Cst11的电容和面积。这种配置有助于实现像素电路，同时实现对驱动晶体管M11的适当控制。根据设计，可以去除存储电容元件Cst12。

晶体管M2的源极/漏极区域中的一者(源极区域或漏极区域)连接到第一栅极电极G11与第一存储电容元件Cst11之间的节点，并且另一者(漏极区域或源极区域)连接到用于传输第一数据信号Vdata1的数据线201。当晶体管M2导通时，晶体管M2将从驱动器IC 134通过数据线201供应的第一数据信号Vdata1供应给第一栅极电极G11和第一存储电容元件Cst11。

晶体管M4的源极/漏极区域中的一者连接到第二栅极电极G12与第二存储电容元件Cst12之间的节点，并且另一者连接到用于传输第二数据信号Vdata2的数据线202。当晶体管M4导通时，晶体管M4将从驱动器IC 134通过数据线202供应的第二数据信号Vdata2供应给第二栅极电极G12和第二存储电容元件Cst12。

在图15的示例中，OLED元件E1的阳极连接到驱动晶体管M11的漏极区域。晶体管M3的源极/漏极区域中的一者连接到用于传输复位电位Vrst的电源线242，并且另一者连接到驱动晶体管M11的漏极区域和OLED元件E1的阳极。当晶体管M3通过来自扫描电路131的选择信号S3导通时，它将由电源线242传输的复位电位Vrst供应给驱动晶体管M11的漏极区域和OLED元件E1的阳极。

用于控制图15中的像素电路的信号的时序图可以与图4中提供的时序图相同。

接下来，描述像素电路的又一配置示例。图16示出了像素电路的又一配置示例。图16中的像素电路通过公共数据线接收第一数据信号Vdata1和第二数据信号Vdata2。这种配置实现了更少数量的数据线。以下主要描述与图2中的像素电路的不同之处。

晶体管M4的栅极电极连接到用于传输选择信号S1的传输线211，并且晶体管M4通过选择信号S1导通/截止。可以从未示出的扫描电路供应选择信号S1。传输线211不同于用于选择信号S2的传输线212和用于选择信号S3的传输线213。公共数据线205通过时分(timedivision)方式传输第一数据信号Vdata1和第二数据信号Vdata2。晶体管M2的源极/漏极区域中的一者和晶体管M4的源极/漏极区域中的一者连接到公共数据线205。去除了图2中所示的存储电容元件Cst2。

图17是用于驱动图16所示的像素电路的时序图。具体地，图17示出了用于第(n-1)像素电路行、第n像素电路行、和第(n+1)像素电路行的选择信号S1、S2和S3、以及数据信号Vdata1和Vdata2的时间变化。用于两个相邻像素电路行的相同种类的选择信号在相位上偏移2H。

通过示例的方式来描述对第n像素电路行中的像素电路的控制。在时间T20，选择信号S3(n)从低电平变为高电平。作为响应，晶体管M3导通。选择信号S1(n)和S2(n)保持为低电平；晶体管M2和M4保持截止。

在比时间T20晚1H的时间T21，选择信号S1(n)从低电平变为高电平。选择信号S3(n)保持为高电平，选择信号S2(n)则保持为低电平。响应于选择信号S1(n)的变化，晶体管M4导通。第二数据信号Vdata2通过晶体管M4写入像素电路。

在比时间T21晚1H的时间T22，选择信号S1(n)从高电平变为低电平，并且选择信号S2(n)从低电平变为高电平。选择信号S3(n)保持为高电平。响应于选择信号S1(n)的变化，晶体管M4截止。响应于选择信息S2(n)的变化，晶体管M2导通。第一数据信号Vdata1通过晶体管M2写入像素电路。

在比时间T22晚1H的时间T23，选择信号S2(n)从高电平变为低电平。选择信号S1(n)保持为低电平，选择信号S3(n)保持为高电平。响应于选择信号S2(n)的变化，晶体管M2截止。

在比时间T23晚1H的时间T24，选择信号S3(n)从高电平变为低电平。选择信号S1(n)和S2(n)保持为低电平。响应于选择信号S3(n)的变化，晶体管M3截止。第n像素电路行的发光时段在时间T24开始。

图18是示意性地示出当在层叠方向上观看图16所示的像素电路的器件时该器件的平面结构的平面图。与图6的像素电路的示例中的元件相同的元件由相同的附图标记表示，即使它们具有不同的形状。图18包括代替图6中的数据线201和202的公共数据线205，并且还包括用于选择信号S1的传输线211B和211T。

晶体管M2的源极/漏极区域中的一者通过接触区域CONT5连接到公共数据线205。晶体管M4的源极/漏极区域中的一者通过接触区域CONT6连接到公共数据线205。

传输线211T和211B传输选择信号S1。传输线211T的一部分对应于晶体管M4的顶栅电极，传输线211B的一部分对应于晶体管M4的底栅电极。传输线211B被包括在第一金属层中，传输线211T被包括在第二金属层中。

图19示出了第一数据信号Vdata1与第二数据信号Vdata2之间的关系的示例。曲线图的横轴表示第一数据信号Vdata1，纵轴表示第二数据信号Vdata2。在图19的示例中，表示第一数据信号Vdata1与第二数据信号Vdata2之间的关系的函数由两个连续的线性函数组成。具体地，这两个线性函数是在低灰度区域中的由线471表示的函数和在高灰度区域中的由线472表示的函数。

线471的关系表示为Vdata2＝V0+η0*Vdata1(η0<0)。线472的关系表示为Vdata2＝V0+η1*Vdata1(η1>0)。在由线471表示的关系中，Vdata2随着Vdata1的增大而线性地减小。在由线472表示的关系中，Vdata2随着Vdata1的增大而线性地增大。

在图19的示例中，在用于OLED元件显示图像的低灰度范围或Vdata1从0V到4V的范围内，Vdata2在极性上与Vdata1相反地变化。这种配置在低灰度范围内的相邻灰度级之间提供了大的电位(电压)差，这有助于低灰度范围内的发光控制，并有效地降低了显示中的不均匀性。在高灰度范围内，Vdata2以与Vdata1相同的极性变化。这种配置防止了最高亮度降低。从该描述中可以理解，图19中的关系的示例扩展了数据范围，以仅在低灰度区域中缓和亮度的变化，同时防止最高亮度降低。

图20是示出图19中的第一数据信号与第二数据信号之间的关系的效果的曲线图。横轴表示第一数据信号Vdata1，纵轴表示供应给OLED元件的电流I_oled。当电流I_oled大时，OLED元件的亮度高。曲线481表示在图19中的第一数据信号Vdata1与第二数据信号Vdata2之间的关系下第一数据信号Vdata1与电流I_oled之间的关系。图19中的第一数据信号和第二数据信号可以仅在低灰度范围内扩展数据范围。

在下文中，描述高动态范围(HDR)模式下的数据信号。HDR模式选择性地增大亮像素的亮度，而不改变暗像素的亮度，以扩展所显示的图像的动态范围。在标准模式下显示具有大亮度差的图像时，调整图像的亮区以舒适地观看会使暗区破损，而调整暗区以舒适地观看会使亮区泛白。HDR模式实现了舒适的显示，同时既不牺牲暗区也不牺牲亮区。包括驱动器IC 134的控制电路根据来自外部系统的指令，为每个像素从多个模式中选择一个模式。可以针对整个显示区域执行模式选择。可以定义三个或更多个模式，并且第一数据信号与第二数据信号之间的关系可以在这些模式之间不同。

如上所述，本说明书的一个实施方式中的驱动方法针对每个像素单独地确定第一数据信号Vdata1和第二数据信号Vdata2的组合，以提供特定于像素的电压-亮度特性。这意味着该驱动方法适用于HDR驱动(HDR模式)。下面描述HDR驱动的示例。

图21示出了灰度级与第一数据信号Vdata1之间的关系的示例。在图21的示例中，第一数据信号Vdata1随着灰度级的增大而线性增大。这种关系对于标准模式和HDR模式可以是共同的。换言之，视频数据(由此确定的灰度级)与第一数据信号之间的关系对于所有模式可以是共同的。

图22示出了在不使用HDR驱动但使用2.2的标准伽马值的显示中第二数据信号Vdata2与第一数据信号Vdata1之间的关系的示例。第一数据信号Vdata1也被称为灰度级电压，第二数据信号Vdata2也被称为控制电压。如上所述，根据从视频数据确定的像素的灰度级来确定第一数据信号Vdata1。第二数据信号(控制电压)Vdata2是基于第一数据信号(灰度级电压)Vdata1根据预定函数来确定的。

在图22的示例中，控制电压Vdata2的增加率在高于特定灰度级电压的范围内基本恒定(线性变化)。在低于该特定灰度级电压的范围内，控制电压Vdata2随着灰度级电压Vdata1的增大而线性增大，并且其变化率高于高灰度级电压范围内的变化率。

图23示出了在HDR模式下的控制电压Vdata2与灰度级电压Vdata1之间的关系的示例。在灰度级电压Vdata1为2V至4V的范围内，控制电压Vdata2减小并且在极性(方向)上与灰度级电压Vdata1相反地变化。在灰度级电压Vdata1高于4V并且包括最高灰度级电压的高灰度级电压范围内，Vdata2以超线性方式随着Vdata1的增大而增大。(超线性高于线性线，并且超线性意味着最终比任何线性增长更快的函数。)与图22所示的标准模式相比，控制电压Vdata2的最高值与最低值之间的差较大。

图24示出了在HDR模式下的灰度级电压Vdata1与点亮电流I_oled(亮度)之间的关系的示例491和在标准模式下的灰度级电压Vdata1与点亮电流I_oled(亮度)之间的关系的示例492。在HDR模式下，与标准模式相比，最大亮度更高，并且点亮电流相对于灰度级电压Vdata1的变化率变化得更平缓。点亮电流的平缓变化降低了在中低亮度范围内明显的显示不均匀性，并获得了高的最大亮度。如上所述，显示模式由第一数据信号与第二数据信号之间的不同关系以及第一数据信号与发光元件的亮度水平之间的不同关系来定义。

不同地协调第一数据信号Vdata1和第二数据信号Vdata2，并根据像素切换图22和图23中的特性，使得每个像素能够具有不同的电压-亮度特性(模式)。例如，在总体上较暗但具有非常亮的区域的图像(如夜景中的烟花图片)中，可以通过提高亮像素的亮度但不改变暗像素的亮度来扩展所显示的图像的动态范围；可以显示更逼真的图像。

在下文中，描述采用微型LED芯片(元件)代替OLED元件作为发光元件的配置示例。微型LED芯片是包括无机化合物半导体作为发光材料的元件。与OLED元件相比，微型LED芯片是高度可靠的，并且即使长时间被驱动以高强度发光，其发光效率也表现出较小的降低。因此，其对于具有宽动态范围的电致发光显示装置是有利的。上述通过第一数据信号和第二数据信号对发光元件进行控制适用于采用微型LED芯片作为发光元件的微型LED显示装置。

图25示出了微型LED像素电路的配置示例。主要描述与图9中的像素电路的不同之处。该微型LED像素电路包括代替图9的像素电路中的OLED元件E1的LED芯片L1。LED芯片L1通过焊盘247和248连接到像素电路。焊盘247将LED芯片L1的阳极与电容元件C1和C2以及晶体管M1的连接节点连接。

焊盘248将LED芯片L1的阴极与用于传输阴极电源电位PVEE的阴极线CA连接。与前述其他配置示例一样，用于传输第一数据信号的数据线和用于传输第二数据信号的数据线可以是同一条数据线或不同的数据线。在公共数据线的情况下，该公共数据线以时分方式传输第一数据信号和第二数据信号。

图26是示意性地示出微型LED像素电路的结构示例的平面图。图27是沿着图26中的剖面线Y-Y’的剖面图。在图26中，传输线S31和S32用于传输选择信号S3。传输线S21和S22用于传输选择信号S2。阴极线CA设置在TFT基板上。TFT基板和LED芯片L1通过设置在TFT基板上的焊盘247和248电连接。

参照图27，接触区域CONT7将连接电极CT、晶体管M1和M3的源极/漏极区域、以及导电区域互连。接触区域CONT8将焊盘247和连接电极CT互连。接触区域CONT9将焊盘248和阴极线CA互连。

LED芯片L1包括阳极AE、阴极CE、以及覆盖阳极AE和阴极CE的发光层E5。阳极AE和阴极CE分别通过焊料SOL物理地和电气地连接到焊盘247和248。

阴极线CA设置在TFT基板的绝缘基板SUB与LED芯片L1之间。LED芯片L1通过焊盘247和248电连接到像素电路。图案化的各向异性导电膜(ACF)或焊接可以用于该连接。没有设置焊盘的间隙用树脂FIL填充。

图28是示意性地示出微型LED显示装置的显示区域的透视图。红色LED芯片601R、绿色LED芯片601G、和蓝色LED芯片601B以矩阵布置在TFT基板605上。图28还包括数据线或电源线611和传输线612。为了解释，示出了当移除LED芯片时暴露的焊盘247和248。图29是沿着图28中的剖面线A-A’的剖面图。安装在TFT基板605上的LED芯片601R、601G和601B之间的区域填充有分隔材料603。分隔材料603是诸如黑色树脂的黑色材料，以降低表面反射率。

图30示出了数据驱动器的示例。这里描述了通过向所有像素供应相同的灰度级电压Vdata1和向各个像素供应不同的控制电压Vdata2来控制灰度级特性的示例。计算单元651根据显示模式控制信号确定以像素为单位是应用标准特性还是应用HDR特性，并且查阅具有灰度级数据D1的预定义转换表TBL来生成控制数据D2。

为各个显示模式提供不同的转换表TBL，并且每个转换表指定灰度级数据D1与控制数据D2之间的关系。转换表TBL以数字方式定义图22或图23中所示的函数关系。

第一DA转换器401被供应用于D/A转换的最高电位Vmax1和最低电位Vmin1。第二DA转换器402被供应最高电位Vmax2和最低电位Vmin2。第一DA转换器401根据输入的灰度级数据D1输出灰度级电压Vdata1。第二DA转换器402根据输入的控制数据D2输出控制电压Vdata2。

将采用根据本说明书的实施方式的驱动方法的TFT基板与高度可靠的微型LED组合，获得了具有宽动态亮度范围的电致发光显示装置。此外，这种组合使得所显示的图像能够将具有不同灰度级特性的区域包括在一起，如图31中所示的标准模式显示区域701和HDR模式显示区域702。

如上所述，已经描述了本发明的实施方式；然而，本发明不限于前述实施方式。本领域技术人员可以在本发明的范围内容易地修改、添加或转换前述实施方式中的每个元素。可以将一个实施方式的配置的一部分替换为另一个实施方式的配置，或者可以将一个实施方式的配置并入到另一个实施方式的配置中。