一种多poly电位的绝缘双极性晶体管及其制造方法

技术领域

本申请涉及半导体器件技术领域，特别是涉及一种多poly电位的绝缘双极性晶体管及其制造方法。

背景技术

IGBT器件是由BJT(Bipolar Junction Transistor，双极型三极管)和MOS(MetalOxide Semiconductor，绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件。在实际应用中，IGBT器件兼有MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor，金氧半场效晶体管)的高输入阻抗和GTR(Giant Transistor，电力晶体管)的低导通压降两方面的优点，广泛应用在斩波或逆变电路中，如轨道交通、电动汽车、风力和光伏发电等电力系统以及家电领域。随着IGBT器件的不断改良和发展，IGBT的结构不再仅限于经典沟槽型，而是陆续产生了如带CS层的、槽底P型注入的和IEGT型等结构，但是IGBT器件内部的元胞结构只是随着IGBT器件的发展被设计的越来越小。然而现有的元胞结构会由于元胞密度的过大导致IGBT器件的输入电容增大和开态电流密度增大，进而引起与驱动电路的失配、甚至导致器件热集中失效。

发明内容

为了解决现有技术中存在的至少一个问题，本申请的目的在于提供一多poly电位的绝缘双极性晶体管及其制造方法，调整元胞的结构，使器件的输入电容和电流密度降低并且可调。

为实现上述目的，本申请提供一种多poly电位的绝缘双极性晶体管，包括位于第一导电类型漂移区的第一主面的元胞区和终端区，所述终端区，位于所述元胞区外圈并环绕包围所述元胞区；所述元胞区，包括：邻近沟槽内poly电位为gate电位的元胞和邻近沟槽内poly电位为任意电位的元胞。

进一步地，所述邻近沟槽内poly电位为gate电位的元胞包括第二导电类型基区，所述第二导电类型基区内设置有第一导电类型载流子存储层和第二导电类型欧姆接触区，所述第一导电类型载流子存储层与所述沟槽连接，所述第二导电类型欧姆接触区和所述第一导电类型载流子存储层通过金属孔与源极金属连接，所述第二导电类型欧姆接触区位于所述金属孔下端或包覆所述金属孔。

进一步地，所述邻近沟槽内poly电位为任意电位的元胞包括第二导电类型基区。

进一步地，所述邻近沟槽内poly电位为任意电位的元胞包括第二类型基区和第二导电类型欧姆接触区，所述第二导电类型欧姆接触区通过金属孔与源极金属连接，所述第二导电类型欧姆接触区位于所述金属孔下端或包覆所述金属孔。

进一步地，所述沟槽的下方均设置有包覆所述沟槽的第一导电类型浮置区。

进一步地，所述沟槽内壁生长有氧化层，所述沟槽内淀积有导电多晶硅。

进一步地，第一导电类型漂移区的第二主面依次叠设有第一导电类型截止层、第二导电类型集电极和集电极金属。

进一步地，所述终端区包括：

过渡区，位于所述元胞区外侧，包括第二导电类型阱、poly场板和栅极金属，所述poly场板与所述第二导电类型阱和栅极金属连接。

进一步地，所述终端区还包括：

场限环场板结构，包围所述过渡区设置，包括第二导电类型场限环、poly场板和金属场板，所述金属场板与所述第二导电类型场限环和所述poly场板连接。

进一步地，所述终端区还包括：

截止环区，位于所述场限环场板结构的外侧，包括第一导电类型载流子存储层和与所述第一导电类型载流子存储层连接的漏极金属。

为实现上述目的，申请还提供了一种多poly电位的绝缘双极性晶体管的制造方法，所述制造方法包括：

提供第一导电类型漂移层，在其第一主面上淀积硬掩膜和光刻胶，并刻蚀硬掩膜；

带掩膜层生长场氧化层，去掉硬掩膜层，光刻出第二导电类型杂质注入区域，注入第二导电类型杂质，退火使杂质扩散，形成第二导电类型场限环和过渡区的第二导电类型阱；

淀积硬掩膜，刻蚀硬掩膜形成刻蚀沟槽所需的图形，在硬掩膜的遮蔽下刻蚀形成沟槽；

利用硬掩膜，向所述沟槽的底部注入第一导电类型杂质并进行推阱，形成包覆所述沟槽的底部的第一导电类型浮置区，去除硬掩膜；

在所述沟槽内生长氧化层，然后在所述沟槽间、所述过渡区和所述第二导电类型场限环的位置沉淀多晶硅并刻蚀，形成包括导电多晶硅且表面平整的沟槽和poly场板；

向对应元胞的位置注入第二导电类型杂质，推阱形成第二导电类型基区；

向第一预设位置的第二导电类型基区和截止环区位置注入第一导电类型杂质，推阱形成第一导电类型载流子存储层；

在第一主面上淀积绝缘层，光刻绝缘层形成金属孔需要的图形，在绝缘层遮蔽下刻蚀出金属孔需要的深度，并在第二预设位置的第二导电类型基区注入第二导电类型杂质，推阱后形成第二导电类型欧姆接触区；

在第一主面上淀积金属层并光刻，形成栅极金属、源极金属、金属场板和漏极金属；

在第一导电类型漂移层的第二主面上注入第一导电类型杂质推阱形成第一导电类型截止区，注入第二导电类型杂质推阱形成第二导电类型集电极，并淀积金属形成集电极金属。

关于“第一导电类型”和“第二导电类型”，对于N型功率IGBT器件，第一导电类型指N型，第二导电类型为P型；对于P型功率IGBT器件，第一导电类型与第二导电类型所指的类型与N型半导体器件正好相反。

本申请提供的多poly电位的绝缘双极性晶体管，通过设计三种不同类型的元胞结构：通过调整poly电位的位置和比例，进而调控器件Cge、Cgc、Cce的比例和大小，解决器件输入电容过大或与驱动电路不匹配的问题。

本申请提供的多poly电位的绝缘双极性晶体管，通过调整不同类型的元胞结构的比例调整功率密度，进而能够调整器件内部热量分布，避免了热量集中区域和功率密度不足区域的出现。

本申请的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。

附图说明

附图用来提供对本申请的进一步理解，并且构成说明书的一部分，并与本申请的实施例一起，用于解释本申请，并不构成对本申请的限制。在附图中：

图1现有IGBT的结构示意图；

图2为本申请实施例的多poly电位的绝缘双极性晶体管的结构示意图；

图3-图10为本申请实施例的多poly电位的绝缘双极性晶体管的制造方法中各步骤结构示意图；

附图说明：100-N-漂移区、200-元胞区、300-终端区、101-P型阱、102-场氧化层、103-P型场限环、104-沟槽、105-N+型浮置区、106-poly场板、107-导电多晶硅、108-氧化层、109-p型基区、110-绝缘层、111-N+型载流子存储层、112-P+型欧姆接触区、113-漏极金属、114-源极金属、115-栅极金属、116-金属场板、117-N+型截止层、118- P+型集电极、119-集电极金属、210-第一类型元胞、220-第二类型元胞、230-第三类型元胞、310-过渡区、320-场限环场板结构、330-截止环区。

具体实施方式

为了更好地理解和阐释本申请，下面将结合附图对本申请作进一步的详细描述。本申请并不仅仅局限于这些具体实施方式。相反，对本申请进行的修改或者等同替换，均应涵盖在本申请的权利要求范围当中。

需要说明的是，在下文的具体实施方式中给出了很多具体细节。本领域技术人员应当理解，没有这些具体细节，本申请同样可以实施。在下文给出的多个具体实施方式中，对于本领域熟知的原理、结构和部件未作详细描述，以便于凸显本申请的主旨。

实施例1

图1为现有IGBT的结构示意图，包括最初的经典沟槽结构，及为了减小Vcesat和改善开关特性，新改良与设计的带CS层的、槽底P型注入的和IEGT型等结构。

然而随着IGBT器件的不断发展，其内部的元胞结构也被设计的越来越小，但是元胞密度过大容易导致IGBT器件的输入电容和开态电流密度也在不断增大，进而使得器件出现与驱动电路失配、功率增大器件。

基于此，本申请提出一种多poly电位的绝缘双极性晶体管，调整元胞的结构，使器件的输入电容和电流密度降低并且可调。下面以N型IGBT器件为例，参考图2对本申请的多poly电位的绝缘双极性晶体管进行详细说明：

包括N-漂移区100包括相对设置的第一主面和第二主面，第一主面上设置有元胞区200和位于元胞区200外圈并环绕包围元胞区200的终端区300，元胞区200包括若干沟槽104和设置在沟槽104间的各元胞，各元胞中包括：

第一类型元胞210，第一类型元胞210包括P型基区109，P型基区109内设置有N+型载流子存储层111和P+型欧姆接触区112，N+型载流子存储层111与沟槽104连接，P+型欧姆接触区112和N+型载流子存储层111通过金属孔与源极金属114连接，P+型欧姆接触区112位于金属孔下端或包覆金属孔，第一类型元胞210至少一相邻的沟槽104内poly为gate电位；

第二类型元胞220，也称为载流子存储元胞，包括P型基区109，载流子存储元胞220相邻的沟槽104内poly电位为任意电位；

第三类型元胞230，也称为电流密度调控元胞，包括P型基区109和P+型欧姆接触区112， P+型欧姆接触区112通过金属孔与源极金属114连接，第P+型欧姆接触区112位于金属孔下端或包覆金属孔，电流密度调控元胞230相邻的沟槽104内poly电位为任意电位。

需要说明的是，三种类型元胞的位置及数量可以根据实际器件的输入电容和电流密度的需求适应性设置。

需要说明的是，任意电位指的是可以是gate电位，也可以是source电位，还可以接出连接的其他电位。

半导体衬底，即N-漂移区100的材料可以例如是硅、碳化硅、氮化镓类材料或金刚石。

可以理解的是，第一主面即为N-漂移区100的上表面，第二主面即为N-漂移区100的下表面。

在本实施方式中，沟槽104的下方均设置有包覆沟槽104的N+型浮置区，沟槽104内壁生长有氧化层108，沟槽内淀积有导电多晶硅107。

在本实施方式中，第二主面依次叠设有N+型截止层117、P+型集电极118和集电极金属119。

需要说明的是，对于IGBT器件而言，元胞区200对应在器件内部的功率器件区，终端区300对应在器件内部的保护环及隔离结构。因为在IGBT器件中，主结边缘柱形区域或边角球形区域电场强度大于平面结，因此容易导致击穿电压降低的问题，故需IGBT器件内都会增加保护环、隔离结构来提升击穿电压。

在本实施方式中，终端区300包括：

过渡区310，位于元胞区200外侧，包括P型阱101、poly场板106和栅极金属115，poly场板106与P型阱101和栅极金属115连接；

场限环场板结构320，包围过渡区310设置，包括P型场限环103、poly场板106和金属场板116，金属场板116与所述P型场限环103和poly场板106连接；

截止环区330，位于场限环场板结构320的外侧，包括N+型载流子存储层111和与N+型载流子存储层111连接的漏极金属113。

需要说明的是，还设有场氧化层102和绝缘层110，场氧化层102和绝缘层110可以根据实际需求适应性设置，在此不再赘述。

实施例2

本申请实施例2还提供一种多poly电位的绝缘双极性晶体管的制造方法，下面以制造N型绝缘双极性晶体管为例对本申请多poly电位的绝缘双极性晶体管的制造方法进行描述，制造方法包括：

提供N-型漂移层，在其第一主面上淀积硬掩膜和光刻胶，并刻蚀硬掩膜；

参阅图3，N-型漂移层100为两个主面的半导体基板，其中上表面为第一主面，下表面为第二主面，其材料为硅、碳化硅、氮化镓类材料或金刚石。

在本实施方式中，硬掩膜的材料为氮化硅。

带掩膜层生长场氧化层102，去掉硬掩膜层，光刻出P型杂质注入区域，注入P型杂质，退火使杂质扩散，形成P型场限环103和过渡区的P型阱101，参阅图4；

淀积硬掩膜，刻蚀硬掩膜形成刻蚀沟槽所需的图形，在硬掩膜的遮蔽下刻蚀形成沟槽104，参阅图5；

利用硬掩膜，向沟槽104的底部注入N+型杂质并进行推阱，形成包覆沟槽104的底部的N+型浮置区105，去除硬掩膜，参阅图6；

在沟槽104内生长氧化层108，然后在沟槽104间、过渡区和P型场限环103的位置沉淀多晶硅并刻蚀，形成包括导电多晶硅107且表面平整的沟槽104和poly场板106，参阅图7；

向对应元胞的位置注入p型杂质，推阱形成P型基区109，参阅图7；

向预设位置的P型基区109和截止环区位置注入N+型杂质，推阱形成N+型载流子存储层111，参阅图8；

需要说明的是，此处的“第一预设位置”对应实施例1中第一类型元胞的位置。

在第一主面上淀积绝缘层110，光刻绝缘层110形成金属孔需要的图形，在绝缘层110遮蔽下刻蚀出金属孔需要的深度，并在预设位置的p型基区109的位置注入P型杂质，推阱后形成p型欧姆接触区112，参阅图8；

需要说明的是，此处的“第二预设位置”对应实施例1中第一类型元胞和第三类型元胞的位置。

在第一主面上淀积金属层并光刻，形成栅极金属115、源极金属114、金属场板116和漏极金属113，参阅图9；

在N-型漂移层100的第二主面上注入N+型杂质推阱形成N+型截止区117，注入P+型杂质推阱形成P+型集电极118，并淀积金属形成集电极金属119，参阅图10。

需要指出的是，上述所提到的具体数值只为了作为示例详细说明本申请的实施，而不应理解为对本申请的限制。在其它例子或实施方式或实施例中，可根据本申请来选择其他数值，在此不作具体限定。

本领域普通技术人员可以理解：以上仅为本申请的优选实施例而已，并不用于限制本申请，尽管参照前述实施例对本申请进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。