半导体结构的制作方法

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的制作方法。

背景技术

随着半导体工艺技术的逐步发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，不得不不断缩短MOSFET场效应管的沟道长度。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力变差，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

发明内容

本发明实施例解决的问题是提供一种半导体结构的制作方法，提高半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构的制作方法，包括：提供基底，包括衬底以及位于所述衬底上的分立的鳍部，所述鳍部沿第一方向延伸并沿第二方向平行排列，所述第一方向和第二方向相垂直，所述衬底包括多个相邻的器件单元区域，所述器件单元区域沿所述第二方向包括相邻的第一区域和第二区域，所述第一区域形成的晶体管共用一栅极，所述第二区域形成的晶体管共用另一栅极；形成横跨所述鳍部的伪栅层，所述伪栅层覆盖所述鳍部的部分顶部和部分侧壁；在所述伪栅层的侧壁形成侧墙；去除所述第一区域和第二区域交界处的所述伪栅层，在所述侧墙之间形成第一开口；对所述第一开口在所述第一方向的侧壁进行氧化处理，适于提高所述侧壁的耐刻蚀度；在所述氧化处理后，在所述第一开口中形成第一隔离结构；形成所述第一隔离结构后，去除剩余的所述伪栅层，并在剩余的所述伪栅层的位置处形成金属栅极结构；在去除所述器件单元区域交界处的所述金属栅极结构以及所述金属栅极结构下方的鳍部，形成第二开口；在所述第二开口中形成第二隔离结构。

可选的，所述伪栅层的材料为无定形硅或多晶硅。

可选的，形成所述伪栅层的步骤包括：形成覆盖所述衬底和鳍部的伪栅材料层；在所述栅材料层上形成核心层；在所述核心层的侧壁形成掩膜侧墙；形成所述掩膜侧墙后，去除所述核心层；去除所述核心层后，以所述掩膜侧墙为掩膜，刻蚀所述伪栅材料层，形成伪栅层。

可选的，采用干法刻蚀工艺，去除所述第一区域和第二区域交界处的所述伪栅层。

可选的，所述氧化处理的工艺包括定向氧化工艺。

可选的，所述定向氧化工艺为含氧氛围下的定向带状等离子工艺。

可选的，所述含氧氛围下的定向带状等离子工艺的步骤包括：提供含氧气体；提供脉冲直流偏压，将所述含氧气体转化为电感耦合等离子体；采用所述电感耦合等离子体，对所述第一开口在在所述第一方向的侧壁进行轰击，用以氧化所述第一开口在在所述第一方向的侧壁。

可选的，所述含氧氛围下的定向带状等离子工艺的参数包括：等离子体的轰击方向与所述衬底表面法线方向之间的夹角为5度至20度。

可选的，所述含氧氛围下的定向带状等离子工艺的参数包括：等离子体的轰击方向与所述第一开口在所述第一方向的侧壁的夹角为70度至85度。

可选的，所述含氧氛围下的定向带状等离子工艺的参数包括：含氧气体包括O

可选的，在所述伪栅层的侧壁形成侧墙后，去除所述第一区域和第二区域交界处的所述伪栅层之前，所述形成方法还包括：在所述衬底上形成层间介质层，所述层间介质层覆盖所述侧墙的侧壁，且所述层间介质层露出所述伪栅层的顶部。

可选的，采用湿法刻蚀工艺，去除剩余的所述伪栅层；或者，采用依次进行的干法刻蚀工艺和湿法刻蚀工艺，去除剩余的所述伪栅层。

可选的，采用依次进行的干法刻蚀工艺和湿法刻蚀工艺去除所述器件单元区域交界处的所述金属栅极结构。

可选的，所述侧墙的材料为氮化硅、氮氧化硅、碳氮化硅、氧化硅或碳氮氧化硅。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例所公开的方案中，在所述伪栅层的侧壁形成侧墙，去除第一区域和第二区域交界处的所述伪栅层，在所述侧墙之间形成第一开口，接着，对所述第一开口在所述第一方向的侧壁进行氧化处理；其中，去除所述第一区域和第二区域交界处的所述伪栅层后，当所述侧墙中嵌有伪栅层残留物时，通过所述氧化处理，能够氧化所述伪栅层残留物，在后续去除剩余的伪栅层的过程中，能够降低所述侧墙中的伪栅层残留物被去除的概率，从而降低在侧墙中形成泄露通道的概率，相应的，后续去除器件单元区域交界处的金属栅极结构时，能够降低器件单元区域中的金属栅极结构通过所述泄露通道而受损的概率，从而提高半导体结构的性能。

附图说明

图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图；

图6至图16是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。

具体实施方式

目前，半导体结构的性能仍有待提高。

现结合一种半导体结构的形成方法，分析半导体结构的性能有待提高的原因。图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图，其中，为了便于图示，未示意出衬底。

参考图1，图1是俯视图，提供基底，包括衬底(图未示)和凸出于衬底的鳍部10，鳍部10沿第一方向(如图1中y方向所示)延伸并沿第二方向平行排列(如图1中x方向所示)，所述第一方向和第二方向相垂直，衬底包括多个相邻的器件单元区域(未标示)，所述器件单元区域沿所述第二方向包括相邻的第一区域10a和第二区域10b，所述第一区域10a形成的晶体管共用一栅极，所述第二区域10b形成的晶体管共用另一栅极。

继续参考图1，在衬底上形成横跨所述鳍部10的伪栅层20，所述伪栅层20覆盖鳍部10的部分顶部和部分侧壁；在所述伪栅层20的侧壁上形成侧墙30。

作为一种示例，伪栅层20的材料为无定形硅，并采用自对准双重图形化工艺形成伪栅层20。具体地，形成伪栅层20的步骤包括：形成覆盖所述衬底和鳍部10的伪栅材料层；在所述栅材料层上形成核心层；在所述核心层的侧壁形成掩膜侧墙；形成所述掩膜侧墙后，去除所述核心层；去除所述核心层后，以所述掩膜侧墙为掩膜，刻蚀所述伪栅材料层，形成伪栅层20。

参考图2，去除所述第一区域10a和第二区域10b交界处的所述伪栅层20，在所述侧墙30之间形成第一开口35。

参考图3，在所述第一开口35中形成第一隔离结构50。

参考图4，形成所述第一隔离结构50后，去除剩余的所述伪栅层20，并在剩余的所述伪栅层20的位置处形成金属栅极结构70。

参考图5，去除所述器件单元区域交界处的金属栅极结构70以及所述金属栅极结构70下方的鳍部10，形成第二开口(图未示)，并在所述第二开口中形成第二隔离结构80。

经研究发现，在形成伪栅材料层的过程中，当温度达到无定形硅的晶化温度后，无定形硅容易发生晶化，从而转化为多晶硅。刻蚀伪栅材料层以形成伪栅层20时，刻蚀工艺对不同晶向的多晶硅的刻蚀速率不同，从而容易导致伪栅层20的线边缘粗糙度差较差，伪栅层20容易形成多晶硅突出(poly protrusion)(如图1中虚线圈所示)。形成侧墙30后，多晶硅突出会嵌于侧墙30中，相应的，当去除所述第一区域10a和第二区域10b交界处的伪栅层20，在所述侧墙30之间形成第一开口35后，所述第一开口35露出的侧墙30中容易嵌有伪栅层残留物31(如图2所示)。

而且，在形成伪栅材料层后，当外界环境达到无定形硅的晶化温度时，无定形硅也容易发生晶化。例如，掩膜侧墙通过依次进行的沉积工艺和刻蚀工艺形成，当形成掩膜侧墙的沉积工艺的沉积温度过高时，也容易导致无定形硅发生晶化，从而形成多晶硅突出。

后续去除剩余的所述伪栅层20的过程中，所述伪栅层残留物31也容易被去除，从而在侧墙30中形成泄露通道32(如图4所示)，相应的，在后续去除器件单元区域交界处的金属栅极结构70时，器件单元区域中的金属栅极结构70容易通过所述泄漏通道32受到损伤，从而容易导致半导体结构的性能下降。

为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，包括衬底以及位于所述衬底上分立的鳍部，所述鳍部沿第一方向延伸并沿第二方向平行排列，所述第一方向和第二方向相垂直，所述衬底包括多个相邻的器件单元区域，所述器件单元区域沿所述第二方向包括相邻的第一区域和第二区域，所述第一区域形成的晶体管共用一栅极，所述第二区域形成的晶体管共用另一栅极；形成横跨所述鳍部的伪栅层，所述伪栅层覆盖所述鳍部的部分顶部和部分侧壁；在所述伪栅层的侧壁形成侧墙；去除所述第一区域和第二区域交界处的所述伪栅层，在所述侧墙之间形成第一开口；对所述第一开口在所述第一方向的侧壁进行氧化处理；在所述氧化处理后，在所述第一开口中形成第一隔离结构；形成所述第一隔离结构后，去除剩余的所述伪栅层，并在剩余的所述伪栅层的位置处形成金属栅极结构；去除所述器件单元区域交界处的所述金属栅极结构以及所述金属栅极结构下方的鳍部，形成第二开口；在所述第二开口中形成第二隔离结构。

本发明实施例所公开的方案中，在所述伪栅层的侧壁形成侧墙，去除所述第一区域和第二区域交界处的所述伪栅层，在所述侧墙之间形成第一开口，对所述第一开口在所述第二方向的侧壁进行氧化工艺；去除所述第一区域和第二区域交界处的所述伪栅层后，当所述侧墙中嵌有伪栅层残留物时，通过所述氧化处理，能够氧化所述伪栅层残留物，在后续去除剩余的伪栅层以形成伪栅开口的过程中，降低所述侧墙中的伪栅层残留物被去除的概率，从而降低在侧墙中形成泄露通道的概率，相应的，后续去除器件单元区域交界处的金属栅极结构时，能够降低器件单元区域中的金属栅极结构通过所述泄露通道而受损的概率，从而提高半导体结构的性能。

为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图6至图16是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。

结合参考图6和图7，图6是俯视图，图7是图6沿a-a割线的剖视图，提供基底，包括衬底100以及位于所述衬底100上的分立的鳍部120，所述鳍部120沿第一方向(如图6中y方向所示)延伸并沿第二方向(如图6中x方向所示)平行排列，所述第一方向和第二方向相垂直，所述衬底100包括多个相邻的器件单元区域(未标示)，所述器件单元区域沿所述第二方向包括相邻的第一区域10a和第二区域10b，所述第一区域10a形成的晶体管共用一栅极，所述第二区域10b形成的晶体管共用另一栅极。

其中，为了便于图示，图6仅示意出了衬底和鳍部。

本实施例中，所述衬底100的材料为硅。其他实施例中，所述衬底的材料还可以为锗、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。

本实施例中，所述鳍部120的材料与所述衬底100的材料相同均为硅。

本实施例中，所述衬底包括多个相邻的器件单元区域，所述器件单元区域沿所述第二方向包括相邻的第一区域10a和第二区域10b，所述第一区域10a形成的晶体管共用一栅极，所述第二区域10b形成的晶体管共用另一栅极。也就是说，后续需对所述第一区域10a和第二区域10b交界处的所述伪栅层进行切断处理，从而使得第一区域10a和第二区域10b交界处的栅极相互分立。

如图7所示，本实施例中，所述半导体结构的形成方法还包括：在形成所述鳍部120后，在所述鳍部120露出的衬底100上形成隔离层122，所述隔离层122覆盖鳍部120的部分侧壁。

所述隔离层122用于隔离相邻器件。所述隔离层122的材料可以为氧化硅、氮化硅或氮氧化硅。本实施例中，所述隔离层122的材料为氧化硅。

结合参考图8至图10，形成横跨所述鳍部120的伪栅层133，所述伪栅层133覆盖所述鳍部120的部分顶部和部分侧壁。

所述伪栅层133用于为后续形成栅极占据空间位置。其中，所述栅极为器件栅极，具体可以为金属栅极结构。

本实施例中，采用自对准双重图形化工艺形成所述伪栅层133。

具体地，形成所述伪栅层133的步骤包括：如图8所示，形成覆盖所述衬底(图未示)和鳍部120的伪栅材料层123；在所述伪栅栅材料层123上形成核心层128；在所述核心层的侧壁形成掩膜侧墙127；如图9所示，形成所述掩膜侧墙127后，去除所述核心层128；如图10所示，去除所述核心层128后，以所述掩膜侧墙127为掩膜，刻蚀所述伪栅材料层123，形成伪栅层133，所述伪栅层133覆盖所述鳍部120的部分顶部和部分侧壁。

本实施例中，所述掩膜侧墙127的材料为氮化硅。在另一些实施例中，所述掩膜侧墙的材料还可以是氧化硅。在其他实施例中，所述掩膜侧墙的材料还可以是氮氧化硅、碳氧化硅或碳氮氧化硅。

具体地，所述掩膜侧墙通过依次进行的沉积工艺(例如，原子层沉积工艺)和刻蚀工艺(例如，无掩膜的各项异性干法刻蚀工艺)形成。

本实施例中，所述伪栅层的材料为无定形硅。在另一些实施例中，所述伪栅层的材料为多晶硅。在其他实施例中，所述伪栅层的材料还可以为氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳。

需要说明的是，形成伪栅层133后，还包括：去除掩膜侧墙127。

还需要说明的是，如图8所示，在形成伪栅材料层123后，还包括：在所述伪栅材料层123上形成刻蚀停止层126。

相应的，核心层128相应形成于刻蚀停止层126上，在去除所述核心层128后，先以掩膜侧墙127为掩膜刻蚀刻蚀停止层126，将图形传递至刻蚀停止层126中，再继续刻蚀伪栅材料层123。

刻蚀停止层126用于在形成核心层128以及掩膜侧墙127的过程中保护伪栅材料层123。本实施例中，刻蚀停止层126的材料为氧化硅。

参考图11，在形成伪栅层133后，在所述伪栅层133的侧壁形成侧墙124。

所述侧墙124用于保护伪栅层133的侧壁。所述侧墙124可以为单层结构或叠层结构，所述侧墙124的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，所述侧墙124为单层结构，所述侧墙124的材料为氮化硅。

继续参考图11，在所述伪栅层133的侧壁形成侧墙124后，所述形成方法还包括：在所述衬底100上形成层间介质层125，所述层间介质层125覆盖所述侧墙124的侧壁，且所述层间介质层125露出所述伪栅层133的顶部。

所述层间介质层125用于隔离相邻器件。所述层间介质层125的材料为绝缘材料，例如氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述层间介质层125的材料为氧化硅。

参考图12，图12是俯视图，去除所述第一区域10a和所述第二区域10b交界处的所述伪栅层133，在所述侧墙124之间形成第一开口135。

其中，为了便于图示，图12仅示意出鳍部120、伪栅层133和侧墙124。

所述第一开口135使所述伪栅层133在第一区域I和第二区域II的交界处断开，所述第一开口135用于为后续填充第一隔离结构提供空间。

具体地，形成第一开口135的步骤包括：刻蚀所述伪栅层133至露出所述隔离层122(如图11所示)，形成第一开口135，也就是说，所述第一开口135的底部为隔离层122的表面，因此，所述伪栅层133在第一区域10a和第二区域10b的交界处的第一开口135处被断开，从而使位于第一区域10a的晶体管共用一栅极结构，位于第二区域10b的晶体管共用另一栅极结构。

本实施例中，形成第一开口135的步骤还包括：刻蚀所述伪栅层133之前，在伪栅层133、侧墙124和层间介质层125上形成掩膜层(图未示)，所述掩膜层中形成有露出第一区域10a和所述第二区域10b交界处的伪栅层133的掩膜开口；相应的，以所述掩膜层为掩膜，刻蚀掩膜开口露出的伪栅层133。

其中，伪栅层133和层间介质层125之间具有较高的刻蚀选择比，伪栅层133和侧墙124之间具有较高的刻蚀选择比，因此，当待刻蚀伪栅层133相邻时，所述掩膜开口还可以露出位于所述待刻蚀伪栅层133侧壁的侧墙124、以及所述相邻的待刻蚀伪栅层133之间的层间介质层125，从而增大形成掩膜开口的工艺窗口。

本实施例中，采用干法刻蚀工艺，去除所述第一区域10a和第二区域10b交界处的伪栅层133。所述干法刻蚀工艺是利用高能粒子进行轰击而实现的，因此其纵向刻蚀速率远远大于横向刻蚀速率，能够获得相当准确的图形转换，对所述侧墙124及所述隔离层122的表面的损伤较小。

需要说明的是，在形成伪栅材料层123的过程中，当温度达到其晶化温度后，伪栅材料层123容易发生晶化，从而容易导致伪栅层133的线边缘粗糙度差较差，伪栅层133侧壁容易形成多晶硅突出(poly protrusion)。而且，在形成伪栅材料层123后，当外界环境达到其晶化温度时，也容易导致伪栅材料层123发生晶化，从而形成多晶硅突出。在伪栅层133的侧壁形成侧墙124后，多晶硅突出会嵌于侧墙124中，相应的，形成第一开口135后，所述第一开口135露出的侧墙124中容易嵌有伪栅层残留物131。

参考图13，图13是沿鳍部延伸方向的剖视图，对所述第一开口135在所述第一方向的侧壁进行氧化处理。

所述氧化处理用于氧化伪栅层残留物131。

后续在剩余伪栅层133的位置处形成金属栅极结构，当所述侧墙124中嵌有伪栅层残留物131时，能够氧化所述伪栅层残留物131，在后续去除剩余的所述伪栅层133的过程中，能够降低所述侧墙124中的伪栅层残留物131被去除的概率，从而不易在侧墙124中形成泄露通道，相应的，也在后续去除器件单元区域交界处的金属栅极结构时，减少泄漏通道对金属栅极结构的损害。

本实施例中，所述氧化处理的工艺包括定向氧化工艺。所述定向氧化工艺用于氧化伪栅层残留物131，具有氧化方向精确的优点，同时降低对所述第一开口135在所述第二方向的侧壁产生影响的概率。

具体地，所述定向氧化工艺为含氧氛围下的定向带状等离子工艺(如图13中虚线箭头所示)。其中，定向带状指的是所述等离子体经由一缝隙入射至所述第一开口135在所述第一方向的侧壁，对所述伪栅层残留物131进行定向扫描。

具体地，定向氧化工艺的步骤包括：提供含氧气体；提供脉冲直流偏压，将所述含氧气体转化为电感耦合等离子体；采用所述电感耦合等离子体，对所述第一开口135在第一方向的侧壁进行轰击，用于氧化所述第一开口在第一方向的侧壁。

本实施例中，含氧气体包括O

所述定向带状等离子体工艺的直流偏压和含氧气体的流量不宜过小，也不宜过大。如果直流偏压值或含氧气体的气体流量过小，容易导致产生的电感耦合等离子体过少，从而导致对所述第一开口135在第一方向的侧壁的氧化效果不明显；如果直流偏压值或含氧气体的气体流量过大，容易导致氧化速率过快或氧化稳定性变差，从而容易对所述第一开口135在第一方向的侧壁的质量造成不良影响，并且也会对其他方向的侧壁的质量造成不良影响，进而导致半导体结构的性能下降。为此，本实施例中，直流偏压为100V至500V，含氧气体的气体流量为100sccm至800sccm。

本实施例中，定向氧化工艺还采用稀释气体。稀释气体在所述定向氧化工艺中用于控制氧化速率。稀释气体包括N

稀释气体的气体流量不宜过小，也不宜过大。如果稀释气体的气体流量过小，容易导致氧化速率过快或氧化稳定性变差，容易对所述第一开口135在第一方向的侧壁质量造成不良影响；如果稀释气体的气体流量过大，容易导致氧化速率过慢，从而导致工艺时间增加，降低制造效率。为此，本实施例中，稀释气体的气体流量为100sccm至500sccm。

基于所述设定的氧化气体和稀释气体的气体流量，以及直流偏压的大小，将工艺压强设定在合理范围值内。本实施例中，工艺压强为10mTorr至80mTorr。

工艺时间不宜过长，也不宜过短，如果所述工艺时间过长，容易对所述伪栅层残留物131氧化过度，进而影响到所述侧墙124的结构，从而影响晶体管的性能；如果所述工艺时间过短，容易对所述伪栅残留物131氧化不够充分，后续所述侧墙124内部仍有可能形成泄露通道，从而影响晶体管的性能。为此，本实施例中，所述工艺时间为10s至100s。

等离子体的轰击方向与所述衬底100表面法线方向之间的夹角不宜过小，不宜过大。所述夹角过小或过大，均导致难以完全氧化所述第一开口135在第一方向的整个侧壁。为此，本实施例中，所述等离子体的轰击方向与所述衬底100表面法线方向之间的夹角为5度至20度。

等离子体的轰击方向与所述第一开口135在所述第一方向的侧壁的夹角不宜过小，不宜过大。所述夹角过小或过大，均容易导致所述第一开口135露出的伪栅层133受到影响，从而影响后续对剩余伪栅层133的去除效果。为此，等离子体的轰击方向与所述第一开口在所述第一方向的侧壁的夹角为70度至85度。

参考图14，图14是俯视图，在所述氧化处理后，在所述第一开口135中形成第一隔离结构136。

其中，为了便于图示，图14仅示意出鳍部120、伪栅层133、侧墙124和第一隔离结构136。

所述第一隔离结构136将所述伪栅层133在所述第一区域10a和第二区域10b的交界处相隔离，从而隔离后续形成的器件栅结构。

本实施例中，采用可流动的化学气相沉淀(Flowable Chemical VaporDeposition，FCVD)工艺形成所述第一隔离结构136。可流动的化学气相沉淀工艺具有较佳的流动性，从而提高第一隔离结构136在第一开口135中的填充性能。

具体的工艺参数包括：采用的反应气体包括正硅酸乙酯(TEOS)和氧气的混合气体，反应气体的流量为100sccm至8000sccm，工艺温度为300℃至500℃，腔室压强为3Torr至200Torr。

本实施例中，所述第一隔离结构136的材料为氧化硅。其他实施例中，所述第一隔离结构136还可以为氮化硅或氮氧化硅。

参考图15，形成所述第一隔离结构136后，去除剩余的所述伪栅层133(如图14所述)，并在剩余的所述伪栅层133的位置处形成金属栅极结构137。

所述金属栅极结构137作为器件栅极，用于控制晶体管的沟道的开启和关断。

本实施例中，金属栅极结构137包括栅电极层，栅电极层用于实现与外部电路的电连接。本实施例中，所述栅电极层的材料为镁钨合金。其他实施例中，所述栅电极层的材料还可以为W、Al、Cu、Ag、Au、Pt、Ni或Ti等。

本实施例中，所述金属栅极结构137形成在原先的剩余伪栅层133的位置处，所述金属栅极结构137横跨第一区域10a和第二区域10b中的多个所述鳍部120。

本实施例中，采用湿法刻蚀工艺，去除剩余的所述伪栅层133。所述湿法刻蚀工艺具有各向同性刻蚀的特性，且剩余的所述伪栅层133覆盖所述鳍部120部分顶部和部分侧壁，因此采用湿法刻蚀工艺有利于将剩余的所述伪栅层133完全去除，并且湿法刻蚀工艺具有操作简单的特点，有利于降低工艺复杂度。，所述湿法刻蚀的刻蚀液为四甲基氢氧化铵溶液。

在其他实施例中，还可以采用依次进行的干法刻蚀工艺和湿法刻蚀工艺，去除剩余的所述伪栅层133。其中，采用干法刻蚀工艺，有利于提高去除剩余的所述伪栅层133的速率。

参考图16，去除所述器件单元区域交界处的所述金属栅极结构137以及所述金属栅极结构下方的鳍部120，形成第二开口(图未示)；在所述第二开口中形成第二隔离结构138。

所述第二开口(图未示)用于为后续填充第二隔离结构138提供空间。

本实施例中，在形成所述金属栅极结构137后，去除所述器件单元区域交界处的所述鳍部120以及所述鳍部120上方的所述金属栅极结构137，形成第二开口。

本实施例中，采用依次进行的干法刻蚀工艺和湿法刻蚀工艺去除所述器件单元区域交界处的所述金属栅极结构137。

所述湿法刻蚀工艺能够使得刻蚀形成的第二开口表面的水平性较好，且湿法刻蚀工艺为各向同性刻蚀，湿法刻蚀工艺具有较高的刻蚀速率，且操作简单，工艺成本低。所述干法刻蚀工艺为各向异性刻蚀，有利于提高去除所述金属栅极结构137的速率

需要说明的是，通过前述的氧化处理，在第一方向上，第一隔离结构136和侧墙124之间形成有泄露通道的概率较低，因此，在去除器件单元区域交界处的所述金属栅极结构137的过程中，刻蚀溶液通过泄露通道而接触剩余金属栅极结构137的概率也较低，有利于保证剩余金属栅极结构137的完整性，从而提高半导体结构的性能。

第二隔离结构138为单扩散中断(Single Diffusion Break，SDB)隔离结构，所述第二隔离结构138用于实现器件单元区域之间的隔离。

本实施例中，所述第二隔离结构138的材料为氧化硅。其他实施例中，所述第二隔离结构138的材料还可以为氮化硅或氮氧化硅。

本实施例中，所述第一隔离结构136和第二隔离结构138的材料相同。其他实施例中，所述第一隔离结构136和第二隔离结构138的材料还可以不相同。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。