改变不同区域芯片密度使PI厚度均匀的晶圆级封装方法

技术领域

本发明涉及晶圆级封装技术领域，更具体地，涉及一种改变不同区域芯片密度使PI厚度均匀的晶圆级封装方法。

背景技术

目前晶圆级封装流程如图1所示为：步骤1、用刀片将晶圆切割成单颗芯片；步骤2、将膜贴在载板上；步骤3、芯片焊盘朝下，贴装在膜上，芯片之间呈阵列式分布，均匀布满整个载板；步骤4、用塑封料对贴装芯片后的载板进行包封，保护芯片；步骤5、移除载板及膜，露出芯片焊盘；步骤6、将芯片进行反转，使芯片焊盘朝上；步骤7、旋涂第一层PI(polymide，聚酰亚胺)并曝光，露出芯片焊盘；步骤8、电镀第一层RDL(redistribution layer，重布线层)，将芯片焊盘引出；步骤9、旋涂第二层PI(polymide，聚酰亚胺)，将需要进行植球位置处的PI曝光；步骤10、植球，通过钢网将锡球植在第二层PI开口处并回流；步骤11、切割，用刀片将封装后的整体切割为单颗的芯片。

现有流程在步骤7及9的PI旋涂过程中，如图2和图3所示，包封后的芯片会以圆点为中心进行旋转，因为线速度＝角速度*半径，所以离圆点越远的区域线速度越大，越多的PI流向外部区域，PI积聚的量越多，PI厚度越厚，导致整体PI厚度不均匀。

在完成第一层PI旋涂之后，还会进行第一层RDL电镀(redistribution layer，重布线层)及第二层PI旋涂(可以不限于一层RDL和两层PI，如两层RDL和三层PI)。随着加工RDL和PI的次数增加，最后一层PI的厚度中引入了之前工序的累计误差，加剧了PI厚度的不均匀，因此控制每次旋涂时PI的厚度均匀性非常重要。

现有技术公开一种半导体芯片的晶圆级封装方法，所述封装方法包括以下步骤：提供晶圆，晶圆具有彼此相对的第一表面以及第二表面，晶圆具有多颗网格排布的芯片，芯片具有感应区以及与感应区电耦合的焊垫；在晶圆的第二表面形成通孔，通孔底部暴露出焊垫；去除相邻两个芯片之间的部分基体；在通孔的底部以及侧壁形成再布线层，再布线层延伸至晶圆的第二表面并与焊垫电连接；在晶圆的第二表面上部以及通孔中形成阻焊层，阻焊层覆盖再布线层；对形成的晶圆级封装结构进行烘烤并进行去除相邻的芯片之间的部分阻焊层；在阻焊层上形成电连接再布线层的电连接端子；对形成的晶圆级封装结构进行切割，以获得多个独立的芯片。该方案中依然存在PI厚度不均匀的问题。

发明内容

本发明提供一种改变不同区域芯片密度使PI厚度均匀的晶圆级封装方法，改善PI厚度的均匀性。

为解决上述技术问题，本发明的技术方案如下：

一种改变不同区域芯片密度使PI厚度均匀的晶圆级封装方法，包括以下步骤：

S1：将载板按离载板中心的距离不同分为不同的区域，载板贴装芯片时，越远离载板中心的区域，芯片密度越高；

S2：使用贴装后的载板进行封装。

上述方案中，使载板上越远离载板中心的区域，芯片密度越高，使得PI在往外部流动时遭遇了更多的阻拦，使更多PI保留在内部区域，同时外部区域更大的芯片密度带来更大的PI开口密度，在PI旋涂后进行曝光时能够消耗更多的PI，从而改善旋涂时PI厚度的均匀性。

优选地，所述载板的尺寸与晶圆的尺寸相对应

优选地，步骤S1中，晶圆切割成单颗芯片后贴装于载板上。

优选地，步骤S1中，使离载板中心的距离远的区域内的芯片间间距小于离载板中心的距离近的区域内的芯片间间距，通过缩小芯片间间距来提高芯片密度。

优选地，所述芯片间间距包括垂直方向间距和水平方向间距。

优选地，步骤S1中，晶圆切割成不同颗数芯片组成的单元，包括一颗芯片、两颗芯片和多颗芯片。

优选地，不同颗数芯片组成的单元贴装于载板的不同区域上，越远离载板中心的区域贴装更多颗数芯片组成的单元，多颗芯片组成的单元中，芯片为相连状态，未切割成单颗，这样就导致外部区域贴装的是更多颗未切割芯片组成的单元，因此芯片密度大于内部区域。

优选地，步骤S2中使用贴装后的载板进行封装后，再将封装后的整体切割为单颗的芯片。

优选地，步骤S2中使用贴装后的载板进行封装时旋涂PI后，需要进行曝光，使用一次曝光进行曝光。

优选地，步骤S2中使用贴装后的载板进行封装时旋涂PI后，需要进行曝光，使用两种滤光片做step曝光进行曝光。

与现有技术相比，本发明技术方案的有益效果是：

(1)本发明通过改变载板上内外不同区域的芯片密度来实现PI厚度的均匀，使外部区域的芯片密度大于内部区域，这种布局一方面可以利用芯片阻挡部分PI往外流动，使更多PI保留在内部区域，另一方面更大的芯片密度所需要的PI开口面积也更大，可以在曝光时消耗更多的PI，从而改善PI厚度的均匀性；

(2)针对所有区域芯片密度一样布局的情况，旋涂时转速越大，PI厚度的不均匀越明显；但是本发明通过不同区域的不同芯片密度布局改善了旋涂时PI厚度的均匀性，因此针对同样的PI厚度规格，可以支持更快的转速，提高效率

(3)针对所有区域芯片密度一样布局的情况，载板尺寸越大，边缘的转速越大，PI厚度的不均匀越明显；但是本发明通过不同区域的不同芯片密度布局改善了旋涂时PI厚度的均匀性，因此针对同样的PI厚度规格，可以支持更大的载板尺寸(线速度＝角速度*半径)，贴装更多的芯片，单次加工时产出更大的产品，提高效率。

附图说明

图1为现有晶圆级封装流程示意图。

图2为现有晶圆级封装流程中PI旋涂侧视图。

图3为现有晶圆级封装流程中PI旋涂俯视图。

图4为本发明的方法流程示意图。

图5为实施例提供的一种晶圆级封装方法流程示意图。

图6为单颗芯片贴装的载板俯视图。

图7为实施例提供的另一种晶圆级封装方法流程示意图。

图8为包含单颗芯片组成的单元和两颗芯片组成的单元贴装的载板俯视图。

具体实施方式

附图仅用于示例性说明，不能理解为对本专利的限制；

为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；

对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。

下面结合附图和实施例对本发明的技术方案做进一步的说明。

实施例1

一种改变不同区域芯片密度使PI厚度均匀的晶圆级封装方法，如图4所示，包括以下步骤：

S1：将载板按离载板中心的距离不同分为不同的区域，载板贴装芯片时，越远离载板中心的区域，芯片密度越高；

S2：使用贴装后的载板进行封装。

本实施例使载板上越远离载板中心的区域，芯片密度越高，使得PI在往外部流动时遭遇了更多的阻拦，使更多PI保留在内部区域，同时外部区域更大的芯片密度带来更大的PI开口密度，在PI旋涂后进行曝光时能够消耗更多的PI，从而改善旋涂时PI厚度的均匀性。

实施例2

一种改变不同区域芯片密度使PI厚度均匀的晶圆级封装方法，如图4所示，包括以下步骤：

S1：将载板按离载板中心的距离不同分为不同的区域，载板贴装芯片时，越远离载板中心的区域，芯片密度越高；

S2：使用贴装后的载板进行封装。

本实施例使载板上越远离载板中心的区域，芯片密度越高，使得PI在往外部流动时遭遇了更多的阻拦，使更多PI保留在内部区域，同时外部区域更大的芯片密度带来更大的PI开口密度，在PI旋涂后进行曝光时能够消耗更多的PI，从而改善旋涂时PI厚度的均匀性。

所述载板的尺寸与晶圆的尺寸相对应。

实施例3

一种改变不同区域芯片密度使PI厚度均匀的晶圆级封装方法，如图4所示，包括以下步骤：

S1：将载板按离载板中心的距离不同分为不同的区域，载板贴装芯片时，越远离载板中心的区域，芯片密度越高；

S2：使用贴装后的载板进行封装。

本实施例使载板上越远离载板中心的区域，芯片密度越高，使得PI在往外部流动时遭遇了更多的阻拦，使更多PI保留在内部区域，同时外部区域更大的芯片密度带来更大的PI开口密度，在PI旋涂后进行曝光时能够消耗更多的PI，从而改善旋涂时PI厚度的均匀性。

所述载板的尺寸与晶圆的尺寸相对应。

步骤S1中，晶圆切割成单颗芯片后贴装于载板上。

步骤S1中，使离载板中心的距离远的区域内的芯片间间距小于离载板中心的距离近的区域内的芯片间间距。

所述芯片间间距包括垂直方向间距和水平方向间距。

步骤S2中使用贴装后的载板进行封装时旋涂PI后，需要进行曝光，使用一次曝光进行曝光或者使用两种滤光片做step曝光进行曝光。

在具体的实施例中，本实施例的封装结构如下：

包括底部塑封料和芯片，第一PI层、第一RDL层及第二PI层，顶部的锡球。第一PI层在底部芯片焊盘处设置PI开口，第一RDL层在第一PI开口处电镀金属线路并外延，第二PI层在第一RDL层上设置PI开口，最后在第二PI开口处植球。

具体的封装方法如图5所示如下：

步骤S01：将原始晶圆，即裸芯片切割成单颗的芯片。

步骤S02：将膜贴在载板上，载板的尺寸对应晶圆的尺寸，如直径12inch的圆形。

步骤S03：将芯片贴装在载板及膜上，使外部的芯片间距小于内部的芯片间距(即水平方向间距：B1

步骤S04、包封，用塑封料对芯片进行保护。

步骤S05、移除载板及膜，露出芯片焊盘。

步骤S06、将芯片进行反转，使芯片焊盘朝上。

步骤S07、旋涂第一层PI(polymide，聚酰亚胺)并曝光，曝光位置对应芯片焊盘。具体有两种曝光方案，第一种：一次曝光。一次曝光精度：3-8um；PI开口大小：10-15um，一次曝光精度满足PI开口需求。第二种：整个晶圆可以看成由两种不同间距的区域组成，采用两种滤光片做step曝光(步进式曝光)，介于step曝光和一次曝光之间。

步骤S08、电镀第一层RDL(redistribution layer，重布线层)，将芯片焊盘引出。

步骤S09、旋涂第二层PI(polymide，聚酰亚胺)并曝光，曝光方式与步骤S7一致，曝光位置对应锡球位置。

步骤S010、在第二层PI曝光处进行植球。

步骤S011、进行切割，切割时需要调整刀片水平和垂直方向移动的距离，外部区域的步进距离小，内部区域的步进距离大。

实施例4

一种改变不同区域芯片密度使PI厚度均匀的晶圆级封装方法，如图4所示，包括以下步骤：

S1：将载板按离载板中心的距离不同分为不同的区域，载板贴装芯片时，越远离载板中心的区域，芯片密度越高；

S2：使用贴装后的载板进行封装。

所述载板的尺寸与晶圆的尺寸相对应。

步骤S1中，晶圆切割成不同颗数芯片组成的单元，包括一颗芯片、两颗芯片和多颗芯片。

不同颗数芯片组成的单元贴装于载板的不同区域上，越远离载板中心的区域贴装更多颗数芯片组成的单元。

多颗芯片组成的单元中，芯片为相连状态，未切割成单颗，这样就导致外部区域贴装的是更多颗未切割芯片组成的单元，因此芯片密度大于内部区域。PI在往外部流动时遭遇了更多的阻拦，使更多PI保留在内部区域。外部区域更大的芯片密度带来更大的PI开口密度，在PI旋涂后进行曝光时能够消耗更多的PI，从而改善旋涂时PI厚度的均匀性。

步骤S2中使用贴装后的载板进行封装后，再将封装后的整体切割为单颗的芯片。

步骤S2中使用贴装后的载板进行封装时旋涂PI后，需要进行曝光，使用一次曝光进行曝光，或者：

步骤S2中使用贴装后的载板进行封装时旋涂PI后，需要进行曝光，使用两种滤光片做step曝光进行曝光。

在具体的实施例中，本实施例的封装结构如下：

包括底部塑封料和芯片，第一PI层、第一RDL层及第二PI层，顶部的锡球。第一PI层在底部芯片焊盘处设置PI开口，第一RDL层在第一PI开口处电镀金属线路并外延，第二PI层在第一RDL层上设置PI开口，最后在第二PI开口处植球。

具体的封装方法如图7所示如下：

步骤S11：在进行晶圆切割时，部分晶圆切割成单颗芯片，部分晶圆切割成两颗芯片组成的单元，即这个单元未切割成单独的两颗芯片。

步骤S12：将膜贴在载板上，载板的尺寸对应晶圆的尺寸，如直径12inch的圆形。

步骤S13：两颗芯片组成的单元贴装在载板的外部区域，单颗芯片贴装在内部区域。因为两颗芯片组成单元的芯片密度大于相同面积内单颗芯片的芯片密度，所以外部区域的芯片密度大于内部区域的芯片密度，如图8所示。

步骤S14、包封，用塑封料对芯片进行保护。

步骤S15、移除载板及膜，露出芯片焊盘。

步骤S16、将芯片进行反转，使芯片焊盘朝上。

步骤S17、旋涂第一层PI(polymide，聚酰亚胺)并曝光，曝光位置对应芯片焊盘。具体有两种曝光方案，第一种：一次曝光。一次曝光精度：3-8um；PI开口大小：10-15um，一次曝光精度满足PI开口需求。第二种：整个晶圆可以看成由两种不同间距的区域组成，采用两种滤光片做step曝光(步进式曝光)，介于step曝光和一次曝光之间。

步骤S18、电镀第一层RDL(redistribution layer，重布线层)，将芯片焊盘引出。

步骤S19、旋涂第二层PI(polymide，聚酰亚胺)并曝光，曝光方式与步骤S7一致，曝光位置对应锡球位置。

步骤S110、在第二层PI曝光处进行植球。

步骤S111、进行切割。先将内部由单颗芯片组成的区域从整体上切割下来，再分别对切割后形成的两个区域进行切割，形成单颗的封装成品。

实施例5

本实施例与实施例3和实施例4不同，所有的芯片组成晶上系统，不需要切割，因此可以省略步骤S011或步骤S111。其他步骤与实施例3或实施例4相同。

相同或相似的标号对应相同或相似的部件；

附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制；

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。