一种隔离结构及芯片

技术领域

本申请涉及集成电路技术领域，特别是涉及一种隔离结构及芯片。

背景技术

随着芯片制造工艺的不断发展，芯片内集成的器件的数量越来越多。由于芯片内的空间有限，因此器件在工作过程中不仅会干扰芯片内的其他器件，且也会被芯片内的其他器件干扰。干扰的存在轻则影响器件的性能，重则造成器件不能正常工作。因此如何降低芯片内器件之间的干扰是目前亟需解决的问题。

发明内容

有鉴于此，本申请提出了一种隔离结构及芯片，以期降低芯片内器件之间的干扰。

为了达到上述目的，本申请主要提供了如下技术方案：

第一方面，本申请提供了一种隔离结构，隔离结构用于隔离衬底中相邻的第一阱区和第二阱区，隔离结构包括：至少两个隔离区，至少两个隔离区位于第一阱区和第二阱区之间，且各隔离区并排设置；任意相邻的两个隔离区之间设置有第一掺杂区，且第一掺杂区与第一地线相连；其中，第一掺杂区的传导型态与第一阱区、第二阱区以及衬底的传导型态相同。

本申请提供的隔离结构，隔离结构用于隔离芯片衬底中相邻的第一阱区和第二阱区，这里的第一阱区和第二阱区分别属于芯片中的两个器件，这两个器件相互之间存在干扰。隔离结构包括两个或两个以上的隔离区，这些隔离区设置在第一阱区和第二阱区之间，且各隔离区并排设置。任意相邻的两个隔离区之间设置有第一掺杂区，且第一掺杂区与第一地线相连。可见，本申请提供的隔离结构至少具有如下两个技术效果：一是，隔离区增加器件之间的干扰传递路径上的电阻，以阻止器件的干扰信号传递到与其相邻的其他器件。二是，第一掺杂区从衬底中吸收干扰信号，并将所吸收的干扰信号传输至第一地线，这样，即使出现未被隔离区阻挡到的干扰信号，这些干扰信号仍可被第一掺杂区阻挡，从而降低干扰量。通过上述的两个技术效果可以看出，本申请实施例提供的隔离结构能够降低芯片内器件之间干扰。

在一些实施例中，第一掺杂区在与其相邻的隔离区上的正投影，落入隔离区中的第一目标面内，其中，第一目标面为隔离区中与第一掺杂区相对的面。

在一些实施例中，并排设置的隔离区中位于最外侧的隔离区分别为第一隔离区和第二隔离区；第一隔离区与第一阱区相邻，且第一阱区在第一隔离区上的正投影，落入第一隔离区中的第二目标面内，其中，第二目标面为第一隔离区中与第一阱区相对的面；第二隔离区与第二阱区相邻，且第二阱区在第二隔离区上的正投影，落入第二隔离区中的第三目标面内，其中，第三目标面为第二隔离区中与第二阱区相对的面。

在一些实施例中，隔离区的数量由如下中的至少一个因素决定：第一阱区和第二阱区之间的干扰程度、第一阱区和第二阱区之间的空间、隔离区所用材料的阻值。

在一些实施例中，隔离结构还包括第一桶状结构和环状的第二掺杂区；第一阱区被全部包裹在第一桶状结构的中空区域内；第二掺杂区包围在第一桶状结构的外侧，且第二掺杂区与第二地线相连；第一桶状结构的传导型态与第一阱区、第二阱区以及衬底的传导型态不同，第二掺杂区的传导型态与第一阱区、第二阱区以及衬底的传导型态相同。

在一些实施例中，第一桶状结构的桶壁为环状的第三阱区，桶底为第一深阱区；第二掺杂区包围在第三阱区的外侧。

在一些实施例中，隔离结构还包括第二桶状结构和环状的第三掺杂区；第二阱区被全部包裹在第二桶状结构的中空区域内；第三掺杂区包围在第二桶状结构的外侧，且第三掺杂区与第三地线相连；第二桶状结构的传导型态与第一阱区、第二阱区以及衬底的传导型态不同，第三掺杂区的传导型态与第一阱区、第二阱区以及衬底的传导型态相同。

在一些实施例中，第二桶状结构的桶壁为环状的第四阱区，桶底为第二深阱区；第三掺杂区包围在第四阱区的外侧。

在一些实施例中，第一掺杂区与相邻的隔离区具有距离间隔。

在一些实施例中，第一阱区和第二阱区分别属于芯片中的两个器件。

第二方面，本申请提供了一种芯片，该芯片包括：第一方面中任一项的隔离结构。

本方面提供的芯片的有益效果与第一方面提供的隔离结构的有益效果基本相同，因此这里不再赘述。

上述说明仅是本申请技术方案的概述，为了能够更清楚了解本申请的技术手段，而可依照说明书的内容予以实施，并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了本申请实施例提供的隔离结构的剖视图之一；

图2示出了本申请实施例提供的隔离结构的剖视图之二；

图3示出了本申请实施例提供的隔离结构的俯视图之一；

图4示出了本申请实施例提供的隔离结构的剖视图之三；

图5示出了本申请实施例提供的隔离结构的俯视图之二。

具体实施方式

下面将参照附图更加详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

目前，芯片内集成有数量众多的器件，受限于芯片内的空间限制，器件之间的距离较小，因此器件在工作过程中不仅会干扰芯片内的其他器件，且也会被芯片内的其他器件干扰。

发明人经过研究发现，可以在设计上提高器件之间的隔离度，以降低芯片内器件之间的干扰。具体为：一、采用隔离区增加器件之间的干扰传递路径上的电阻，以阻止器件的干扰信号传递到与其相邻的其他器件上；二，采用掺杂区将器件的干扰信号传导至地线，以削减干扰量，从而减少传递到其他器件上的干扰量。

基于上述考虑，为了降低芯片内器件之间的干扰，本申请实施例提供了一种隔离结构及芯片。隔离结构用于隔离芯片衬底中相邻的第一阱区和第二阱区，这里的第一阱区和第二阱区分别属于芯片中的两个器件，这两个器件相互之间存在干扰。隔离结构包括两个或两个以上的隔离区，这些隔离区设置在第一阱区和第二阱区之间，且各隔离区并排设置。任意相邻的两个隔离区之间设置有第一掺杂区，且第一掺杂区与第一地线相连。通过上述的隔离结构，隔离区增加器件之间的干扰传递路径上的电阻，以阻止器件的干扰信号传递到与其相邻的其他器件。第一掺杂区将器件的干扰信号传导至地线，以削减干扰量，从而减少传递到其他器件上的干扰量。

在实际应用中，任意需要降低器件之间干扰的芯片均适用本申请实施例提供的隔离结构，本申请实施例对芯片的类型不做具体限定。另外，本申请实施例提供的隔离结构用于隔离衬底中相邻的第一阱区和第二阱区，第一阱区和第二阱区分别属于芯片中的两个器件，本申请实施例对器件的类型不做具体限定，任意会干扰其他器件或会受其他器件干扰的器件均适用。示例性，芯片为射频收发类芯片，第一阱区和第二阱区为射频收发类芯片中的如下器件中的任意相邻的两种：射频功率放大器、低噪声放大器、混频器、本地振荡器、基带滤波器、数模转换器、模数转换器、锁相环、高速接口、中央处理器。

下面对本申请实施例提供的隔离结构和芯片进行具体说明。

如图1所示，本申请实施例提供了一种隔离结构，该隔离结构用于隔离衬底SUB中相邻的第一阱区W1和第二阱区W2。该隔离结构包括：至少两个隔离区11，至少两个隔离区11位于第一阱区W1和第二阱区W2之间，且各隔离区11并排设置；任意相邻的两个隔离区11之间设置有第一掺杂区12，且第一掺杂区11与第一地线相连。其中，第一掺杂区12的传导型态与第一阱区W1、第二阱区W2以及衬底SUB的传导型态相同。

下面对隔离结构涉及的各组成的具体结构和交互关系进行说明：

第一阱区W1和第二阱区W2：

芯片内集成有大量的器件，各器件具有的阱区部署在同一衬底中，且各器件的工作分别通过其具有的阱区完成。图1和图2分别示例了隔离结构的剖视图，图1和图2中标识的SUB即为衬底。对于任意一个器件来说，在该器件工作时，其具有的阱区在完成相应的工作的同时，会发出干扰信号，干扰信号通过衬底SUB传输至与其相邻的器件的阱区，干扰与其相邻的器件的阱区，从而干扰与其相邻的器件的性能。综上，第一阱区W1和第二阱区W2在衬底SUB中相邻，且分别属于芯片中的两个器件。需要说明的是，第一阱区W1、第二阱区W2以及衬底SUB均属于同一传导型态，因为三者属于同一传导型态，才会存在上述器件干扰的情况发生。示例性的，如图1所示，第一阱区W1、第二阱区W2以及衬底SUB的传导型态均为P型，即第一阱区为“PW1”、第二阱区W2为“PW2”、衬底SUB为“P-SUB”。示例性的，如图2所示，第一阱区W1、第二阱区W2以及衬底SUB的传导型态均为N型，即第一阱区为“NW1”、第二阱区W2为“NW2”、衬底SUB为“N-SUB”。

隔离区11：

隔离区11用于增加第一阱区W1和第二阱区W2之间的干扰传递路径上的电阻，以阻挡第一阱区W1和第二阱区W2之间的干扰。

隔离区11的数量为两个或两个以上，各隔离区11均位于第一阱区W1和第二阱区W2之间，且各隔离区11并排设置。隔离区11的数量选用两个或两个以上，且并排设置在第一阱区W1和第二阱区W2之间的目的为：考虑单个隔离区对干扰信号的阻挡效果有限，其仅能阻挡部分干扰信号，而未被阻挡的部分仍然会继续传输，因此为了能够最大限度的对干扰信号进行阻挡，则隔离区的数量采用两个或两个以上，且隔离区并排设置，这样，一个隔离区未阻挡到的干扰信号，仍然可以被与其相邻的隔离区阻挡。

隔离区11的数量可以基于业务需求确定。示例性的，如图1所示，图1中的隔离区11的数量为2个，这两个隔离区11并排设置在第一阱区W1和第二阱区W2之间。示例性的，如图2所示，图2中的隔离区11的数量为3个，这三个隔离区11并排设置在第一阱区W1和第二阱区W2之间。

在实际应用中，为了能够在提高芯片的面积利用率同时，提高隔离效果，则隔离区11的数量由如下中的至少一个因素决定：第一阱区W1和第二阱区W2之间的干扰程度、第一阱区W1和第二阱区W2之间的空间、隔离区11所用材料的阻值。这里的干扰程度可通过第一阱区W1所属的器件和/或第二阱区W2所属的器件工作过程所产生的干扰信号强度来标定，原则上，干扰信号程度越大，隔离区11的数量可设置的越多。这里的空间指代的是第一阱区W1和第二阱区W2之间能够放置隔离区11的空间，原则上，空间越小，隔离区11的数量可设置的越少。这里的隔离区11的阻值由制作隔离区的材料所决定，原则上，阻值越高，隔离区11的数量可设置的越少。在确定隔离区11的数量时综合考虑上述的一个或多个因素。示例性的，同时考虑上述三种因素时，则干扰程度越小、使用的材料的阻值越高、空间越小，设置的隔离区11的数量越少。

隔离区11的材料可以基于业务需求确定，本实施例不做具体限定。示例性的，比如对于传导型态为P型的衬底SUB，隔离区11为NT_N，NT_N是一种超低浓度掺杂的半导体，因其掺杂浓度远低于阱区，因此电阻更大，可以起到隔离的作用。

下面以图1和图3为例来说明并排设置的隔离区11与第一阱区W1和第二阱区W2之间的关系。图3示出了隔离结构的俯视图，其为对应于图1的俯视图。如图1和图3所示，并排设置的隔离区11中位于最外侧的隔离区11分别为第一隔离区111和第二隔离区112。第一隔离区111与第一阱区W1相邻，且第一阱区W1在第一隔离区111上的正投影，落入第一隔离区111中的第二目标面M2内，其中，第二目标面M2为第一隔离区111中与第一阱区W1相对的面。第二隔离区112与第二阱区W2相邻，且第二阱区W2在第二隔离区112上的正投影，落入第二隔离区112中的第三目标面M3内，其中，第三目标面M3为第二隔离区112中与第二阱区W2相对的面。上述提及的第一隔离区111与第一阱区W1之间的关系，以及第二隔离区112和第二阱区W2之间的关系，能够增加第一阱区W1和第二阱区W2之间的干扰传递路径上的电阻，以最大限度的阻止第一阱区W1和第二阱区W2之间干扰信号的传输。

第一隔离区111与第一阱区W1相邻，且第一阱区W1在第一隔离区111上的正投影，落入第一隔离区111中的第二目标面M2内，这样第一阱区W1通过衬底向第二阱区W2传输的干扰，将被第一隔离区111所遮挡，从减少向第二阱区W2传输的干扰量。

第二隔离区112与第二阱区W2相邻，且第二阱区W2在第二隔离区112上的正投影，落入第二隔离区112中的第三目标面M3内，这样第二阱区W2通过衬底向第一阱区W1传输的干扰信号，将被第二隔离区112所遮挡，从而减少向第一阱区W1传输的干扰量。

另外，第二阱区W2在第一隔离区111上的正投影，同样落入第一隔离区111中的第二目标面M2内，且第一阱区W1在第二隔离区112上的正投影，同样落入第二隔离区112中的第三目标面M3内，这样，即使第一阱区W1通过衬底向第二阱区W2传输的干扰信号中未被第一隔离区111所阻挡的部分，仍可被第二隔离区112阻挡，从而进一步减少向第二阱区W2传输的干扰量。第二阱区W2通过衬底向第一阱区W1传输的干扰信号中未将被第二隔离区112所阻挡的部分，仍可被第一隔离区111阻挡，从而进一步减少向第一阱区W1传输的干扰量。

第一掺杂区12：

第一阱区W1、第二阱区W2和衬底SUB三者具有相同的传导型态，因此未被隔离区111阻挡到的部分干扰信号，仍然会通过衬底SUB传输。示例性，如图1所示，第一阱区W1通过衬底向第二阱区W2传输的干扰信号，虽然第一隔离区111能对干扰信号进行阻挡，但是仍然会有部分干扰信号能够通过衬底继续向第二阱区W2传输。

为了能够进一步消除这部分未被隔离区111阻挡的干扰信号继续传输，任意相邻的两个隔离区111之间设置有第一掺杂区112，且第一掺杂区112与第一地线相连。

第一掺杂区112用于从衬底中吸收干扰信号，并将所吸收的干扰信号传输至第一地线，这样，第一掺杂区112可以进一步消除干扰信号，从而使得干扰信号不能继续传输至阱区。第一掺杂区112其所吸收的干扰信号大部分为未被与其相邻的隔离区111阻挡的干扰信号。进一步的，为了使得第一掺杂区112可以从衬底SUB中充分吸收干扰信号，则第一掺杂区112与相邻的隔离区具有距离间隔，以便第一掺杂区112周围均为衬底SUB，从而便于第一掺杂区112从衬底SUB中充分吸收干扰信号。这里的距离间隔基于具体业务需求确定，本实施例不做具体限定。极端情况下，若第一阱区W1和第二阱区W2之间的空间有限，则这里距离间隔可以为0。

为了保证第一掺杂区112能够从衬底SUB中吸收干扰信号，因此第一掺杂区112的传导型态需要与第一阱区W1、第二阱区W2和衬底SUB的传导型态相同。示例性的，如图1所示，第一掺杂区112“P+”的传导型态为P型。示例性的，如图1所示，第一掺杂区112“N+”的传导型态为N型。

另外，为了保证减少干扰信号传输至第一地线时的欧姆接触电阻和走线寄生电阻，则第一掺杂区112与第一地线之间的走线可设置的短而粗。还有，为了避免第一地线中的噪音回传至衬底SUB，因此第一地线需尽可能的接近理想地。

本申请实施例提供的隔离结构，隔离结构用于隔离芯片衬底中相邻的第一阱区和第二阱区，这里的第一阱区和第二阱区分别属于芯片中的两个器件，这两个器件相互之间存在干扰。隔离结构包括两个或两个以上的隔离区，这些隔离区设置在第一阱区和第二阱区之间，且各隔离区并排设置。任意相邻的两个隔离区之间设置有第一掺杂区，且第一掺杂区与第一地线相连。可见，本申请实施例提供的隔离结构至少具有如下两个技术效果：一是，隔离区增加器件之间的干扰传递路径上的电阻，以阻止器件的干扰信号传递到与其相邻的其他器件。二是，第一掺杂区从衬底中吸收干扰信号，并将所吸收的干扰信号传输至第一地线，这样，即使出现未被隔离区阻挡到的干扰信号，这些干扰信号仍可被第一掺杂区阻挡，从而降低干扰量。通过上述的两个技术效果可以看出，本申请实施例提供的隔离结构能够降低芯片内器件之间干扰。

在本申请一些实施例中，如图4和图5所示，隔离结构还包括第一桶状结构13和环状的第二掺杂区14；第一阱区W1被全部包裹在第一桶状结构13的中空区域内；第二掺杂区14包围在第一桶状结构13的外侧，且第二掺杂区14与第二地线相连；第一桶状结构13的传导型态与第一阱区W1、第二阱区W2以及衬底SUB的传导型态不同，第二掺杂区14的传导型态与第一阱区W1、第二阱区W2以及衬底SUB的传导型态相同。

第一桶状结构13用于隔断第一阱区W1与衬底SUB，第一桶状结构13的桶壁为环状的第三阱区131，桶底为第一深阱区132，且第二掺杂区14包围在第三阱区131的外侧。第一阱区W1被全部包裹在第一桶状结构13的中空区域内，且第一桶状结构13的传导型态与第一阱区W1、第二阱区W2和衬底SUB的传导型态不同。示例性的，如图4所示，第一阱区W1、第二阱区W2以及衬底SUB的传导型态均为P型，即第一阱区为“PW1”、衬底SUB为“P-SUB”。第一桶状结构13的传导型态为N型，即第三阱区131为“NW”、第一深阱区132为“DNW”。

第一桶状结构13主要存在如下两个作用：一是，减少第一阱区W1传输至衬底SUB中的干扰信号量，这样能够减少传递至第二阱区W2的干扰信号量，从而减少对第二阱区W2的干扰。二是，减少衬底SUB中的干扰信号传输至第一阱区W1中的干扰信号量，这样能够减少第二阱区W2的干扰信号对第一阱区W1的干扰。

第一桶状结构13的存在会引入两个问题：一是，第一桶状结构13的桶底“第一深阱区132”的面积相对较大，因此第一阱区W1与衬底SUB之间的会存在寄生电容，第一阱区W1的高频干扰信号会穿透寄生电容传播至衬底SUB，从而导致干扰信号仍可以通过衬底SUB干扰到第二阱区W2。二是，由于第一阱区W1被全部包裹在第一桶状结构13的中空区域内，因此第一阱区W1会处于“半浮空”状态，“半浮空”状态会引入其他干扰，这些干扰同样会影响到第二阱区W2。因此为了解决上述的两个问题，本申请实施例提供的隔离结构还设置有第二掺杂区14，第二掺杂区14包围在第一桶状结构13的外侧，也就是，第二掺杂区14包围在第一桶状结构13的桶壁“第三阱区131”的外侧，其可以与第三阱区131直接接触或与第三阱区131存在一定间隔，这样不仅解决了第一阱区W1的“半浮空”状态，且即使有寄生电容产生，寄生电容中的干扰信号，也会被第三掺杂区14吸收。

第二掺杂区14的传导型态与第一阱区W1、第二阱区W2以及衬底SUB的传导型态相同，这样第二掺杂区14才可从吸收干扰信号，并将干扰信号传输至第二地线。示例性的，如图4所示，第二掺杂区14的传导型态均为P型，即第二掺杂区14为“P+”。

另外，为了保证减少干扰信号传输至第二地线时的欧姆接触电阻和走线寄生电阻，则第二掺杂区14与第二地线之间的走线可设置的短而粗。还有，为了避免第二地线中的噪音回传至衬底SUB，因此第二地线需尽可能的接近理想地。

在本申请一些实施例中，如图4和图5所示，隔离结构还包括第二桶状结构15和环状的第三掺杂区16。第二阱区W2被全部包裹在第二桶状结构15的中空区域内；第三掺杂区16包围在第二桶状结构15的外侧，且第三掺杂区16与第三地线相连；第二桶状结构15的传导型态与第一阱区W1、第二阱区W2以及衬底SUB的传导型态不同，第三掺杂区16的传导型态与第一阱区W1、第二阱区W2以及衬底SUB的传导型态相同。

第二桶状结构15用于隔断第二阱区W2与衬底SUB，第二桶状结构15的桶壁为环状的第四阱区151，桶底为第二深阱区152，且第三掺杂区16包围在第四阱区151的外侧。第二阱区W2被全部包裹在第二桶状结构15的中空区域内，且第二桶状结构15的传导型态与第一阱区W1、第二阱区W2和衬底SUB的传导型态不同。示例性的，如图4所示，第一阱区W1、第二阱区W2以及衬底SUB的传导型态均为P型，即第二阱区为“PW2、衬底SUB为“P-SUB”。第二桶状结构15的传导型态为N型，即第四阱区151为“NW”、第二深阱区152为“DNW”。

第二桶状结构15主要存在如下两个作用：一是，减少第二阱区W2传输至衬底SUB中的干扰信号量，这样能够减少传递至第一阱区W1的干扰信号量，从而减少对第一阱区W1的干扰。二是，减少衬底SUB中的干扰信号传输至第二阱区W2中的干扰信号量，这样能够减少第一阱区W1的干扰信号对第二阱区W2的干扰。

第二桶状结构15的存在会引入两个问题：一是，第二桶状结构15的桶底“第二深阱区152”的面积相对较大，因此第二阱区W2与衬底SUB之间的会存在寄生电容，第二阱区W2的高频干扰信号会穿透寄生电容传播至衬底SUB，从而导致干扰信号仍可以通过衬底SUB干扰到第一阱区W1。二是，由于第二阱区W2被全部包裹在第二桶状结构15的中空区域内，因此第二阱区W2会处于“半浮空”状态，“半浮空”状态会引入其他干扰，这些干扰同样会影响到第一阱区W1。因此为了解决上述的两个问题，本申请实施例提供的隔离结构还设置有第三掺杂区16，第三掺杂区16包围在第二桶状结构15的外侧，也就是，第三掺杂区16包围在第二桶状结构15的桶壁“第四阱区151”的外侧，其可以与第四阱区151直接接触或与第四阱区151存在一定间隔，这样不仅解决了第二阱区W2的“半浮空”状态，且即使有寄生电容产生，寄生电容中的干扰信号，也会被第三掺杂区16吸收。

第三掺杂区16的传导型态与第一阱区W1、第二阱区W2以及衬底SUB的传导型态相同，这样第三掺杂区16才可从吸收干扰信号，并将干扰信号传输至第三地线。示例性的，如图4所示，第三掺杂区16的传导型态均为P型，即第三掺杂区16为“P+”。

另外，为了保证减少干扰信号传输至第三地线时的欧姆接触电阻和走线寄生电阻，则第三掺杂区16与第三地线之间的走线可设置的短而粗。还有，为了避免第三地线中噪音回传至衬底SUB，因此第三地线需尽可能的接近理想地。

在本申请一些实施例中，下面以图4为例说明第一阱区W1对第一阱区W2的干扰情况。第一阱区W1对第一阱区W2的干扰的干扰传输路径用图4中的G表示。从干扰传输路径G可以看出，第一阱区W1在其所属器件工作过程中，产生干扰信号，其干扰信号的一部分被第一桶状结构13阻挡，然后未被阻挡的部分进入衬底SUB，且进入衬底SUB的干扰信号一部分被第二掺杂区14吸收，并被传输至第二地线。干扰信号中未被第二掺杂区14吸收的部分继续传输至隔离区11。在隔离区11，部分干扰信号被隔离区11阻挡，未被隔离区11阻挡的干扰信号继续向前传输。然后通过第一掺杂区12时，部分干扰信号被第一掺杂区12吸收，并被传输至第一地线。而未被第一掺杂区12吸收的干扰继续传输至第二阱区W2。在干扰信号到达第二阱区W2所处位置时，部分干扰信号被第二桶状结构15阻挡，部分干扰信号被第三掺杂区16吸收，因此最终能够传递到第二阱区W2并对第二阱区W2产生干扰的信号的信号量很少，因此能够减少干扰信号对第二阱区W2工作状态的影响，从而保证第二阱区W2所属的器件的性能不受影响。通过上述可知，本申请实施例提供的隔离结构能够降低第一阱区和第二阱区之间的干扰，进而能够降低芯片内器件之间的干扰。

第一阱区W2对第一阱区W1的干扰情况，与第一阱区W1对第一阱区W2的干扰情况基本相同，仅是干扰传输路径相反，因此这里将不再赘述。

本申请的另一个实施例还提供了一种芯片，该芯片包括：上述的隔离结构。

在实际应用中，任意需要降低器件之间干扰的芯片均适用本申请实施例提供的隔离结构，本申请实施例对芯片的类型不做具体限定。示例性，芯片为射频收发类芯片。

本申请实施例提供的芯片的有益效果与上述的隔离结构的有益效果基本相同，因此这里不再赘述。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

可以理解的是，上述方法及装置中的相关特征可以相互参考。另外，上述实施例中的“第一”、“第二”等是用于区分各实施例，而并不代表各实施例的优劣。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围，其均应涵盖在本申请的权利要求和说明书的范围当中。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本申请并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。