显示面板及显示装置

本申请为申请日为2021年5月12，申请号为202110518812.5，发明创造名称为“显示面板及显示装置”的分案申请。

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种显示面板及显示装置。

背景技术

有机发光(Organic Light-Emitting Diode，OLED)显示面板由于同时具备自发光、对比度高、厚度薄、反应速度快、可用于挠曲性面板等优点，广泛受到人们的喜爱。

其中，OLED显示面板的OLED元件属于电流驱动型元件，需要设置相应的像素电路，以为OLED元件提供驱动电流，驱动OLED元件发光。OLED显示面板的像素电路中设置有晶体管，现有技术中会采用不同类型的晶体管来满足不同需求，但是，像素电路中设置不同类型的晶体管存在很多问题亟待解决。

发明内容

本发明提供一种显示面板及显示装置，以解决现有技术中在像素电路中设置不同类型的晶体管所存在的问题。

第一方面，本发明实施例提供了一种显示面板，包括：

衬底基板；

第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管形成于所述衬底基板上，所述第一晶体管包括第一有源层、第一栅极、第一源极和第一漏极，所述第一有源层包含硅；所述第二晶体管包括第二有源层、第二栅极、第二源极和第二漏极，所述第二有源层包含氧化物半导体；所述第二有源层位于所述第一有源层背离所述衬底基板的一侧；

导电层，所述导电层包括第一导电层和第二导电层，所述第一导电层和所述第二导电层位于所述第二有源层上，所述第二源极与所述第一导电层电连接，所述第二漏极与所述第二导电层电连接；其中，

所述第二有源层包括沟道区和非沟道区，所述第二栅极与所述沟道区相互交叠，所述第一导电层与所述第二导电层设置于所述非沟道区，且

在平行于所述衬底基板表面的平面上，所述第一导电层与所述第二栅极之间包括第一间隙，所述第二导电层与所述第二栅极之间包括第二间隙，所述第一间隙的宽度为W1，所述第二间隙的宽度为W2，其中，W1＞0，且W2＞0。

第二方面，本发明实施例还提供了一种显示装置，包括第一方面所述的显示面板。

本发明实施例提供的显示面板，通过设置在平行于衬底基板表面的平面上，第一导电层与第二栅极之间存在宽度大于0的第一间隙，第二导电层与第二栅极之间存在宽度大于0的第二间隙，使得第二栅极与第一导电层和第二导电层在垂直于衬底基板所在平面的方向上不交叠，从而避免第一导电层和第二导电层遮挡第二有源层而不利于沟道区的产生，降低对第二晶体管特性的影响。此外，通过设置第一间隙的宽度W1大于0，第二间隙的宽度W2大于0，还可降低第一导电层和第二导电层中的金属离子向第二有源层的扩散，增大第一导电层和第二导电层中的金属离子扩散至沟道区的难度，从而保证沟道区的真实长度，降低对沟道区性能的影响，进而有利于提高第二晶体管的性能。

附图说明

图1为本发明实施例提供的一种显示面板的局部结构示意图；

图2为本发明实施例提供的一种第二晶体管的放大结构示意图；

图3为本发明实施例提供的一种像素电路的结构示意图；

图4为本发明实施例提供的另一种第二晶体管的放大结构示意图；

图5为本发明实施例提供的又一种第二晶体管的放大结构示意图；

图6为本发明实施例提供的又一种第二晶体管的放大结构示意图；

图7为本发明实施例提供的又一种第二晶体管的放大结构示意图；

图8为本发明实施例提供的又一种第二晶体管的放大结构示意图；

图9为本发明实施例提供的另一种显示面板的局部结构示意图；

图10为本发明实施例提供的一种第三晶体管的放大结构示意图；

图11为本发明实施例提供的另一种像素电路的结构示意图；

图12为本发明实施例提供的一种显示面板的局部放大结构示意图；

图13为本发明实施例提供的另一种显示面板的局部放大结构示意图；

图14为本发明实施例提供的又一种显示面板的局部放大结构示意图；

图15为本发明实施例提供的又一种显示面板的局部结构示意图；

图16为本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1为本发明实施例提供的一种显示面板的局部结构示意图，图2为本发明实施例提供的一种第二晶体管的放大结构示意图，如图1和图2所示，本发明实施例提供的显示面板包括衬底基板10、第一晶体管11、第二晶体管12和导电层13。第一晶体管11和第二晶体管12形成于衬底基板10上，第一晶体管11包括第一有源层111、第一栅极112、第一源极113和第一漏极114，第一有源层111包含硅；第二晶体管12包括第二有源层121、第二栅极122、第二源极123和第二漏极124，第二有源层121包含氧化物半导体；第二有源层121位于第一有源层111背离衬底基板10的一侧。导电层13包括第一导电层131和第二导电层132，第一导电层131和第二导电层132位于第二有源层121上，第二源极123与第一导电层131电连接，第二漏极124与第二导电层132电连接。其中，第二有源层121包括沟道区21和非沟道区22，第二栅极122与沟道区21相互交叠，第一导电层131与第二导电层132设置于非沟道区22，且在平行于衬底基板10表面的平面上，第一导电层131与第二栅极122之间包括第一间隙23，第二导电层132与第二栅极122之间包括第二间隙24，第一间隙23的宽度为W1，第二间隙24的宽度为W2，其中，W1＞0，且W2＞0。

示例性的，如图1和图2所示，衬底基板10一侧设置有第一晶体管11和第二晶体管12，第一晶体管11和第二晶体管12为不同类型的晶体管。具体的，第一晶体管11的第一有源层111包括硅，例如多晶硅或者低温多晶硅(LTPS)；第二晶体管12的第二有源层121包括氧化物半导体，例如铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)。第一晶体管11和第二晶体管12可以一并作为像素电路或者作为像素电路的一部分，本发明实施例对此不进行限定。其中，第二有源层121位于第一有源层111背离衬底基板10的一侧，如此在对第一有源层111进行高温制程时可以保证第二有源层121免受损伤。

继续参考图1和图2，第一晶体管11的第一源极113和第一漏极114分别通过过孔与第一有源层111电连接。第二晶体管12的第二有源层121上设置有第一导电层131和第二导电层132，第二源极123通过过孔与第一导电层131电连接，第二漏极124通过过孔与第二导电层132电连接。其中，由于第一有源层111包括硅，使得第一有源层111表面容易氧化，因此，在第一源极113和第一漏极114分别通过过孔与第一有源层111电连接之前，需要对过孔暴露的第一有源层111表面做HF酸处理，现有技术中，通常先形成与第一有源层111连接的过孔，对第一有源层111做HF酸处理后，再形成与第二有源层121连接的过孔，从而避免第二有源层121被HF酸侵蚀。而在本实施例中，通过将耐HF酸性能较好的第一导电层131和第二导电层132设置在第二有源层121上，以使第一导电层131和第二导电层132对第二有源层121起到保护作用，避免第二有源层121受到HF酸的侵蚀，从而可以将与第一有源层111连接的过孔和与第二有源层121连接的过孔在同一道工艺制程中制备，在避免第二有源层121受到HF酸的侵蚀的同时，减少工艺制程，降低制备成本。

同时，第一导电层131和第二导电层132具有较好的导电作用，可以提升第二有源层121与第二源极123和第二漏极124之间的电连接特性，从而有利于提升第二晶体管12的性能。

继续参考图1和图2，第二栅极122与第二有源层121的沟道区21相互交叠，第一导电层131与第二导电层132设置于第二有源层121的非沟道区22，且在平行于衬底基板10表面的平面上，第一导电层131与第二栅极122之间存在宽度大于0的第一间隙23，第二导电层132与第二栅极122之间存在宽度大于0的第二间隙24。其中，第二栅极122与沟道区21相互交叠，是指沿垂直于衬底基板10所在平面的方向，第二栅极122与沟道区21重合，也即第二栅极122的边缘与沟道区21的边缘重合。在本实施例中，通过设置第一间隙23的宽度W1大于0，第二间隙24的宽度大于0，使得第二栅极122与第一导电层131和第二导电层132在垂直于衬底基板10所在平面的方向上不交叠，从而避免第一导电层131和第二导电层132遮挡第二有源层121而不利于沟道区的产生，降低对第二晶体管12特性的影响。

此外，通过设置第一间隙23的宽度W1大于0，第二间隙24的宽度W2大于0，还可降低第一导电层131和第二导电层132中的金属离子向第二有源层121的扩散，增大第一导电层131和第二导电层132中的金属离子扩散至沟道区21的难度，从而保证沟道区21的真实长度，降低对沟道区21性能的影响，进而有利于提高第二晶体管12的性能。

综上所述，本发明实施例提供的显示面板，通过设置在平行于衬底基板10表面的平面上，第一导电层131与第二栅极122之间存在宽度大于0的第一间隙23，第二导电层132与第二栅极122之间存在宽度大于0的第二间隙24，使得第二栅极122与第一导电层131和第二导电层132在垂直于衬底基板10所在平面的方向上不交叠，从而避免第一导电层131和第二导电层132遮挡第二有源层121而不利于沟道区的产生，降低对第二晶体管12特性的影响。此外，通过设置第一间隙23的宽度W1大于0，第二间隙24的宽度W2大于0，还可降低第一导电层131和第二导电层132中的金属离子向第二有源层121的扩散，增大第一导电层131和第二导电层132中的金属离子扩散至沟道区21的难度，从而保证沟道区21的真实长度，降低对沟道区21性能的影响，进而有利于提高第二晶体管12的性能。

图3为本发明实施例提供的一种像素电路的结构示意图，如图1-3所示，可选的，本发明实施例提供的显示面板还包括像素电路30，像素电路30包括驱动晶体管T0，第二晶体管12的第二漏极124连接于驱动晶体管T0的栅极，第二源极123连接于复位信号端或者驱动晶体管T0的漏极，第二晶体管12用于为驱动晶体管T0的栅极提供复位信号，或者，第二晶体管12用于补偿驱动晶体管T0的阈值电压。

示例性的，如图3所示，以像素电路30为7T1C像素电路(7个晶体管和1个存储电容)为例，像素电路30可包括驱动晶体管T0，当然，像素电路30还包括其他晶体管T1至T6、存储电容Cst以及其他信号输入端(如S1-S4、Vini、Vref、PVDD、PVEE、EM及Vdata等)，本发明在此不再赘述。

图3中所示的像素电路30驱动发光元件31的驱动过程例如为：

在初始化阶段，复位晶体管T5导通，参考电压线上的复位信号Vref通过复位晶体管T5施加到驱动晶体管T0的栅极上，此时，驱动晶体管T0的栅极的电位为复位信号Vref的电位，从而实现驱动晶体管T0的栅极电位的复位。

在数据信号电压写入阶段，数据信号写入晶体管T1和补偿晶体管T2导通，同时，驱动晶体管T0也导通，数据线上的数据信号Vdata经过数据信号写入晶体管T1、驱动晶体管T0、补偿晶体管T2施加到驱动晶体管T0的栅极，从而向驱动晶体管T0的栅极写入数据电压。

在发光阶段，发光控制信号线上的发光控制信号EM使得第一发光控制晶体管T3和第二发光控制晶体管T4导通，驱动晶体管T0根据其栅极写入的数据电压，向发光元件31提供驱动电流，从而通过驱动晶体管T0驱动发光元件31发光。

其中，在发光阶段，驱动晶体管T0根据其栅极电位和源极电位向发光元件31提供驱动电流，以驱动发光元件31进行发光，而发光阶段，驱动晶体管T0的源极电位为固定电位，因此，驱动晶体管T0的栅极电位要求非常稳定，才能保证驱动晶体管T0生成的驱动电流足够准确。

在本实施例中，可设置第二晶体管12作为复位晶体管T5，此时，第二漏极124连接于驱动晶体管T0的栅极，第二源极123连接于提供复位信号Vref的复位信号端，第二晶体管12用于为驱动晶体管T0的栅极提供复位信号。其中，与第一晶体管11相比，第二晶体管12由于其第二有源层121包括氧化物半导体，使其处于关断状态时的漏电流较小，因此，本实施例中通过设置第二晶体管12作为复位晶体管T5，可在发光阶段保证驱动晶体管T0的栅极电位稳定，从而有助于提高显示面板的显示效果。

同理，可选的，设置第二晶体管12作为补偿晶体管T2，此时，第二漏极124连接于驱动晶体管T0的栅极，第二源极123连接于驱动晶体管T0的漏极，第二晶体管12用于补偿驱动晶体管T0的阈值电压。由于第二晶体管12处于关断状态时的漏电流较小，通过设置第二晶体管12作为补偿晶体管T2，以在发光阶段保证驱动晶体管T0的栅极电位稳定，从而提高显示面板的显示效果。

继续参考图1-3，可选的，第二源极123向沟道区21传输电流的速率大于第二漏极124向沟道区21传输电流的速率；或者，第二源极123向沟道区21传输电流的路径长度小于第二漏极124向沟道区21传输电流的路径长度。

示例性的，当第二晶体管12作为复位晶体管T5和/或补偿晶体管T2时，第二漏极124连接于驱动晶体管T0的栅极，通过设置第二漏极124向沟道区21传输电流的速率较小，或者，第二源极123向沟道区21传输电流的路径长度较长，使得第二晶体管12由第二漏极124朝向第二源极123的电流传输能力较弱，从而在发光阶段，即第二晶体管12关断时，使得第二晶体管12由第二漏极124朝向第二源极123的漏电流足够小，保证驱动晶体管T0的栅极电位稳定，进而保证驱动晶体管T0生成的驱动电流足够准确，有助于提高显示面板的显示效果。

同时，通过设置第二源极123向沟道区21传输电流的速率较大，或者，第二源极123向沟道区21传输电流的路径长度较短，使得第二晶体管12由第二源极123朝向第二漏极124的电流传输能力较强，从而使第二晶体管12具有较好的响应速度和电流传输特性，能够更快的开启。由此，当第二晶体管12作为复位晶体管T5时，在初始化阶段，参考电压线上的复位信号Vref能够更快的由第二晶体管12的第二源极123施加到驱动晶体管T0的栅极上，实现驱动晶体管T0的栅极电位的快速复位。当第二晶体管12作为补偿晶体管T2时，在数据信号电压写入阶段，数据线上的数据信号Vdata能够更快的由第二晶体管12的第二源极123施加到驱动晶体管T0的栅极上，实现快速向驱动晶体管T0的栅极写入数据电压。

图4为本发明实施例提供的另一种第二晶体管的放大结构示意图，如图4所示，可选的，W2＞W1。

其中，如图4所示，第一间隙23的宽度W1决定了载流子由第二源极123朝向沟道区21的迁移路径，第二间隙24的宽度W2决定了载流子由第二漏极124朝向沟道区21的迁移路径，在本实施例中，通过设置W2＞W1，使得第一间隙23的宽度W1较小，从而在第二晶体管12的第二源极123向第二漏极124传输信号时，载流子所需要迁移的起始位置(第一间隙23)的路径较短，以缩短迁移时间，从而提升第二晶体管12的响应速率；同时，通过设置第二间隙24的宽度W2较大，当第二晶体管12的第二漏极124向第二源极123漏电时，载流子需要迁移的起始位置(第二间隙24)的路径较长，迁移时间较长，第二晶体管12响应较困难，从而更有利于抑制漏电流的传输，当第二晶体管12的第二漏极124连接于驱动晶体管T0的栅极时，有助于提升驱动晶体管T0的栅极电位的稳定性。

继续参考图4，可选的，W2-W1≤1μm。

其中，当第二晶体管12开启时，载流子沿第二源极123-第一间隙23-沟道区21-第二间隙24-第二漏极124的路径由第二源极123向第二漏极124传输，若第二间隙24的宽度W2过大，则会导致这一过程的路径过长，从而会影响第二晶体管12的响应速率，在本实施例中，通过设置W2-W1≤1μm，使得第二间隙24的宽度W2不致过大，从而使载流子由第二源极123向第二漏极124的传输路径不致过长，进而有助于保证第二晶体管12在开启时的响应速率。

可选的，第一间隙23的宽度W1和第二间隙24的宽度W2满足：0.5μm≤W1≤3μm，0.5μm≤W2≤3μm。

其中，通过合理设置第一间隙23的宽度W1和第二间隙24的宽度W2，使得第一间隙23的宽度W1和第二间隙24的宽度W2不致过小，从而抑制第一导电层131和第二导电层132中的金属离子向第二有源层121的扩散，增大第一导电层131和第二导电层132中的金属离子扩散至沟道区21的难度，保证沟道区21的真实长度，有利于提高第二晶体管12的性能。同时，保证第一间隙23的宽度W1和第二间隙24的宽度W2不致过大，从而保证第二晶体管12在开启时的响应速率。

图5为本发明实施例提供的又一种第二晶体管的放大结构示意图，如图5所示，可选的，与第一间隙23和/或第二间隙24交叠的第二有源层121的区域至少部分掺杂有第一掺杂剂41，第一导电层131和/或第二导电层132与第二有源层121交叠的区域至少部分未掺杂第一掺杂剂41。

其中，如图5所示，通过在第一间隙23和/或第二间隙24适当掺杂第一掺杂剂41，可以降低沟道区21与第一导电层131和/或第二导电层132之间的能级差，从而有利于载流子由第二源极123向第二漏极124的迁移。同时，通过在至少部分第一导电层131和/或第二导电层132与第二有源层121交叠的区域不掺杂第一掺杂剂41，有助于减少工艺制程，降低制备成本，此时，第一导电层131和第二导电层132起到将第二有源层121分别与第二源极123和第二漏极124导通的作用。

需要说明的是，与第一间隙23和/或第二间隙24交叠的第二有源层121的区域，是指沿垂直于衬底基板10所在平面的方向上，第二有源层121与第一间隙23和/或第二间隙24交叠的区域。第一导电层131和/或第二导电层132与第二有源层121交叠的区域，是指沿垂直于衬底基板10所在平面的方向上，第二有源层121与第一导电层131和/或第二导电层132交叠的区域。

需要注意的是，在本申请中，不同结构之间的交叠，均是指沿垂直于衬底基板10所在平面的方向，不同结构在衬底基板10所在平面的垂直投影交叠的区域，在后续的实施例中，对此不在赘述。

图6为本发明实施例提供的又一种第二晶体管的放大结构示意图，如图6所示，可选的，与第一间隙23交叠的第二有源层121的区域掺杂的第一掺杂剂41的浓度为C1，与第二间隙24交叠的第二有源层121的区域掺杂的第一掺杂剂41的浓度为C2，其中，C1＞C2≥0。

其中，如图6所示，通过设置与第一间隙23交叠的第二有源层121的区域掺杂的第一掺杂剂41的浓度C1大于与第二间隙24交叠的第二有源层121的区域掺杂的第一掺杂剂41的浓度C2，使得第一间隙23处的第二有源层121的第一掺杂剂41的浓度C1较大，从而进一步降低第一导电层131与沟道区21之间的能级差，有利于载流子由第二源极123向沟道区21的迁移，从而使得第二源极123向第二漏极124的电流传输相对更加容易，提高第二晶体管12在开启时的响应速率。同时，通过设置第二间隙24处的第二有源层121的第一掺杂剂41的浓度C2较小，甚至不进行掺杂第一掺杂剂41，以使第二导电层132与沟道区21之间的能级差较大，使得第二漏极124向第二源极123的漏电流传输相对更加困难，从而降低第二晶体管12处于关断状态时的漏电流。

需要说明的是，在本实施例中，第一掺杂剂41的浓度是指体积浓度或者原子浓度，此外，在本申请中，掺杂剂的浓度均是指体积浓度或者分子浓度或者原子浓度，在后续的实施例中，对此不在赘述。

图7为本发明实施例提供的又一种第二晶体管的放大结构示意图，如图7所示，可选的，第一导电层131与第二有源层121之间的交叠面积为S1，第二导电层132与第二有源层121之间的交叠面积为S2，其中，S1＞S2。

其中，如图7所示，通过设置第一导电层131与第二有源层121之间的交叠面积S1大于第二导电层132与第二有源层121之间的交叠面积S2，使得第一导电层131与第二有源层121之间具有较大的交叠面积，从而在相同时间内，第一导电层131与第二有源层121之间能够通过的电荷量更多，导致第二源极123向第二漏极124的电荷传输更快，从而提高第二晶体管12在开启时的响应速率。同时，通过设置第一导电层131与第二有源层121之间具有较小的交叠面积，在相同时间内，第一导电层131与第二有源层121之间能够通过的电荷量更少，导致第二漏极124向第二源极123的电荷传输更慢，从而可以有效地抑制漏电流。

继续参考图1-7，可选的，第一导电层131的电阻率小于第二导电层132的电阻率。

其中，通过设置第一导电层131的电阻率小于第二导电层132的电阻率，使得第一导电层131的电阻率较小，有助于提高第二源极123向第二漏极124的电荷传输速度，从而提高第二晶体管12在开启时的响应速率。同时，通过第二导电层132的电阻率较大，有助于减弱第二漏极124向第二源极123传输电荷的相应速度，从而可以有效地抑制漏电流。

图8为本发明实施例提供的又一种第二晶体管的放大结构示意图，如图8所示，可选的，第一导电层131与第二导电层132均包括基材130和第二掺杂剂42，第二掺杂剂42的电阻率小于基材130的电阻率，其中，第一导电层131中第二掺杂剂132的浓度C3大于第二导电层132中第二掺杂剂42的浓度C4。

其中，如图8所示，通过设置第一导电层131中第二掺杂剂132的浓度C3大于第二导电层132中第二掺杂剂42的浓度C4，使得第一导电层131中第二掺杂剂132的浓度C3较大，从而电阻率较小，有助于提高第二源极123向第二漏极124的电荷传输速度，从而提高第二晶体管12在开启时的响应速率。同时，使得第二导电层132中第二掺杂剂42的浓度C4较小，从而电阻率较大，有助于减弱第二漏极124向第二源极123传输电荷的相应速度，从而可以有效地抑制漏电流。

进一步地，第一导电层131和/或第二导电层132可以为合金，也可以为其他任意导电材料的组合，本领域技术人员可根据实际需求进行设置，本发明实施例对此不作限定。

图9为本发明实施例提供的另一种显示面板的局部结构示意图，图10为本发明实施例提供的一种第三晶体管的放大结构示意图，如图9和图10所示，可选的，本发明实施例提供的显示面板还包括第三晶体管14，第三晶体管14包括第三有源层141、第三栅极142、第三源极143和第三漏极144，第三有源层143包含氧化物半导体。其中，第三晶体管14包括第三导电层133和第四导电层134，第三有源层141包括沟道区21和非沟道区22，第三栅极142与沟道区21相互交叠，第三导电层133与第四导电层134设置于非沟道区22，且在平行于衬底基板10表面的平面上，第三导电层133与第三栅极142之间包括第三间隙25，第四导电层134与第三栅极142之间包括第四间隙26，第三间隙25的宽度为W3，第四间隙26的宽度为W4，其中，W3＞0，且W4＞0。

示例性的，如图9和图10所示，衬底基板10一侧还设置有第三晶体管14，第三晶体管14的第三有源层141包括氧化物半导体，例如铟镓锌氧化物(Indium Gallium ZincOxide，IGZO)。其中，第三有源层141可位于第一有源层111背离衬底基板10的一侧，如此在对第一有源层111进行高温制程时可以保证第三有源层141免受损伤。

继续参考图9和图10，可选的，第三晶体管14的第三有源层143上设置有第三导电层133和第四导电层134，第三源极143通过过孔与第三导电层133电连接，第三漏极144通过过孔与第三导电层133电连接。其中，由于第一有源层111包括硅，使得第一有源层111表面容易氧化，因此，在第一源极113和第一漏极114分别通过过孔与第一有源层111电连接之前，需要对过孔暴露的第一有源层111表面做HF酸处理，在本实施例中，通过将耐HF酸性能较好的第三导电层133和第四导电层134设置在第三有源层143上，以使第三导电层133和第四导电层134对第三有源层143起到保护作用，可避免第三有源层143受到HF酸的侵蚀，从而可以将与第一有源层111连接的过孔和与第三有源层143连接的过孔在同一道工艺制程中制备，在避免第三有源层143受到HF酸的侵蚀的同时，减少工艺制程，降低制备成本。

同时，第三导电层133和第四导电层134具有较好的导电作用，可以提升第三有源层143与第三源极143和第三漏极144之间的电连接特性，从而有利于提升第三晶体管14的性能。

继续参考图9和图10，可选的，第三栅极142与第三有源层143的沟道区21相互交叠，第三导电层133和第四导电层134设置于第三有源层143的非沟道区22，且在平行于衬底基板10表面的平面上，第三导电层133与第三栅极142之间存在宽度大于0的第三间隙25，第四导电层134与第三栅极142之间存在宽度大于0的第四间隙26。其中，第三栅极142与沟道区21相互交叠，是指沿垂直于衬底基板10所在平面的方向，第三栅极142与沟道区21重合，也即第三栅极142的边缘与沟道区21的边缘重合。在本实施例中，通过设置第三间隙25的宽度W3大于0，第四间隙26的宽度大于0，使得第三栅极142与第三导电层133和第四导电层134在垂直于衬底基板10所在平面的方向上不交叠，从而避免第三导电层133和第四导电层134遮挡第三有源层143而不利于沟道区的产生，降低对第三晶体管14特性的影响。

此外，通过设置第三间隙25的宽度W3大于0，第四间隙26的宽度W4大于0，还可降低第三导电层133和第四导电层134中的金属离子向第三有源层143的扩散，增大第三导电层133和第四导电层134中的金属离子扩散至沟道区21的难度，从而保证沟道区21的真实长度，降低对沟道区21性能的影响，进而有利于提高第三晶体管14的性能。

需要说明的是，上述像素电路30中的晶体管以及驱动晶体管可以是N型晶体管，也可以是P型晶体管，此外，还可以采用硅基晶体管，例如a-Si晶体管、P-Si晶体管、LTPS晶体管，或者也可以是氧化物晶体管，例如氧化铟镓锌IGZO晶体管，本发明实施例不做限制。

示例性的，如图3所示，驱动晶体管T0为PMOS LTPS晶体管，复位晶体管T5为NMOSIGZO晶体管，补偿晶体管T2为NMOS IGZO晶体管。或者，如图11所示，驱动晶体管T0为NMOSIGZO晶体管，复位晶体管T5为NMOS IGZO晶体管，补偿晶体管T2为NMOS IGZO晶体管。

此外，示例性的，如图3和图11所示，数据信号写入晶体管T1、第一发光控制晶体管T3、第二发光控制晶体管T4以及晶体管T6均可采用LTPS晶体管，可选的，上述晶体管可以为P型晶体管，本发明实施例对此不作限定。

图11为本发明实施例提供的另一种像素电路的结构示意图，如图9-图11所示，可选的，本发明实施例提供的显示面板包括像素电路30，第三晶体管14为像素电路30的驱动晶体管T0，第二晶体管12为像素电路30的复位晶体管T5或者补偿晶体管T2。

示例性的，如图11所示，以像素电路30为7T1C像素电路(7个晶体管和1个存储电容)为例，像素电路30可包括驱动晶体管T0，当然，像素电路30还包括其他晶体管T1至T6、存储电容Cst以及其他信号输入端(如S1-S4、Vini、Vref、PVDD、PVEE、EM及Vdata等)，本发明在此不再赘述。

图11中所示的像素电路30驱动发光元件31的驱动过程例如为图3所示的像素电路30驱动发光元件31的驱动过程，此处不再赘述。

其中，在发光阶段，驱动晶体管T0根据其栅极电位和源极电位向发光元件31提供驱动电流，以驱动发光元件31进行发光，发光阶段，驱动晶体管T0的源极电位为固定电位，因此，驱动晶体管T0的栅极电位要求非常稳定，才能保证驱动晶体管T0生成的驱动电流足够准确。

在本实施例中，可设置第二晶体管12作为复位晶体管T5，此时，第二漏极124连接于驱动晶体管T0的栅极，第二源极123连接于提供复位信号Vref的复位信号端，第二晶体管12用于为驱动晶体管T0的栅极提供复位信号。其中，与第一晶体管11相比，第二晶体管12由于其第二有源层121包括氧化物半导体，使其处于关断状态时的漏电流较小，因此，本实施例中通过设置第二晶体管12作为复位晶体管T5，可在发光阶段保证驱动晶体管T0的栅极电位稳定，从而有助于提高显示面板的显示效果。

同理，可选的，设置第二晶体管12作为补偿晶体管T2，此时，第二漏极124连接于驱动晶体管T0的栅极，第二源极123连接于驱动晶体管T0的漏极，第二晶体管12用于补偿驱动晶体管T0的阈值电压。由于第二晶体管12处于关断状态时的漏电流较小，通过设置第二晶体管12作为补偿晶体管T2，以在发光阶段保证驱动晶体管T0的栅极电位稳定，从而提高显示面板的显示效果。

同时，由于第三晶体管14的第三有源层141包括氧化物半导体，相对于硅基半导体晶体管，通过设置第三晶体管14为像素电路30的驱动晶体管T0，可使驱动晶体管T0的阈值电压均一性更好、漏流更少、迟滞效应更低。

图12为本发明实施例提供的一种显示面板的局部放大结构示意图，如图12所示，可选的，W11为W1与W2中较大的一者，W22为W3与W4中较大的一者，W11＞W22。

其中，W11为W1与W2中较大的一者，W22为W3与W4中较大的一者，示例性的，若W1＞W2，则W11＝W1，若W1＜W2，则W11＝W2，若W1＝W2，则W11＝W1＝W2；同理，若W3＞W4，则W22＝W3，若W3＜W4，则W22＝W4，若W3＝W4，则W22＝W3＝W4。

如图12所示，在本实施例中，通过设置W11大于W22，使得第二晶体管12的第一间隙23的宽度W1和/或第二间隙24的宽度W2较大，使其处于关断状态时的漏电流较小，从而在第二晶体管12作为复位晶体管T5和/或补偿晶体管T2时，能够在发光阶段保证驱动晶体管T0的栅极电位稳定，进而保证驱动晶体管T0生成的驱动电流足够准确，有助于提高显示面板的显示效果。同时，设置第三晶体管14的第三间隙25的宽度W3和/或第四间隙26的宽度W4较小，有助于增大第三晶体管14中第三有源层143的沟道区21的长度，从而提高驱动晶体管T0的驱动能力。

继续参考图12，可选的，W3＝W4，且W3＜W1，或者，W3＜W2。

其中，如图12所示，通过设置第三晶体管14的第三间隙25的宽度W3和第四间隙26的宽度W4均小于第一间隙23的宽度W1以及第二间隙24的宽度W2，使得第二晶体管12的第一间隙23的宽度W1和第二间隙24的宽度W2均较大，可进一步降低第二晶体管12处于关断状态时的漏电流，从而在第二晶体管12作为复位晶体管T5和/或补偿晶体管T2时，能够在发光阶段保证驱动晶体管T0的栅极电位稳定，进而保证驱动晶体管T0生成的驱动电流足够准确，以进一步提高显示面板的显示效果。同时，设置第三晶体管14的第三间隙25的宽度W3和第四间隙26的宽度W4均较小，有助于进一步增大第三晶体管14中第三有源层143的沟道区21的长度，从而提高驱动晶体管T0的驱动能力和响应速度。

图13为本发明实施例提供的另一种显示面板的局部放大结构示意图，如图13所示，可选的，第一导电层131与第二有源层121之间的交叠面积为S1，第二导电层132与第二有源层121之间的交叠面积为S2；第三导电层133与第三有源层143之间的交叠面积为S3，第四导电层134与第三有源层143之间的交叠面积为S4；其中，S11为S1与S2中较大的一者，S22为S3与S4中较大的一者，S11＜S22。

其中，S11为S1与S2中较大的一者，S22为S3与S4中较大的一者，示例性的，若S1＞S2，则S11＝S1，若S1＜S2，则S11＝S2，若S1＝S2，则S11＝S1＝S2；同理，若S3＞S4，则S22＝S3，若S3＜S4，则S22＝S4，若S3＝S4，则S22＝S3＝S4。

如图13所示，在本实施例中，通过设置S11小于S22，使得第三导电层133和/或第四导电层134与第三有源层143之间具有较大的交叠面积，从而在相同时间内，第三导电层133和/或第四导电层134与第三有源层143之间能够通过的电荷量更多，导致第三源极143和第三漏极144之间的电荷传输更快，从而提高第三晶体管14(驱动晶体管T0)的响应能力。

同时，通过设置第一导电层131和/或第二导电层132与第二有源层121之间具有较小的交叠面积，在相同时间内，第一导电层131和/或第二导电层132与第二有源层121之间能够通过的电荷量相对较少，导致第二漏极124与第二源极123之间的电荷传输相对较慢，从而可以有效地抑制第二晶体管12(复位晶体管T5和/或补偿晶体管T2)的漏电流。

继续参考图13，可选的，S3＝S4，且，S3＞S1，或者，S3＞S2。

其中，如图13所示，通过设置第三导电层133与第三有源层143之间的交叠面积S3和第四导电层134与第三有源层143之间的交叠面积S4均大于第一导电层131与第二有源层121之间的交叠面积S1以及第二导电层132与第二有源层121之间的交叠面积S2，使得第三晶体管14的交叠面积S3和交叠面积S4均较大，从而在相同时间内，第三导电层133和第四导电层134与第三有源层143之间能够通过的电荷量均更多，进一步提高第三源极143和第三漏极144之间的电荷传输速率，从而进一步提高第三晶体管14(驱动晶体管T0)的响应能力。

同时，设置第二晶体管12的交叠面积S1和交叠面积S2均较小，在相同时间内，第一导电层131和第二导电层132与第二有源层121之间能够通过的电荷量均相对较少，进一步降低第二漏极124与第二源极123之间的电荷传输速率，从而可以有效地抑制第二晶体管12(复位晶体管T5和/或补偿晶体管T2)的漏电流。

图14为本发明实施例提供的又一种显示面板的局部放大结构示意图，如图14所示，可选的，与第一间隙23交叠的第二有源层121的区域中掺杂第一掺杂剂41的浓度为C1，与第二间隙24交叠的第二有源层121的区域中掺杂第一掺杂剂41的浓度为C2；与第三间隙25交叠的第三有源层141的区域中掺杂第一掺杂剂41的浓度为C3，与第四间隙26交叠的第三有源层141的区域中掺杂第一掺杂剂41的浓度为C4；其中，C11为C1与C2中较大的一者，C22为C3与C4中较大的一者，0≤C11＜C22。

其中，C11为C1与C2中较大的一者，C22为C3与C4中较大的一者，示例性的，若C1＞C2，则C11＝C1，若C1＜C2，则C11＝C2，若C1＝C2，则C11＝C1＝C2；同理，若C3＞C4，则C22＝C3，若C3＜C4，则C22＝C4，若C3＝C4，则C22＝C3＝C4。

如图14所示，在本实施例中，通过设置C11小于C22，使得与第三间隙25交叠的第三有源层141的区域中掺杂第一掺杂剂41的浓度C3和/或与第四间隙26交叠的第三有源层141的区域中掺杂第一掺杂剂41的浓度C4较大，从而降低第三导电层133和/或第四导电层134与第三有源层143的沟道区21之间的能级差，使得第三源极143和第三漏极144之间的电流传输相对更加容易，提高第三晶体管14(驱动晶体管T0)的响应能力和电流传输能力。

同时，设置与第一间隙23交叠的第二有源层121的区域中掺杂第一掺杂剂41的浓度C1和/或与第二间隙24交叠的第二有源层121的区域中掺杂第一掺杂剂41的浓度C2较小，甚至不进行掺杂第一掺杂剂41，以使第一导电层131和/或第二导电层132与第二有源层121的沟道区21之间的能级差较大，使得第二漏极124和第二源极123之间的漏电流传输相对更加困难，从而降低第二晶体管12(复位晶体管T5和/或补偿晶体管T2)处于关断状态时的漏电流。

继续参考图14，可选的，C3＝C4，且C3＞C1，或者，C3＞C2。

其中，如图13所示，通过设置与第三间隙25交叠的第三有源层141的区域中掺杂第一掺杂剂41的浓度C3和与第四间隙26交叠的第三有源层141的区域中掺杂第一掺杂剂41的浓度C4均大于与第一间隙23交叠的第二有源层121的区域中掺杂第一掺杂剂41的浓度C1以及与第二间隙24交叠的第二有源层121的区域中掺杂第一掺杂剂41的浓度C2，使得与第三间隙25交叠的第三有源层141的区域中掺杂第一掺杂剂41的浓度C3和与第四间隙26交叠的第三有源层141的区域中掺杂第一掺杂剂41的浓度C4均较大，从而降低第三导电层133和第四导电层134与第三有源层143的沟道区21之间的能级差，使得第三源极143和第三漏极144之间的电流传输更加容易，从而进一步提高第三晶体管14(驱动晶体管T0)的响应能力和电流传输能力。

同时，设置与第一间隙23交叠的第二有源层121的区域中掺杂第一掺杂剂41的浓度C1和与第二间隙24交叠的第二有源层121的区域中掺杂第一掺杂剂41的浓度C2均较小，甚至均不进行掺杂第一掺杂剂41，以使第一导电层131第二导电层132与第二有源层121的沟道区21之间的能级差均较大，进一步提高第二漏极124和第二源极123之间的漏电流传输难度，从而进一步降低第二晶体管12(复位晶体管T5和/或补偿晶体管T2)处于关断状态时的漏电流。

图15为本发明实施例提供的又一种显示面板的局部结构示意图，如图15所示，可选的，第一源极113与第一漏极114，以及，第二源极123与第二漏极124与第二栅极122位于同一层，第二栅极122位于第二有源层121背离衬底基板10的一侧。

其中，如图15所示，通过将第一源极113、第一漏极114、第二源极123、第二漏极124以及第二栅极122同层制作，一方面可以通过同一道工序制作这些膜层，可以减少一道工序，从而达到了降低了生产成本、减小基板厚度的目的。另一方面可以缩短第一源极113和第一漏极114与第一有源层111之间连接的过孔的深度，降低过孔的制作难度，有利于第一源极113和第一漏极114与第一有源层111之间的电连接。

继续参考图1-15，可选的，衬底基板10包括第一衬底101和第二衬底102以及位于第一衬底101和第二衬底102之间的绝缘层103。在制备显示面板时，第一衬底101制备在刚性衬底上，像素电路以及发光元件制备在第二衬底102上，采用上述衬底基板10结构，即使通过激光剥离去除刚性衬底时可能损伤第一衬底101，但是仍可以保证第二衬底102的完整性，从而保证整个显示面板的完整性。

在其他实施例中，衬底基板10还可以仅包括单层衬底，此外，衬底基板10还可设置为柔性衬底基板或者刚性衬底基板，本发明实施例对此不进行限定。

需要注意的是，本领域技术人员可根据实际需求对其他功能膜层进行设置，示例性的，继续参考图1-15，在衬底基板10靠近第一有源层111的一侧设置缓冲层51，该缓冲层51能够起到防震、缓冲和隔离的作用。又或者，继续参考图1-15，示例性的，衬底基板10一侧还包括层叠设置的第一栅绝缘层52、第一层间绝缘层53、第二栅绝缘层54、第二层间绝缘层55和平坦化层56，本发明实施例对此不作限定。

基于同样的发明构思，本发明实施例还提供了一种显示装置，图16为本发明实施例提供的一种显示装置的结构示意图，如图16所示，该显示装置90包括本发明任意实施例所述的显示面板91，因此，本发明实施例提供的显示装置90具有上述任一实施例中的技术方案所具有的技术效果，与上述实施例相同或相应的结构以及术语的解释在此不再赘述。本发明实施例提供的显示装置90可以为图16所示的手机，也可以为任何具有显示功能的电子产品，包括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触摸交互终端等，本发明实施例对此不作特殊限定。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。