一种低电容低残压单向ESD保护器件及其制作方法

技术领域

本发明涉及电子科学与技术领域，主要涉及到集成电路静电放电(ESD-Electrostatic Discharge)保护领域，具体是涉及到一种低电容低残压单向ESD保护器件。

背景技术

静电放电(ESD)现象是引起集成电路产品损伤甚至失效的重要原因。集成电路产品在生产、制造、装配以及工作过程中极易受到ESD的影响，造成产品内部损伤、可靠性降低。因此，研究高性能的ESD防护器件对提高集成电路的成品率和可靠性具有极为重要的作用。一般来讲，ESD保护器件的设计需要考虑以下的问题：一是ESD保护器件要有足够的ESD抗干扰能力；二是ESD保护器件要能够泄放大电流；三是ESD保护器件需要较低的寄生电容。

通常用作ESD保护的器件有二极管、BJT(三极管)、SCR(可控硅)等。二极管是最典型，也是最常用的ESD器件结构，利用其反向击穿特性将ESD浪涌脉冲钳位到一个较低的电压水平进行泄放，从而有效的保护后端产品。

对于二极管结构的低电容低残压单向ESD保护器件，芯片图形如图1所示，是插指结构，具体的结构分析如图2所示，A-A*位置的结构如图3所示，在P-衬底材料101上，正面光刻、磷注入、推进，形成N-扩散区102，正面光刻、硼注入、推进，形成P+扩散区104，正面光刻、磷注入、推进，形成N+扩散区103。介质层105起到介质隔离的作用。金属层106、金属层107分别表示ESD保护器件的两个电极端口，即为阳极、阴极。B-B*位置的结构如图4所示，在P-衬底材料101上依次是介质层105、金属层106。C-C*位置的结构如图5所示，在P-衬底材料101上依次是介质层105、金属层107。

该器件的等效电路如图6所示，等效为二极管结构，伏安特性曲线如图7所示。如图3所示的器件的电容C由三部分组成，

A-A*位置的电容是器件的结电容Cj，主要取决于由P-衬底材料101、N-扩散区102组成的PN结，增高P-衬底材料101的电阻率可以降低电容，但是材料电阻率太高，器件的漏电流难以控制。B-B*位置的寄生电容C1，主要是金属层106与介质层105组成的平行平板电容。C-C*位置的寄生电容C2，主要是金属层107与介质层105组成的平行平板电容。平行平板电容主要取决于介质层105的厚度，介质层越厚，寄生电容越小。但是考虑到接触孔的深宽比工艺问题，介质层厚度不能一直加厚，一般在1-1.5um左右（该厚度与工艺制程能力相关）。平行平板电容的公式如下：

ε是介质层的介电常数，A是金属层的面积，D是介质层的厚度。考虑到金属层106、金属层107的面积基本相同，金属层下方的介质层厚度也相同，因此C1=C2，

对于该器件而言，电容值Cj可以做到0.9pF的典型值，其中结电容Cj=0.6pF，寄生电容Cp=0.3pF。

本发明提供了一种新的技术方案，可以提供一种低电容低残压单向ESD保护器件。可以在芯片面积不变的条件下，通过合理的结构设计，获得更低的电容和更低的残压。

发明内容

有鉴于此，本发明的目的提供一种低电容低残压单向ESD保护器件，可以在芯片面积不变的条件下，通过合理的结构设计，获得更低的电容和更低的残压。

为实现上述目的，一方面，本发明提供的一种低电容低残压单向ESD保护器件，包括第一叉指电极结构和第二叉指电极结构，其中第一叉指电极结构包括彼此连接的第一叉指电极和第一叉指电极引出部，第二叉指电极结构包括彼此连接的第二叉指电极和第二叉指电极引出部，第一叉指电极和第二叉指电极沿第一方向延伸且在第二方向上交替排列，其特征在于，所述第一叉指电极和第二叉指电极包括P-衬底、形成在所述P-衬底表面的N-扩散区、N+扩散区、P+扩散区、设置于所述P-衬底正面的介质层以及设置于所述介质层的第一金属层和第二金属层，至少一个N+扩散区以及两个P+扩散区位于N-扩散区中，且两个P+扩散区位于N+扩散区两侧，所述第一金属层和第二金属层穿过所述介质层与所述N+扩散区、P+扩散区相接，所述第一叉指电极引出部包括P-衬底、覆盖在所述P-衬底的表面钝化层、设置于所述表面钝化层上方的的介质层以及设置在所述介质层上方的第一金属层，所述第二电极引出部包括P-衬底、覆盖在所述P-衬底的表面钝化层、设置于所述表面钝化层上方的介质层以及设置在所述介质层上方的第二金属层。

另一方面，本发明提供的一种低电容低残压单向ESD保护器件的制造方法，包括以下步骤：

步骤01、制备P-衬底材料；

步骤02、淀积一层表面钝化层，正面光刻形成有源区图形，腐蚀第一叉指电极和第二叉指电极的钝化层；

步骤03、生长一层牺牲氧化层，正面光刻形成N-扩散区图形，正面磷注入、推进，形成N-扩散区；

步骤04、正面光刻形成P+扩散区图形，正面硼注入、推进，形成P+扩散区；

步骤05、正面光刻形成N+扩散区图形，正面磷注入，推进，形成N+扩散区；

步骤06、正面淀积介质层；

步骤07、正面光刻形成接触孔区；

步骤08、正面溅射或蒸发金属；

步骤09、背面减薄。

在一些实施方式中，所述步骤01中的P-衬底材料的晶向为<100>，杂质为硼，电阻率为20-40Ω·cm。

在一些实施方式中，所述步骤02中的表面钝化层的厚度为2-3μm。

在一些实施方式中，所述步骤03中牺牲氧化层的厚度为500-700Å，所述N-扩散区的硼注入剂量为5E13-2E14cm

在一些实施方式中，所述步骤04中的硼注入剂量为2E15-5E15cm

在一些实施方式中，所述步骤05中的磷注入剂量为3E15-8E15cm

在一些实施方式中，所述步骤06中的介质层为四乙氧基硅烷TEOS，厚度为10000-15000Å。

在一些实施方式中，所述步骤07中的光刻接触孔后，还包括淀积一层TI/TIN的步骤。

在一些实施方式中，所述步骤08中的正面溅射或蒸发的金属为铝或铝铜或铝硅铜，厚度为2-4μm，合金的温度为360-430℃，时间为25-45min；所述步骤09中的背面减薄至厚度为150-200μm。

与现有技术对比，本发明的有益效果在于：

1、本发明提供一种低电容低残压单向ESD保护器件。可以在芯片面积不变的条件下，通过合理的结构设计，获得更低的电容和更低的残压。

2、本发明通过引入淀积表面钝化层108，并通过正面光刻保留金属层106、107下方的表面钝化层108，从而提高金属层106、107下方介质层的厚度，有效的降低寄生电容Cp。介质层105的厚度一般为1um，表面钝化层108的厚度为2-3um，寄生电容由常规的0.3pF减小为0.1pF，总电容由0.9pF减小为0.7pF，两者与反向电压的关系如图13所示，其中conventional为常规结构的C-V曲线，new为本发明的C-V曲线。由于本发明的电压仍由由N-扩散区102和与N-扩散区102相邻的P+扩散区104组成的高浓度的NP结决定，其值与常规结构相同，如图14所示，其中conventional为常规结构的I-V曲线，new为本发明的I-V曲线。本发明通过建立EB短接的PNP三极管结构，引入电导调制效应，获得比常规结构更低的残压，如图15所示，其中conventional为常规结构的VC-I曲线，new为本发明的VC-I曲线。

附图说明

图1、2为常规结构的一种单向低电容ESD保护器件的芯片版图示意图。

图3为常规结构的一种单向低电容ESD保护器件A-A*位置的剖面结构图。

图4为常规结构的一种单向低电容ESD保护器件B-B*位置的剖面结构图。

图5为常规结构的一种单向低电容ESD保护器件C-C*位置的剖面结构图。

图6为常规结构的一种单向低电容ESD保护器件的等效电路图。

图7为常规结构的一种单向低电容ESD保护器件与本发明的一种单向低电容低残压ESD保护器件的IV特性曲线图。

图8为本发明的一种单向低电容低残压ESD保护器件的等效电路图。

图9为本发明的一种单向低电容低残压ESD保护器件的芯片版图示意图。

图10为本发明的一种单向低电容低残压ESD保护器件A-A*位置的剖面结构图。

图11为本发明的一种单向低电容低残压ESD保护器件B-B*位置的剖面结构图。

图12为本发明的一种单向低电容低残压ESD保护器件C-C*位置的剖面结构图。

图13为本发明的一种单向低电容低残压ESD保护器件与常规的一种单向低电容ESD保护器件的C-V曲线对比图。

图14为本发明的一种单向低电容低残压ESD保护器件与常规的一种单向低电容ESD保护器件的I-V曲线对比图。

图15为本发明的一种单向低电容低残压ESD保护器件与常规的一种单向低电容ESD保护器件的VC-I曲线对比图。

图16是本发明的第3步工艺，即生长一层牺牲氧化层，正面光刻形成N-扩散区图形，正面磷注入，磷推进，形成N-扩散区。

图17是本发明的第4步工艺，即正面光刻形成P+扩散区图形，正面硼注入、推进，形成P+扩散区。

图18是本发明的第5步工艺，即正面光刻形成N+扩散区图形，正面磷注入，推进，形成N+扩散区。

图19是本发明的第6步工艺，即正面光刻形成N+扩散区图形，正面磷注入，推进，形成N+扩散区。

图20是本发明的第7步工艺，即正面光刻形成接触孔区。

图21是本发明的第8步工艺，即正面溅射或蒸发金属。

具体实施方式

下面结合附图和具体实施例对本发明进行详细描述说明。

本实施案例选用5.0V电压等级做详细说明。

图16至图21为本发明的一种单向低电容低残压ESD保护器件的工艺制程：

首先P-衬底材料101的晶向为<100>，杂质为硼（Boron），电阻率为20-25Ω·cm。

在P-衬底材料101上，淀积一层表面钝化层108，厚度：10000-12000Å。正面光刻形成有源区图形，保留金属层106、107下方的表面钝化层。

生长一层牺牲氧化层109，优选的厚度为600-680 Å。通过正面光刻形成N-扩散区的图形。磷注入剂量为5E13-1E14cm

正面光刻形成P+扩散区图形，硼注入剂量为2E15-4E15cm

正面光刻形成N+扩散区图形，磷注入剂量为3E15-6E15cm

正面淀积介质层，其中隔离介质层优选为四乙氧基硅烷TEOS，厚度为10000-15000Å。

正面光刻形成接触孔区图形。光刻接触孔区后，需要淀积一层TI/TIN。在减小接触电阻的同时可以有效降低金属过热的失效比例。

正面溅射或蒸发金属。正面金属光刻，形成金属区。合金。其中正面溅射或蒸发的金属优选为铝硅铜，厚度为2-4um。合金的温度为360-400℃，时间为25-45min。

背面减薄至厚度为150±10um。

本发明的芯片版图如图9所示，其中A-A*位置的结构如图10所示，在P-衬底材料101上，正面光刻、磷注入、推进，形成N-扩散区102，正面光刻、硼注入、推进，形成P+扩散区104，正面光刻、磷注入、推进，形成N+扩散区103。介质层105起到介质隔离的作用。金属层106、金属层107分别表示ESD保护器件的两个电极端口，即为阳极、阴极。B-B*位置的结构如图9所示，在P-衬底材料101上依次是表面钝化层108、介质层105、金属层106。C-C*位置的结构如图10所示，在P-衬底材料101上依次是表面钝化层108、介质层105、金属层107。

本发明的等效电路如图8所示，等效为EB短接的PNP三极管，发射区E由P+扩散区104组成，基区B由N-扩散区102组成，集电区C由P-衬底材料101组成，发射区E与基区B短接，形成EB短接的三极管结构，在小电流下表现为二极管特性，在电流增大至发射区E与基区B的电压差为0.7V后，PNP三极管开启，表现为三极管特性，引入电导调制效应，体现比二极管结构更低残压的性能。

本发明的的伏安特性曲线如图7所示，当金属层107接高电位，金属层106接低电位时，电流依次通过N+扩散区103（金属层107下方）、N-扩散区102、P-衬底材料101、P+扩散区104（金属层106下方），表现为二极管的反向击穿特性。击穿电压由N-扩散区102和与N-扩散区102相邻的P+扩散区104组成的高浓度的NP结决定，电压值一般在6-10V。当金属层106接高电位，金属层107接低电位时，电流依次通过P+扩散区104（金属层106下方）、P-衬底材料101、N-扩散区102、N+扩散区103（金属层107下方），表现为二极管的正向导通特性。

本发明提供一种低电容低残压单向ESD保护器件，可以在芯片面积不变的条件下，通过合理的结构设计，获得更低的电容和更低的残压。通过引入淀积表面钝化层108，并通过正面光刻保留金属层106、107下方的表面钝化层108，从而提高金属层106、107下方介质层的厚度，有效的降低寄生电容Cp。介质层105的厚度一般为1um，表面钝化层108的厚度为2-3um，寄生电容由常规的0.3pF减小为0.1pF，总电容由0.9pF减小为0.7pF，两者与反向电压的关系如图13所示，其中conventional为常规结构的C-V曲线，new为本发明的C-V曲线。由于本发明的电压仍由由N-扩散区102和与N-扩散区102相邻的P+扩散区104组成的高浓度的NP结决定，其值与常规结构相同，如图14所示，其中conventional为常规结构的I-V曲线，new为本发明的I-V曲线。本发明通过建立EB短接的PNP三极管结构，引入电导调制效应，获得比常规结构更低的残压，如图15所示，其中conventional为常规结构的VC-I曲线，new为本发明的VC-I曲线。

最后应说明的是：本行业的技术人员应该了解，本发明不受上述实施案例的限制，上述实施例和说明书描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都要落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。