一种现场可编程门阵列的端口配置方法

技术领域

本申请涉及集成电路技术领域，尤其涉及一种现场可编程门阵列的端口配置方法。

背景技术

现场可编程门阵列(Field Programmable Gate Array，FPGA)具有布线资源丰富，可重复编程和集成度高，投资较低的特点，在数字电路设计领域得到了广泛的应用。

在通过现场可编程门阵列测试与验证芯片的电路逻辑的过程中，经常需要调整测试对象与外部电路的连接配置。具体地，测试对象用于模拟芯片的功能，测试对象的输入/输出端口先连接到衬垫，衬垫再连接到封装管脚，然后通过封装管脚连接到外部电路。在测试调制过程中，当需要改变测试对象的输入/输出端口连接到的外部电路时，就必须重新烧录配置文件中端口与衬垫之间的连接配置关系，以便将该端口与另一个管脚对应的衬垫建立连接配置。这种方法的缺点在于配置文件的编译时间很长，所以需要耗费大量的时间来更改端口与衬垫的连接关系。

因此，目前亟需一种方案，用以快速建立现场可编程门阵列的测试对象的端口与衬垫之间的连接配置。

发明内容

本申请提供一种现场可编程门阵列FPGA的端口配置方法，用以快速建立现场可编程门阵列的测试对象的端口与衬垫之间的连接配置。

第一方面，本申请提供一种现场可编程门阵列FPGA的端口配置方法，该方法包括：接收测试对象的第一端口port与FPGA的衬垫pad之间的连接配置指令；所述测试对象为通过所述FPGA中的逻辑单元构建的；所述FPGA上的任一衬垫通过封装后的管脚pin连接到外部电路；将所述连接配置指令中指示的衬垫编码写入寄存器中所述第一端口对应的存储地址内；根据所述第一端口对应的存储地址内的衬垫编码，建立所述第一端口与所述衬垫编码对应的衬垫之间的连接配置。

上述技术方案中，根据连接配置指令，来建立测试对象的第一端口与衬垫之间的连接配置，那么当第一端口需要与其它衬垫建立连接配置时，只需要更改连接配置指令，而非通过重新编写和烧录FPGA的配置文件来更改第一端口与衬垫之间的连接配置，不仅操作方便，还可以节省重新编写并烧录配置文件的时间。

在一种可能的设计中，所述接收测试对象的第一端口port与FPGA的衬垫pad之间的连接配置指令之前，还包括：从所述FPGA中读取配置文件；所述配置文件中烧录有所述测试对象的各端口分别关联的各衬垫；从所述配置文件中确定所述第一端口关联的各衬垫；从所述第一端口关联的各衬垫中确定所述连接配置指令中指示的衬垫编码。

上述技术方案中，测试对象的第一端口与衬垫的关联关系烧录在配置文件中，一直保持不变，当变更第一端口与衬垫之间的连接配置时，只需要更改连接配置指令，就可以重新建立第一端口与衬垫之间的连接配置，不仅操作方便，还可以节省重新编写并烧录配置文件的时间。

在一种可能的设计中，所述将所述连接配置指令中指示的衬垫编码写入寄存器中所述第一端口对应的存储地址内之前，还包括：确定所述连接配置指令中指示的衬垫编码为配置文件中所述第一端口关联的各衬垫中的至少一个。

在一种可能的设计中，所述根据所述第一端口对应的存储地址内的衬垫编码，建立所述第一端口与所述衬垫编码对应的衬垫之间的连接配置，包括：将所述第一端口对应的存储地址内的衬垫编码和所述第一端口关联的各衬垫输入至选择器，通过所述选择器，建立所述第一端口与所述衬垫编码对应的衬垫之间的连接配置。

上述技术方案中，通过选择器来根据连接配置指令建立第一端口与衬垫之间的连接配置，不仅操作方便，还可以节省重新编写并烧录配置文件的时间。

在一种可能的设计中，所述选择器具有N个输入位；所述第一端口关联的各衬垫为M个，N大于等于M；将所述第一端口对应的存储地址内的衬垫编码和所述第一端口关联的各衬垫输入至选择器，包括：将所述第一端口关联的各衬垫形成N个长度的第一输入列；其中，所述第一输入列中所述第一端口关联的各衬垫设为第一值，非所述第一端口关联的各衬垫设为第二值；将所述第一端口对应的存储地址内的衬垫编码形成N个长度的第二输入列；其中，所述第一端口关联的各衬垫存在于所述第一端口对应的存储地址内则设为第一值，不存在于所述第一端口对应的存储地址内则设为第二值；将所述第一输入列和所述第二输入列输入至选择器。

在一种可能的设计中，所述通过所述选择器，建立所述第一端口与所述衬垫编码对应的衬垫之间的连接配置，包括：将所述第一输入列和所述第二输入列按位进行与门运算；根据运算结果，建立所述第一端口与所述衬垫编码对应的衬垫之间的连接配置。

在一种可能的设计中，所述第一端口为输入输出INOUT端口；所述将所述第一输入列和所述第二输入列输入至选择器，包括：将所述第一输入列、所述第二输入列和OE信号输入至选择器；所述OE信号为第一值表征所述第一端口作为输入端口，所述OE信号为第二值表征所述第一端口作为输出端口。

在一种可能的设计中，所述选择器由现场可编程门阵列的可编程逻辑单元实现。

在一种可能的设计中，所述寄存器为易失性寄存器。

上述技术方案中，易失性寄存器修改方便，可以通过串行通信终端直接写易失性寄存器，并且易失性寄存器掉电不保存数据，重启后不会影响FPGA正常工作及其他人员的使用。

在一种可能的设计中，所述连接配置指令通过串口调试工具传输至所述FPGA的串行通信接口。

上述技术方案中，如果要更改端口与衬垫之间的连接配置，只需要通过串口调试工具将连接配置指令传输至FPGA，选择器即可以根据连接配置指令重新建立端口与衬垫之间的连接配置。

第二方面，本申请实施例提供一种现场可编程门阵列FPGA的端口配置装置，包括：

接收模块，用于接收测试对象的第一端口port与FPGA的衬垫pad之间的连接配置指令；所述测试对象为通过所述FPGA中的逻辑单元构建的；所述FPGA上的任一衬垫通过封装后的管脚pin连接到外部电路；

控制模块，用于将所述连接配置指令中指示的衬垫编码写入寄存器中所述第一端口对应的存储地址内；

连接器，用于根据所述第一端口对应的存储地址内的衬垫编码，建立所述第一端口与所述衬垫编码对应的衬垫之间的连接配置。

在一种可能的设计中，接收测试对象的第一端口port与FPGA的衬垫pad之间的连接配置指令之前，所述控制模块，还用于从所述FPGA中读取配置文件；所述配置文件中烧录有所述测试对象的各端口分别关联的各衬垫；所述装置还包括确定模块，用于从所述配置文件中确定所述第一端口关联的各衬垫；从所述第一端口关联的各衬垫中确定所述连接配置指令中指示的衬垫编码。

在一种可能的设计中，所述将所述连接配置指令中指示的衬垫编码写入寄存器中所述第一端口对应的存储地址内之前，所述确定模块，还用于确定所述连接配置指令中指示的衬垫编码为配置文件中所述第一端口关联的各衬垫中的至少一个。

在一种可能的设计中，所述控制模块，还用于将所述第一端口对应的存储地址内的衬垫编码和所述第一端口关联的各衬垫输入至选择器，通过所述选择器，建立所述第一端口与所述衬垫编码对应的衬垫之间的连接配置。

在一种可能的设计中，所述选择器具有N个输入位；所述第一端口关联的各衬垫为M个，N大于等于M；所述控制模块，还用于将所述第一端口关联的各衬垫形成N个长度的第一输入列；其中，所述第一输入列中所述第一端口关联的各衬垫设为第一值，非所述第一端口关联的各衬垫设为第二值；所述控制模块，还用于将所述第一端口对应的存储地址内的衬垫编码形成N个长度的第二输入列；其中，所述第一端口关联的各衬垫存在于所述第一端口对应的存储地址内则设为第一值，不存在于所述第一端口对应的存储地址内则设为第二值；所述控制模块，还用于将所述第一输入列和所述第二输入列输入至选择器。

在一种可能的设计中，所述选择器，还用于将所述第一输入列和所述第二输入列按位进行与门运算；根据运算结果，建立所述第一端口与所述衬垫编码对应的衬垫之间的连接配置。

在一种可能的设计中，所述第一端口为输入输出INOUT端口；所述控制模块，还用于将所述第一输入列、所述第二输入列和OE信号输入至选择器；所述OE信号为第一值表征所述第一端口作为输入端口，所述OE信号为第二值表征所述第一端口作为输出端口。

在一种可能的设计中，所述选择器由现场可编程门阵列的可编程逻辑单元实现。

在一种可能的设计中，所述寄存器为易失性寄存器。

在一种可能的设计中，所述连接配置指令通过串口调试工具传输至所述FPGA的串行通信接口。

第三方面，本申请实施例还提供一种计算设备，包括：

存储器，用于存储程序指令；

处理器，用于调用所述存储器中存储的程序指令，按照获得的程序指令执行如第一方面的任一种可能的设计中所述的方法。

第四方面，本申请实施例还提供一种计算机可读存储介质，其中存储有计算机可读指令，当计算机读取并执行所述计算机可读指令时，使得上述第一方面的任一种可能的设计中所述的方法实现。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例适用的一种现场可编程门阵列FPGA的端口配置方法的流程示意图；

图2为本申请实施例提供的一种输入信号至选择器的方法的流程示意图；

图3为本申请实施例提供的一种选择器的实现原理的示意图一；

图4为本申请实施例提供的一种选择器的实现原理的示意图二；

图5为本申请实施例提供的一种选择器的实现原理的示意图三；

图6为本申请实施例提供的一种现场可编程门阵列的端口配置装置的结构示意图；

图7为本申请实施例提供的一种计算设备的结构示意图。

具体实施方式

为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请的实施例中，多个是指两个或两个以上。“第一”、“第二”等词汇，仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。

在本申请的实施例中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，亦可以为可拆卸连接，或一体地连接；可以为机械连接，亦可以为电连接或可以相互通讯；可以为直接相连，也可以通过中间媒介间接相连，可以为两个组件内部之连通或两个组件之相互作用关系。对于本领域之普通技术人员而言，可以根据具体情况理解前述术语在本申请中之具体含义。

图1示例性地示出了本申请实施例提供的一种现场可编程门阵列FPGA的端口配置方法的流程示意图，如图1所示，该方法包括以下步骤：

步骤101、接收测试对象的第一端口port与FPGA的衬垫pad之间的连接配置指令。

本申请实施例中，测试对象是通过FPGA中的逻辑单元构建的，测试对象具有至少一个端口，测试对象的端口用于信号的输入或输出。衬垫pad封装在FPGA内部，FPGA内部的端口要引到FPGA外部做封装，但因为导线太细，不能承受焊接的压力，需要将端口先连接到一块大的金属块，以金属块作为支撑进行焊接，这个承受压力的金属块就是衬垫。管脚pin是FPGA上封装好后的管脚，即可以看到的管脚。衬垫与管脚是一对一的关系，每个衬垫都与一个管脚连接，FPGA上的任一衬垫通过封装后的管脚连接到外部电路。也就是说，在FPGA中测试对象的一个端口与选定的一个或多个衬垫连接，每个衬垫连接到对应的管脚，每个管脚又与外部电路连接，进而，可以将测试对象连接到外部电路。

连接配置指令用于指示与第一端口关联的衬垫中哪个或者哪几个衬垫与第一端口建立连接配置，建立连接配置后的第一端口和相应的衬垫之间可以进行信号的传输，连接配置指令可以通过串口调试工具传输至FPGA的串行通信接口。

在步骤101接收测试对象的第一端口port与FPGA的衬垫pad之间的连接配置指令之前，需要先从FPGA中读取配置文件，然后从配置文件中确定第一端口关联的各衬垫。

本申请实施例中，配置文件中烧录有测试对象的各端口分别关联的各衬垫。各端口分别关联的各衬垫是测试人员事先根据端口的功能，以及在测试过程中每个端口预计需要连接的衬垫确定的，然后测试人员将各端口以及与各端口分别关联的各衬垫的关联关系写入配置文件中，再将配置文件烧录至FPGA中。

在确定第一端口关联的各衬垫之后，从第一端口关联的各衬垫中确定连接配置指令中指示的衬垫编码。连接配置指令中指示的衬垫编码表示第一端口具体与其关联的衬垫中的哪个或哪几个衬垫导通。

步骤102、将连接配置指令中指示的衬垫编码写入寄存器中第一端口对应的存储地址内。

将连接配置指令中指示的衬垫编码写入寄存器中第一端口对应的存储地址内之前，还包括：确定连接配置指令中指示的衬垫编码为配置文件中第一端口关联的各衬垫中的至少一个。

本申请实施例中，寄存器可以是易失性寄存器(ROM寄存器)。ROM寄存器修改方便，可以通过串行通信终端直接写ROM寄存器，并且ROM寄存器为易失性寄存器，其特点是掉电不保存数据，重启后不会影响FPGA正常工作及其他人员的使用。

步骤103、根据第一端口对应的存储地址内的衬垫编码，建立第一端口与衬垫编码对应的衬垫之间的连接配置。

步骤103中，在根据第一端口对应的存储地址内的衬垫编码，建立第一端口与衬垫编码对应的衬垫之间的连接配置时，可以将第一端口对应的存储地址内的衬垫编码和第一端口关联的各衬垫输入至选择器，通过选择器，建立第一端口与衬垫编码对应的衬垫之间的连接配置。

本申请实施例中，选择器由现场可编程门阵列的可编程逻辑单元实现，每个端口通过选择器来实现与衬垫之间的连接配置。其中，选择器具有N个输入位。第一端口关联的各衬垫为M个，N大于等于M。

具体地，可以通过图2所示的方法流程，将第一端口对应的存储地址内的衬垫编码和第一端口关联的各衬垫输入至选择器。

步骤201、将第一端口关联的各衬垫形成N个长度的第一输入列。

其中，第一输入列中第一端口关联的各衬垫设为第一值，非第一端口关联的各衬垫设为第二值。其中，第一值可以设置为1，第二值可以设置为0。也就是说，选择器的第一输入列的每个输入位可以用来表示一个与第一端口关联的衬垫，但实际上，与第一端口关联的衬垫数量可能小于N个，因此，第一输入列中设置为第一值的输入位对应一个与第一端口关联的衬垫，第一输入列中设置为第二值的输入位表示该输入位暂时不对应与第一端口关联的衬垫。

需要说明的是，与第一端口关联的衬垫，以及与第一端口关联的衬垫的顺序是事先设计并烧录在配置文件中的。举例来说，假设选择器是一个8选1的选择器。示例1：假设端口0001与衬垫A、衬垫B、衬垫C以及衬垫D具有关联关系，那么输入至端口0001对应的选择器的第一输入列可以是11110000，其中，第一输入列的前四个输入位的值为1，可以分别对应衬垫A、衬垫B、衬垫C以及衬垫D。第一输入列的后四个输入位的值为0，暂时不对应衬垫。示例2：假设端口0001与衬垫A、衬垫F以及衬垫C具有关联关系，那么输入至端口0001对应的选择器的第一输入列可以是11100000，其中，第一输入列的前三个输入位的值为1，可以分别对应衬垫A、衬垫F以及衬垫C。第一输入列的后五个输入位的值为0，暂时不对应衬垫。

步骤202、将第一端口对应的存储地址内的衬垫编码形成N个长度的第二输入列。

其中，第一端口关联的各衬垫存在于第一端口对应的存储地址内则设为第一值，不存在于第一端口对应的存储地址内则设为第二值。其中，第一值可以设置为1，第二值可以设置为0。

举例说明，假设端口0001与衬垫A、衬垫B、衬垫C以及衬垫D具有关联关系，输入至端口0001对应的选择器的第一输入列是11110000。示例1：连接配置指令中指示的衬垫编码为01000000，也就是说第二输入列的第二个输入位的值为1，表示当前端口0001需要与衬垫B建立连接。示例2：连接配置指令中指示的衬垫编码为11000000，也就是说第二输入列的第一个输入位和第二个输入位的值都为1，表示当前端口0001需要与衬垫A和衬垫B建立连接。

步骤203、将第一输入列和第二输入列输入至选择器。

在通过选择器建立第一端口与衬垫编码对应的衬垫之间的连接配置时，可以将第一输入列和第二输入列按位进行与门运算，然后根据运算结果，建立第一端口与衬垫编码对应的衬垫之间的连接配置。

举例说明，假设端口0001与衬垫A、衬垫B、衬垫C以及衬垫D具有关联关系，输入至端口0001对应的选择器的第一输入列是11110000，连接配置指令中指示的衬垫编码为01000000，选择器将第一输入列和第二输入列按位进行与门运算，得到的运算结果为01000000，选择器根据该运算结果将端口0001与衬垫B之间进行连接配置，即将端口0001与衬垫B之间导通，使端口0001与衬垫B之间可以进行信号的传输。

此外，还可以将第二输入列的每个输入位按位进行或门运算，得到的运算结果为0或1，当运算结果为1时，表示使能端有效；当运算结果为0时，表示使能端无效。

可以理解的是，第一端口可以只作为输入端口或只作为输出端口，也可以既作为输入端口又作为输出端口。当第一端口为输入输出INOUT端口时，除了将第一输入列和所述第二输入列输入至选择器之外，还包括OE信号，OE信号用指示第一端口当前作为输入端口还是输出端口。具体地，当第一端口为输入输出端口时，将第一输入列、第二输入列和OE信号输入至选择器，OE信号为第一值表征第一端口作为输入端口，OE信号为第二值表征第一端口作为输出端口。

进一步地，可以将端口划分为绑定端口、测试端口和专用端口三种不同的类型。绑定端口是指该端口固定与其关联一个或多个衬垫连通，无需更换其他衬垫与该端口连通。对于绑定端口，直接将其与关联的衬垫连通即可，可以不通过选择器建立端口与衬垫之间的连接配置。

专用端口是指该端口只关联FPGA上部分同类型的衬垫，那么专用端口也只根据连接配置指令与关联的同类型的衬垫中的一个或多个衬垫建立连接配置，因此专用端口对应的选择器的输入位数较小，可以节省建立端口与衬垫的配置关系时的计算量。图3示例性地示出了当端口类型为专用端口，且该端口作为输入端口时，选择器的实现原理图。

图3中输入至选择器的第一列为与该端口关联的各衬垫形成的16个长度的第一输入列，其中，第一输入列中前8位的值为1，表示与该端口关联的衬垫有8个。第二列为该端口对应的存储地址内的衬垫编码形成的16个长度的输入列，其中，第二输入列中第8位的值为1，表示将第8位对应的衬垫连接到该端口。选择器将第一输入列和第二输入列按位进行与门运算，运算结果为0000000100000000，选择器根据运算结果建立该端口与第8位对应的衬垫之间的连接配置。当端口作为输入时，信号的传输方向是从衬垫至端口。

图4示例性地示出了当端口类型为专用端口，且该端口作为输出端口时，选择器的实现原理图。与端口作为输入端口时选择器的实现原理类似，本申请在次不做赘述，与端口作为输入端口不同的是，信号的传输方向是从端口至衬垫。

图5示例性地示出了当端口类型为专用端口，且该端口作为输入输出端口时，选择器的实现原理图。

当端口为输入输出端口时，选择器的实现原理可以是输入端口和输出端口的结合，为此引入OE,DI,DO 3个信号。当端口作为输入端口时，会将OE置为0，OE为0时会将DO置0、DI置1，此时进入Input模式，信号的传输方向是从衬垫至端口；当端口作为输出端口时，会将OE置为1，OE为1时会将DO置1、DI置0，此时进入Output模式，信号的传输方向是从端口至衬垫。

测试端口是指该端口与FPGA上全部有测试功能的衬垫具有关联关系，那么测试端口需要从全部具有测试功能的衬垫中，根据连接配置指令选择一个或多个衬垫建立连接配置，进而测试端口对应的选择器的输入位数需要大于或等于具有测试功能的衬垫的数量，因此，建立测试端口与衬垫之间的连接配置关系时的计算量较大，可以适当减少测试端口的数量。测试端口对应的选择器的实现原理与专用端口对应的选择器的实现原理类似，本申请再次不做赘述，不同点在于测试端口对应的选择器的输入位数量较大。

本申请提供一种现场可编程门阵列FPGA的端口配置方法，根据连接配置指令，来建立测试对象的第一端口与衬垫之间的连接配置，那么当第一端口需要与其它衬垫建立连接配置时，只需要更改连接配置指令，而非通过重新编写和烧录FPGA的配置文件来更改第一端口与衬垫之间的连接配置，不仅操作方便，还可以节省重新编写并烧录配置文件的时间。

基于相同的技术构思，图6示例性地示出了本申请实施例提供的一种现场可编程门阵列FPGA的端口配置装置。如图6所示，该装置600包括：

接收模块601，用于接收测试对象的第一端口port与FPGA的衬垫pad之间的连接配置指令；所述测试对象为通过所述FPGA中的逻辑单元构建的；所述FPGA上的任一衬垫通过封装后的管脚pin连接到外部电路；

控制模块602，用于将所述连接配置指令中指示的衬垫编码写入寄存器中所述第一端口对应的存储地址内；

连接器603，用于根据所述第一端口对应的存储地址内的衬垫编码，建立所述第一端口与所述衬垫编码对应的衬垫之间的连接配置。

在一种可能的设计中，接收测试对象的第一端口port与FPGA的衬垫pad之间的连接配置指令之前，所述控制模块602，还用于从所述FPGA中读取配置文件；所述配置文件中烧录有所述测试对象的各端口分别关联的各衬垫；所述装置还包括确定模块604，用于从所述配置文件中确定所述第一端口关联的各衬垫；所述确定模块604，还用于从所述第一端口关联的各衬垫中确定所述连接配置指令中指示的衬垫编码。

在一种可能的设计中，所述将所述连接配置指令中指示的衬垫编码写入寄存器中所述第一端口对应的存储地址内之前，所述确定模块604，还用于确定所述连接配置指令中指示的衬垫编码为配置文件中所述第一端口关联的各衬垫中的至少一个。

在一种可能的设计中，所述控制模块602，还用于将所述第一端口对应的存储地址内的衬垫编码和所述第一端口关联的各衬垫输入至选择器，通过所述选择器，建立所述第一端口与所述衬垫编码对应的衬垫之间的连接配置。

在一种可能的设计中，所述连接器603具有N个输入位；所述第一端口关联的各衬垫为M个，N大于等于M；所述控制模块602，还用于将所述第一端口关联的各衬垫形成N个长度的第一输入列；其中，所述第一输入列中所述第一端口关联的各衬垫设为第一值，非所述第一端口关联的各衬垫设为第二值；所述控制模块602，还用于将所述第一端口对应的存储地址内的衬垫编码形成N个长度的第二输入列；其中，所述第一端口关联的各衬垫存在于所述第一端口对应的存储地址内则设为第一值，不存在于所述第一端口对应的存储地址内则设为第二值；所述控制模块602，还用于将所述第一输入列和所述第二输入列输入至选择器。

在一种可能的设计中，所述连接器603，还用于将所述第一输入列和所述第二输入列按位进行与门运算；根据运算结果，建立所述第一端口与所述衬垫编码对应的衬垫之间的连接配置。

在一种可能的设计中，所述第一端口为输入输出INOUT端口；所述控制模块602，还用于将所述第一输入列、所述第二输入列和OE信号输入至选择器；所述OE信号为第一值表征所述第一端口作为输入端口，所述OE信号为第二值表征所述第一端口作为输出端口。

在一种可能的设计中，所述连接器603由现场可编程门阵列的可编程逻辑单元实现。

在一种可能的设计中，所述寄存器为易失性寄存器。

在一种可能的设计中，所述连接配置指令通过串口调试工具传输至所述FPGA的串行通信接口。

基于相同的技术构思，本申请实施例提供了一种计算设备，如图7所示，包括至少一个处理器701，以及与至少一个处理器连接的存储器702，本申请实施例中不限定处理器701与存储器702之间的具体连接介质，图7中处理器701和存储器702之间通过总线连接为例。总线可以分为地址总线、数据总线、控制总线等。

在本申请实施例中，存储器702存储有可被至少一个处理器701执行的指令，至少一个处理器701通过执行存储器702存储的指令，可以执行上述现场可编程门阵列FPGA的端口配置方法。

其中，处理器701是计算设备的控制中心，可以利用各种接口和线路连接计算机设备的各个部分，通过运行或执行存储在存储器702内的指令以及调用存储在存储器702内的数据，从而进行资源设置。

可选地，处理器701可包括一个或多个处理单元，处理器701可集成应用处理器和调制解调处理器，其中，应用处理器主要处理操作系统、用户界面和应用程序等，调制解调处理器主要处理无线通信。可以理解的是，上述调制解调处理器也可以不集成到处理器701中。在一些实施例中，处理器701和存储器702可以在同一芯片上实现，在一些实施例中，它们也可以在独立的芯片上分别实现。

处理器701可以是通用处理器，例如中央处理器(CPU)、数字信号处理器、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件，可以实现或者执行本申请实施例中公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。

存储器702作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块。存储器702可以包括至少一种类型的存储介质，例如可以包括闪存、硬盘、多媒体卡、卡型存储器、随机访问存储器(Random AccessMemory，RAM)、静态随机访问存储器(Static Random Access Memory，SRAM)、可编程只读存储器(Programmable Read Only Memory，PROM)、只读存储器(Read Only Memory，ROM)、带电可擦除可编程只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPROM)、磁性存储器、磁盘、光盘等等。存储器702是能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。本申请实施例中的存储器702还可以是电路或者其它任意能够实现存储功能的装置，用于存储程序指令和/或数据。

基于相同的技术构思，本申请实施例还提供一种计算机可读存储介质，计算机可读存储介质存储有计算机可执行程序，计算机可执行程序用于使计算机执行上述任一方式所列的现场可编程门阵列FPGA的端口配置方法。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。