一种运算放大器与比较器结合的拓扑电路

技术领域

本申请涉及电路技术领域，尤其是涉及一种运算放大器与比较器结合的拓扑电路。

背景技术

在理想二极管和负载开关相关的控制器芯片领域，为了获得低压降和快速关断特性，往往会涉及运算放大器和比较器，运算放大器通过负反馈作用获得低导通压降，来降低路径上的功率损耗，比较器对路径两端所产生压降进行电位比较，在满足一定的电压差条件时迅速关闭某些外部装置，避免反向电流流过。例如在理想二极管控制器领域，如图1所示，运算放大器通过与外置功率NMOS构成闭环，在负反馈的作用下获得低导通压降Vos_ea，例如：30mV，由于从输入source端到输出out端的压降很低，在外置功率NMOS流过电流较大时，路径上的功率损耗会有效降低；比较器对输入source端到输出out端的压降进行电位比较，当满足一定的电压差Vos_com，例如：30mV，比较器将迅速关闭外部功率NMOS，避免反向电流流过。

现阶段，正向导通压降Vos_ea由运算放大器负反馈获得，监测关断电压Vos_com由比较器实现，为了实现尽可能低的导通压降，往往会降低Vos_ea，但Vos_ea的降低受限于制造工艺的失配(mismatch)因素，一味的降低Vos_ea的中心期望值，会导致负反馈条件下(结合制造引入的mismatch)，压降值过低，负反馈失效；比较器的监测电压Vos_com也受制造带来的mismatch影响，从分布上看，存在正向导通压降分布函数Vos_ea(X)与反向关断分布函数Vos_com(Y)有交叠区域的可能，一旦出现交叠，意味着某些芯片的正向导通压降不高于反向关断点，会引起振荡的技术问题。所以，如何实现运算放大器和比较器在使用过程中避免出现振荡成为了不容小觑的技术问题。

发明内容

有鉴于此，本申请的目的在于提供一种运算放大器与比较器结合的拓扑电路，通过在电路拓扑上使得运算放大器与比较器电路结构共用，在产生正向压降与反向关断电压机制上成为相关机制，实现了既保持了正向压降尽可能低的优点，又让反向关断点不会远离原点的过多，以达到在反向关断期间，降低反向电流和避免振荡的目的。

本申请实施例提供了一种运算放大器与比较器结合的拓扑电路，所述拓扑电路包括有源负载包括四个MOS管、两个单端转换电路、差分电流转换电路、差分输入电路以及驱动电路；所述有源负载包括四个MOS管，每个单端转换电路包括两个MOS管；其中，

第一单端转换电路的第一端与有源负载的第一端电连接，第一单端转换电路的第二端与有源负载的第二端电连接，第一单端转换电路的第三端与第二单端转换电路的第三端电连接，第一单端转换电路的第四端与第二单端转换电路的第四端以及驱动电路的第二端电连接；

第二单端转换电路的第一端与有源负载的第三端电连接，第二单端转换电路的第二端与有源负载的第四端电连接，第二单端转换电路的五端与驱动电路的第一端电连接；

有源负载的第五端与差分电流转换电路的第一端电连接，有源负载的第六端与差分电流转换电路的第二端电连接，差分电流转换电路的第三端与差分输入电路的第一端电连接，差分电流转换电路的第四端与差分输入电路的第二端电连接，差分输入电路的第三端与驱动电路的第二端电连接；供电电源与所述有源负载的第七端电连接；

当所述差分输入电路的第一差分输入电压小于第二差分输入电压时，所述有源负载的四个MOS管处于第一种连接方式以实现运算放大器的功能；

当所述差分输入电路的第一差分输入电压大于第二差分输入电压时，所述有源负载的四个MOS管处于第二种连接方式以实现比较器的功能。

在一种可能的实施方式中，所述有源负载包括第一MOS管、第二MOS管、第三MOS管以及第四MOS管；其中，

第一MOS管的源极与第二MOS管的源极电连接，所述第一MOS管的栅极与所述第二MOS管的漏极以及所述第一MOS管的漏极电连接，其中，所述第一MOS管的源极作为所述有源负载的第一端，所述第一MOS管的栅极作为所述有源负载的第二端，所述第一MOS管的漏极作为所述有源负载的第五端；

第三MOS管的源极与第四MOS管的源极电连接，所述第三MOS管的漏极与所述第四MOS管的漏极以及所述第四MOS管的栅极电连接，其中，所述第四MOS管的源极作为所述有源负载的第三端，所述第四MOS管的栅极作为所述有源负载的第四端，所述第三MOS管的漏极作为所述有源负载的第六端；

所述第二MOS管的栅极与所述第三MOS管的漏极电连接，所述第二MOS管的源极与所述第三MOS管的栅极电连接。

在一种可能的实施方式中，第一种连接方式为：

所述第一MOS管与所述第二MOS管并联连接得的第一目标MOS管，所述第三MOS管与所述第四MOS管并联连接得的第二目标MOS管，所述第一目标MOS管的栅极分别与所述第二目标MOS管的栅极以及所述第一目标MOS管的漏极电连接，所述第二目标MOS管与所述第三MOS管的栅极电连接。

在一种可能的实施方式中，第二种连接方式为：

所述第二MOS管的栅极与所述第四MOS管的栅极电连接，所述第四MOS管的漏极与所述第四MOS管的栅极电连接，所述第一MOS管以及所述第三MOS管截止。

在一种可能的实施方式中，所述第一单端转换电路包括两个MOS管；其中，

第五MOS管的漏极与第六MOS管的漏极以及栅极电连接，其中，所述第五MOS管的源极作为第一单端转换电路的第一端，所述第五MOS管的栅极作为第一单端转换电路的第二端，所述第六MOS管的栅极作为第一单端转换电路的第三端，所述第六MOS管的源极作为第一单端转换电路的第四端。

在一种可能的实施方式中，所述第二单端转换电路包括两个MOS管；其中，

第七MOS管的漏极与第八MOS管的漏极电连接，其中，所述第七MOS管的源极作为第二单端转换电路的第一端，所述第七MOS管的栅极作为第二单端转换电路的第二端，所述第八MOS管的栅极作为第二单端转换电路的第三端，所述第八MOS管的源极作为第二单端转换电路的第四端，所述第八MOS管的漏极作为第二单端转换电路的第五端。

在一种可能的实施方式中，所述差分电流转换电路包括四个MOS管以及第一偏置电流源；其中，

第九MOS管的栅极与第十MOS管的栅极、第十MOS管的漏极以及第一偏置电流源电连接，所述第九MOS管的源极与所述第十MOS管的源极电连接，第十一MOS管的栅极与第十二MOS管的栅极、第十一MOS管的漏极以及第一偏置电流源电连接，所述第十一MOS管的源极与所述第十二MOS管的源极电连接；

其中，所述第十MOS管的漏极作为差分电流转换电路的第一端，所述第十二MOS管的漏极作为差分电流转换电路的第二端，所述第十MOS管的源极作为差分电流转换电路的第三端，所述第十二MOS管的源极作为差分电流转换电路的第四端。

在一种可能的实施方式中，所述差分输入电路包括两个MOS管；其中，

第十三MOS管的漏极与第十四MOS管的漏极以及第十四MOS管的栅极电连接，其中，第十三MOS管的源极作为所述差分输入电路的第一端，所述第十四MOS管的源极作为所述差分输入电路的第二端，所述第十四MOS管的栅极作为所述差分输入电路的第三端。

在一种可能的实施方式中，所述驱动电路包括两个MOS管与第二偏置电流源；其中，

第十五MOS管的漏极分别与所述第二偏置电流源以及第十六MOS管的栅极电连接，第十六MOS管的源极与所述第十五MOS管的源极电连接，其中，第十五MOS管的栅极作为所述驱动电路的第一端，第十五MOS管的源极作为所述驱动电路的第二端。

在一种可能的实施方式中，所述第一MOS管的宽长比、所述第二MOS管的宽长比、所述第三MOS管的宽长比以及所述第四MOS管的宽长比之间的比例为3.5：2.5：2：3。

本申请实施例提供的一种运算放大器与比较器结合的拓扑电路，所述拓扑电路包括有源负载包括四个MOS管、两个单端转换电路、差分电流转换电路、差分输入电路以及驱动电路；所述有源负载包括四个MOS管，每个单端转换电路包括两个MOS管；其中，第一单端转换电路的第一端与有源负载的第一端电连接，第一单端转换电路的第二端与有源负载的第二端电连接，第一单端转换电路的第三端与第二单端转换电路的第三端电连接，第一单端转换电路的第四端与第二单端转换电路的第四端以及驱动电路的第二端电连接；第二单端转换电路的第一端与有源负载的第三端电连接，第二单端转换电路的第二端与有源负载的第四端电连接，第二单端转换电路的五端与驱动电路的第一端电连接；有源负载的第五端与差分电流转换电路的第一端电连接，有源负载的第六端与差分电流转换电路的第二端电连接，差分电流转换电路的第三端与差分输入电路的第一端电连接，差分电流转换电路的第四端与差分输入电路的第二端电连接，差分输入电路的第三端与驱动电路的第二端电连接；供电电源与所述有源负载的第七端电连接；当所述差分输入电路的第一差分输入电压小于第二差分输入电压时，所述有源负载的四个MOS管处于第一种连接方式以实现运算放大器的功能；当所述差分输入电路的第一差分输入电压大于第二差分输入电压时，所述有源负载的四个MOS管处于第二种连接方式以实现比较器的功能。通过在电路拓扑上使得运算放大器与比较器电路结构共用，在产生正向压降与反向关断电压机制上成为相关机制，实现了既保持了正向压降尽可能低的优点，又让反向关断点不会远离原点的过多，以达到在反向关断期间，降低反向电流和避免振荡的目的。

为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为运算放大器和比较器对外置功率NMOS的控制电路图；

图2为本申请实施例所提供的一种运算放大器与比较器结合的拓扑电路的结构示意图之一；

图3为本申请实施例所提供的一种运算放大器与比较器结合的拓扑电路的结构示意图之二；

图4为本申请实施例所提供的一种运算放大器与比较器结合的拓扑电路等效为运算放大器的结构示意图；

图5为本申请实施例所提供的一种运算放大器与比较器结合的拓扑电路等效为比较器的结构示意图；

图6为本申请实施例所提供的一种运算放大器与比较器结合与运算放大器与比较器独立设计的对比图。

图标：200-运算放大器与比较器结合的拓扑电路；210-有源负载；211-第一MOS管；212-第二MOS管；213-第三MOS管；214-第四MOS管；220-第一单端转换电路；221-第五MOS管；222-第六MOS管；230-第二单端转换电路；231-第七MOS管；232-第八MOS管；240-差分电流转换电路；241-第九MOS管；242-第十MOS管；243-第十一MOS管；244-第十二MOS管；245-第一偏置电流源；250-差分输入电路；251-第十三MOS管；252-第十四MOS管；260-驱动电路；261-第十五MOS管；262-第十六MOS管；263-第二偏置电流源。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，应当理解，本申请中的附图仅起到说明和描述的目的，并不用于限定本申请的保护范围。另外，应当理解，示意性的附图并未按实物比例绘制。本申请中使用的流程图示出了根据本申请的一些实施例实现的操作。应当理解，流程图的操作可以不按顺序实现，没有逻辑的上下文关系的步骤可以反转顺序或者同时实施。此外，本领域技术人员在本申请内容的指引下，可以向流程图添加一个或多个其他操作，也可以从流程图中移除一个或多个操作。

另外，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的全部其他实施例，都属于本申请保护的范围。

为了使得本领域技术人员能够使用本申请内容，结合特定应用场景“将运算放大器和比较器进行融合的电路”，给出以下实施方式，对于本领域技术人员来说，在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用场景。

本申请实施例下述电路可以应用于任何需要将运算放大器和比较器进行融合的场景，本申请实施例并不对具体的应用场景作限制，任何使用本申请实施例提供的一种运算放大器与比较器结合的拓扑电路的方案均在本申请保护范围内。

首先，对本申请可适用的应用场景进行介绍。本申请可应用电路领域。

经研究发现，现阶段，正向导通压降Vos_ea由运算放大器负反馈获得，监测关断电压Vos_com由比较器实现，为了实现尽可能低的导通压降，往往会降低Vos_ea，但Vos_ea的降低受限于制造工艺的失配(mismatch)因素，一味的降低Vos_ea的中心期望值，会导致负反馈条件下(结合制造引入的mismatch)，压降值过低，负反馈失效；比较器的监测电压Vos_com也受制造带来的mismatch影响，从分布上看，存在正向导通压降分布函数Vos_ea(X)与反向关断分布函数Vos_com(Y)有交叠区域的可能，一旦出现交叠，意味着某些芯片的正向导通压降不高于反向关断点，会引起振荡的技术问题。所以，如何实现运算放大器和比较器在使用过程中避免振荡成为了不容小觑的技术问题。

现有技术中有两大矛盾，一是：降低正向压降Vos_ea(X)与制造工艺失配存在着矛盾，使得设计者不能将正向压降一味的降低；二是：反向关断电压Vos_com(Y)要远离正向压降Vos_ea(X)的分布，避免自身振荡，使得设计者不能将反向关断电压一味地靠近正向压降。所以为了降低正向压降Vos_ea(X)，同时保持控制器稳定，业界常见的技术就是让上述两个分布对称的分布在中心0轴左右，但设计策略虽然足够安全，但存在缺陷，就是反向关断点Vos_com(Y)安排在0轴左侧，这就意味着必须在out显著大于source一定值下才开始关断，不可避免的会带来反向电流问题，于是在设计上又存在着微分等电路结构来辅助，以达到降低关断瞬间的逆电流问题。上述分析可以看出，逆电流出现的根本原因在于为保持低压降和控制器稳定，关断检测电压必须远离正向压降的区域，非常容易进入0轴左侧，并且结合比较器的mismatch，会将Vos_com(Y)分布中心μos_com安排在0轴左侧很多，再考虑到比较器的传输时延，逆电流的出现几乎不可避免。

基于此，本申请实施例提供了一种运算放大器与比较器结合的拓扑电路，通过在电路拓扑上使得运算放大器与比较器电路结构共用，在产生正向压降与反向关断电压机制上成为相关机制，实现了既保持了正向压降尽可能低的优点，又让反向关断点不会远离原点的过多，以达到在反向关断期间，降低反向电流和避免振荡的目的。

请参阅图2，图2为本申请实施例所提供的一种运算放大器与比较器结合的拓扑电路的结构示意图之一。如图2中所示，本申请实施例提供的运算放大器与比较器结合的拓扑电路200包括有源负载210包括四个MOS管、两个单端转换电路均包括2个MOS管、差分电流转换电路240、差分输入电路250以及驱动电路260。

具体的，第一单端转换电路220的第一端与有源负载210的第一端电连接，第一单端转换电路220的第二端与有源负载210的第二端电连接，第一单端转换电路220的第三端与第二单端转换电路230的第三端电连接，第一单端转换电路220的第四端与第二单端转换电路230的第四端以及驱动电路260的第二端电连接。

示例的，第一单端转换电路220用于将双端转换成单端。

示例的，第一单端转换电路220包括2个MOS管组成。

示例的，有源负载210由四个MOS管组成，由于运算放大器的正向压降与比较器的反向关断压降的存在，需要对有源负载210进行特殊设计，需要设计四个MOS管的宽长比。

示例的，第一单端转换电路220的第一端与有源负载210的第一端电连接，第一单端转换电路220的第二端与有源负载210的第二端电连接，第一单端转换电路220的第三端与第二单端转换电路230的第三端电连接，第一单端转换电路220的第四端与第二单端转换电路230的第四端以及驱动电路260的第二端电连接。

具体的，第二单端转换电路230的第一端与有源负载210的第三端电连接，第二单端转换电路230的第二端与有源负载210的第四端电连接，第二单端转换电路230的五端与驱动电路260的第一端电连接。

示例的，第二单端转换电路230用于双端转换成单端。

示例的，第二单端转换电路230由两个MOS管构成。

示例的，第二单端转换电路230的第一端与有源负载210的第三端电连接，第二单端转换电路230的第二端与有源负载210的第四端电连接，第二单端转换电路230的五端与驱动电路260的第一端电连接。

具体的，有源负载210的第五端与差分电流转换电路240的第一端电连接，有源负载210的第六端与差分电流转换电路240的第二端电连接，差分电流转换电路240的第三端与差分输入电路250的第一端电连接，差分电流转换电路240的第四端与差分输入电路250的第二端电连接，差分输入电路250的第三端与驱动电路260的第二端电连接；供电电源与所述有源负载210的第七端电连接。

这里，供电电源可为3V、5V等，这里不限制供电电源的类型。

示例的，差分电流转换电路240用于将差分输入电路250输入的尾电流转换成差分电流。

示例的，差分输入电路250用于差分输入，这种采用PMOS的差分输入允许共模电平为0，该差分输入对称的差分输入，在宽长比足够的前提下，由差分输入引起的mismatch会非常低。

示例的，有源负载210的第五端与差分电流转换电路240的第一端电连接，有源负载210的第六端与差分电流转换电路240的第二端电连接，差分电流转换电路240的第三端与差分输入电路250的第一端电连接，差分电流转换电路240的第四端与差分输入电路250的第二端电连接，差分输入电路250的第三端与驱动电路260的第二端电连接；供电电源与所述有源负载210的第七端电连接。

具体的，当所述差分输入电路250的第一差分输入电压小于第二差分输入电压时，所述有源负载210的四个MOS管处于第一种连接方式以实现运算放大器的功能；当所述差分输入电路250的第一差分输入电压大于第二差分输入电压时，所述有源负载210的四个MOS管处于第二种连接方式以实现比较器的功能。

电路工作原理如下：

在运算放大器与比较器结合的拓扑电路中当差分输入电路250的第一差分输入电压小于第二差分输入电压时，从差分电流转换电路240的第一端流过有源负载210的第五端的电流高于从差分电流转换电路240的第二端流过有源负载210的第六端的电流时，有源负载210内部的四个MOS管处于第一种连接方式以使拓扑电路等效为运算放大器；当差分输入电路250的第一差分输入电压大于第二差分输入电压时，从差分电流转换电路240的第一端流过有源负载210的第五端的电流低于从差分电流转换电路240的第二端流过有源负载210的第六端的电流时，有源负载210内部的四个MOS管处于第二种连接方式以使拓扑电路等效为比较器，以实现运算放大器产生的正向压降和比较器产生的反向关断电压成为了相关机制，即使二者之间存在交叠区域，也不存在振荡，这样既保持了正向压降尽可能低的优点，又让反向关断点不会远离0轴的过多，以达到在反向关断期间，降低反向电流和避免振荡的目的。

进一步的，请参阅图3，图3为本申请实施例所提供的一种运算放大器与比较器结合的拓扑电路的结构示意图之二。如图3所示，有源负载210包括第一MOS管211、第二MOS管212、第三MOS管213以及第四MOS管214，第一单端转换电路220包括第五MOS管221以及第六MOS管222，第二单端转换电路230包括第七MOS管231以及第八MOS管232，差分电流转换电路240包括第九MOS管241、第十MOS管242、第十一MOS管243、第十二MOS管244以及第一偏置电流源245，差分输入电路250包括第十三MOS管251以及第十四MOS管252，驱动电路260包括第十五MOS管261、第十六MOS管262以及第二偏置电流源263。

具体的，第一MOS管211的源极与第二MOS管212的源极电连接，所述第一MOS管211的栅极与所述第二MOS管212的漏极以及所述第一MOS管211的漏极电连接，其中，所述第一MOS管211的源极作为所述有源负载210的第一端，所述第一MOS管211的栅极作为所述有源负载210的第二端，所述第一MOS管211的漏极作为所述有源负载210的第五端；第三MOS管213的源极与第四MOS管214的源极电连接，所述第三MOS管213的漏极与所述第四MOS管214的漏极以及所述第四MOS管214的栅极电连接，其中，所述第四MOS管214的源极作为所述有源负载210的第三端，所述第四MOS管214的栅极作为所述有源负载210的第四端，所述第三MOS管213的漏极作为所述有源负载210的第六端；所述第二MOS管212的栅极与所述第三MOS管213的漏极电连接，所述第二MOS管212的源极与所述第三MOS管213的栅极电连接。

示例的，第二MOS管212的栅极与第三MOS管213的漏极电连接，以使第二MOS管212的栅极与第三MOS管213的漏极的电流相一致，第三MOS管213的栅极与第二MOS管212的漏极电连接，以使第三MOS管213的栅极与第二MOS管212的漏极的电流相一致。

示例的，MOS管的类型可为NPN型，这里不限定MOS管的类型。

具体的，第五MOS管221的漏极与第六MOS管222的漏极以及栅极电连接，其中，所述第五MOS管221的源极作为第一单端转换电路220的第一端，所述第五MOS管221的栅极作为第一单端转换电路220的第二端，所述第六MOS管222的栅极作为第一单端转换电路220的第三端，所述第六MOS管222的源极作为第一单端转换电路220的第四端。

示例的，第五MOS管221的漏极与第六MOS管222的漏极以及栅极电连接，其中，第五MOS管221的源极与第一MOS管211的源极电连接，第五MOS管221的栅极与第一MOS管211的栅极电连接，第六MOS管222的栅极与第八MOS管232的栅极电连接，第六MOS管222的源极与第八MOS管232的源极电连接。

具体的，第七MOS管231的漏极与第八MOS管232的漏极电连接，其中，所述第七MOS管231的源极作为第二单端转换电路230的第一端，所述第七MOS管231的栅极作为第二单端转换电路230的第二端，所述第八MOS管232的栅极作为第二单端转换电路230的第三端，所述第八MOS管232的源极作为第二单端转换电路230的第四端，所述第八MOS管232的漏极作为第二单端转换电路230的第五端。

示例的，第七MOS管231的漏极与第八MOS管232的漏极电连接，第七MOS管231的源极与第四MOS管214的源极电连接，第七MOS管231的栅极与第四MOS管214的栅极电连接，第八MOS管232的栅极与第六MOS管222的栅极电连接，第八MOS管232的漏极与第十五MOS管261的栅极电连接。

具体的，第九MOS管241的栅极与第十MOS管242的栅极、第十MOS管242的漏极以及第一偏置电流源245电连接，所述第九MOS管241的源极与所述第十MOS管242的源极电连接，第十一MOS管243的栅极与第十二MOS管244的栅极、第十一MOS管243的漏极以及第一偏置电流源245电连接，所述第十一MOS管243的源极与所述第十二MOS管244的源极电连接；其中，所述第十MOS管242的漏极作为差分电流转换电路240的第一端，所述第十二MOS管244的漏极作为差分电流转换电路240的第二端，所述第十MOS管242的源极作为差分电流转换电路240的第三端，所述第十二MOS管244的源极作为差分电流转换电路240的第四端。

示例的，第九MOS管241的栅极与第十MOS管242的栅极、第十MOS管242的漏极以及第一偏置电流源245电连接，第九MOS管241的源极与第十MOS管242的源极电连接，第十一MOS管243的栅极与第十二MOS管244的栅极、第十一MOS管243的漏极以及第一偏置电流源245电连接，第十一MOS管243的源极与第十二MOS管244的源极电连接，第九MOS管241的漏极与第二MOS管212的漏极电连接，第十一MOS管243的漏极与第三MOS管213的漏极电连接，第十MOS管242的源极与第十三MOS管251的源极电连接，第十二MOS管244的源极与第十四MOS管252的源极电连接。

具体的，第十三MOS管251的漏极与第十四MOS管252的漏极以及第十四MOS管252的栅极电连接，其中，第十三MOS管251的源极作为所述差分输入电路250的第一端，所述第十四MOS管252的源极作为所述差分输入电路250的第二端，所述第十四MOS管252的栅极作为所述差分输入电路250的第三端。

示例的，第十三MOS管251的漏极与第十四MOS管252的漏极以及第十四MOS管252的栅极电连接，十三MOS管的源极与第十MOS管242的源极，第十四MOS管252的源极与第十二MOS管244的源极电连，第十一MOS管243的栅极与第十五MOS管261的源极电连接。

这里，第十三MOS管251与第十四MOS管252组成差分输入，这种采用PMOS的差分输入允许共模电平为0，第一差分输入电压(out)与第二差分输入电压(source)所控制的差模电流体现为第九MOS管241与第十二MOS管244的漏电流，该差分输入对称的差分输入，在宽长比足够的前提下，由差分输入引起的mismatch会非常低。

具体的，第十五MOS管261的漏极分别与所述第二偏置电流源263以及第十六MOS管262的栅极电连接，第十六MOS管262的源极与所述第十五MOS管261的源极电连接，其中，第十五MOS管261的栅极作为所述驱动电路260的第一端，第十五MOS管261的源极作为所述驱动电路260的第二端。

示例的，第十五MOS管261的漏极分别与所述第二偏置电流源263以及第十六MOS管262的栅极电连接，第十六MOS管262的源极与所述第十五MOS管261的源极电连接，第十五MOS管261的栅极与第八MOS管232的栅极电连接。

这里，第十五MOS管261是由第十六MOS管262设计，可以对gate端产生下拉电流或最大为Ip的驱动电流，当处于运算放大器状态时，第十五MOS管261在高增益运算放大器的环路控制下，通过调整第十五MOS管261的漏电流的大小，进而调整gate相对第二差分输入电压source的电平高低，gate相对第二差分输入电压source电压差就是外部功率第十六MOS管262的驱动电压，以确保一定范围内的电流负载下，始终保持第二差分输入电压对第一差分输入电压高正向压降。当外部因素改变，导致第一差分输入电压out对第二差分输入电压source上升，此时第十五MOS管261的栅极电压会逐渐抬升，泄放恒流源注入到gate上的电荷，但第一差分输入电压out如果超过第二差分输入电压source满足反向关断电压，此时第十五MOS管261的栅极将会抬升到最大值，以最大能力对gate进行电荷泄放，关闭功率第十六MOS管262。

这里，第十六MOS管262可为NMOS管。

示例的，第十三MOS管的栅极与第十六MOS管的漏极电连接。

进一步的，请参阅图4，图4为本申请实施例所提供的一种运算放大器与比较器结合的拓扑电路等效为运算放大器的结构示意图。如图4所示，所述第一MOS管211与所述第二MOS管212并联连接得的第一目标MOS管，所述第三MOS管213与所述第四MOS管214并联连接得的第二目标MOS管，所述第一目标MOS管的栅极分别与所述第二目标MOS管的栅极以及所述第一目标MOS管的漏极电连接，所述第二目标MOS管与所述第三MOS管213的栅极电连接。

示例的，第一MOS管211与第二MOS管212并联连接得的第一目标MOS管，第三MOS管213与第四MOS管214并联连接得的第二目标MOS管，第一目标MOS管的栅极分别与第二目标MOS管的栅极以及第一目标MOS管的漏极电连接，第二目标MOS管与所述第三MOS管213的栅极电连接，第一目标MOS管的源极与第一MOS管211的源极电连接，第一目标MOS管的漏极与第七MOS管231的漏极电连接，第二目标MOS管的源极与第三MOS管213的源极电连接，第二目标MOS管的漏极与第十MOS管242的漏极以及第三MOS管213的栅极电连接。

这里，当差分输入电路250的第一差分输入电压比第二差分输入电压低于ΔV时，第一目标MOS流过的电流，略大于第二目标MOS管(宽长比略小)侧流过的电流，其中第一目标MOS管由MA5与MA4组成，第二目标MOS管由MB5与MB4组成，上述四组MOS的宽长比满足如下关系式：

W/L

在具体实施例中，第五MOS管221的漏极与第六MOS管222的漏极以及栅极电连接，其中，第五MOS管221的源极与第一MOS管211的源极电连接，第五MOS管221的栅极与第一MOS管211的栅极电连接，第六MOS管222的栅极与第八MOS管232的栅极电连接，第六MOS管222的源极与第八MOS管232的源极电连接，第七MOS管231的漏极与第八MOS管232的漏极电连接，第七MOS管231的源极与第四MOS管214的源极电连接，第七MOS管231的栅极与第四MOS管214的栅极电连接，第八MOS管232的栅极与第六MOS管222的栅极电连接，第八MOS管232的漏极与第十五MOS管261的栅极电连接。第九MOS管241的栅极与第十MOS管242的栅极、第十MOS管242的漏极以及第一偏置电流源245电连接，第九MOS管241的源极与第十MOS管242的源极电连接，第十一MOS管243的栅极与第十二MOS管244的栅极、第十一MOS管243的漏极以及第一偏置电流源245电连接，第十一MOS管243的源极与第十二MOS管244的源极电连接，第九MOS管241的漏极与第二MOS管212的漏极电连接，第十一MOS管243的漏极与第三MOS管213的漏极电连接，第十MOS管242的源极与第十三MOS管251的源极电连接，第十二MOS管244的源极与第十四MOS管252的源极电连接。第十三MOS管251的漏极与第十四MOS管252的漏极以及第十四MOS管252的栅极电连接，十三MOS管的源极与第十MOS管242的源极，第十四MOS管252的源极与第十二MOS管244的源极电连，第十一MOS管243的栅极与第十五MOS管261的源极电连接。第十五MOS管261的漏极分别与所述第二偏置电流源263以及第十六MOS管262的栅极电连接，第十六MOS管262的源极与所述第十五MOS管261的源极电连接，第十五MOS管261的栅极与第八MOS管232的栅极电连接。当差分输入电路250的第一差分输入电压out比第二差分输入电压source低于ΔV时，有源负载210中的四个MOS管处于第一种连接方式，第一MOS管211与第二MOS管212并联连接得的第一目标MOS管，第三MOS管213与第四MOS管214并联连接得的第二目标MOS管，第一目标MOS管的栅极分别与第二目标MOS管的栅极以及第一目标MOS管的漏极电连接，第二目标MOS管与所述第三MOS管213的栅极电连接，第一目标MOS管的源极与第一MOS管211的源极电连接，第一目标MOS管的漏极与第七MOS管231的漏极电连接，第二目标MOS管的源极与第三MOS管213的源极电连接，第二目标MOS管的漏极与第十MOS管242的漏极以及第三MOS管213的栅极电连接。以实现运算放大器的功能，以实现在第十六MOS管流过电流较大时，路径上的功率损耗会有效降低。

进一步的，请参阅图5，图5为本申请实施例所提供的一种运算放大器与比较器结合的拓扑电路等效为比较器的结构示意图。如图5所示，所述第二MOS管212的栅极与所述第四MOS管214的栅极电连接，所述第四MOS管214的漏极与所述第四MOS管214的栅极电连接，所述第一MOS管211以及所述第三MOS管213截止。

示例的，第一MOS管211以及第三MOS管213截止，第二MOS管212的栅极与第四MOS管214的栅极电连接，第四MOS管214的漏极与第四MOS管214的栅极电连接，第二MOS管212的源极与第一MOS管211的源极电连接，第二MOS管212的漏极与第七MOS管231的漏极电连接，第二MOS管212的源极与第三MOS管213的源极电连接，第二MOS管212的漏极与第十MOS管242的漏极以及第三MOS管213的栅极电连接。

这里，当差分输入电路250的第一差分输入电压比第二差分输入电压高于ΔV时，第二MOS管212流过的电流，略小于第四MOS管214(宽长比略大)侧流过的电流，其中第一MOS管211以及第三MOS管213截止，上述四组MOS的宽长比满足如下关系式：

其中，ρ是略大于0的系数，确保有源负载210存在微弱的不对称，构造出确定的等效输入失调，即反向关断电压Vos_com，所以，只有当差分输入电路250的第一差分输入电压侧比第二差分输入电压侧高ΔV时，第二MOS管212(宽长比略小)侧流过的电流，略小于第四MOS管214(宽长比略大)侧流过的电流，这种条件下，可以满足正反馈触发条件，此触发条件下，该ΔV即被设计为反向关断电压Vos_com，以使拓扑电路充当比较器使用。

示例的，所述第一MOS管211的宽长比、所述第二MOS管212的宽长比、所述第三MOS管213的宽长比以及所述第四MOS管214的宽长比之间的比例为3.5：2.5：2：3。

当ρ＝δ时，所述第一MOS管211的宽长比、所述第二MOS管212的宽长比、所述第三MOS管213的宽长比以及所述第四MOS管214的宽长比之间的比例为3.5：2.5：2：3，这里不限定第一MOS管211的宽长比、第二MOS管212的宽长比、第三MOS管213的宽长比以及第四MOS管214的宽长比之间的比例为3.5：2.5：2：3，该宽长比比例根据实际需求进行设定

在具体实施例中，在具体实施例中，第五MOS管221的漏极与第六MOS管222的漏极以及栅极电连接，其中，第五MOS管221的源极与第一MOS管211的源极电连接，第五MOS管221的栅极与第一MOS管211的栅极电连接，第六MOS管222的栅极与第八MOS管232的栅极电连接，第六MOS管222的源极与第八MOS管232的源极电连接，第七MOS管231的漏极与第八MOS管232的漏极电连接，第七MOS管231的源极与第四MOS管214的源极电连接，第七MOS管231的栅极与第四MOS管214的栅极电连接，第八MOS管232的栅极与第六MOS管222的栅极电连接，第八MOS管232的漏极与第十五MOS管261的栅极电连接。第九MOS管241的栅极与第十MOS管242的栅极、第十MOS管242的漏极以及第一偏置电流源245电连接，第九MOS管241的源极与第十MOS管242的源极电连接，第十一MOS管243的栅极与第十二MOS管244的栅极、第十一MOS管243的漏极以及第一偏置电流源245电连接，第十一MOS管243的源极与第十二MOS管244的源极电连接，第九MOS管241的漏极与第二MOS管212的漏极电连接，第十一MOS管243的漏极与第三MOS管213的漏极电连接，第十MOS管242的源极与第十三MOS管251的源极电连接，第十二MOS管244的源极与第十四MOS管252的源极电连接。第十三MOS管251的漏极与第十四MOS管252的漏极以及第十四MOS管252的栅极电连接，十三MOS管的源极与第十MOS管242的源极，第十四MOS管252的源极与第十二MOS管244的源极电连，第十一MOS管243的栅极与第十五MOS管261的源极电连接。第十五MOS管261的漏极分别与所述第二偏置电流源263以及第十六MOS管262的栅极电连接，第十六MOS管262的源极与所述第十五MOS管261的源极电连接，第十五MOS管261的栅极与第八MOS管232的栅极电连接。当差分输入电路250的第一差分输入电压out比第二差分输入电压source高于ΔV时，有源负载210中的四个MOS管处于第二种连接方式，第一MOS管211以及第三MOS管213截止，第二MOS管212的栅极与第四MOS管214的栅极电连接，第四MOS管214的漏极与第四MOS管214的栅极电连接，第二MOS管212的源极与第一MOS管211的源极电连接，第二MOS管212的漏极与第七MOS管231的漏极电连接，第二MOS管212的源极与第三MOS管213的源极电连接，第二MOS管212的漏极与第十MOS管242的漏极以及第三MOS管213的栅极电连接，但第一差分输入电压out如果超过第二差分输入电压source满足反向关断电压，此时第十五MOS管261的栅极将会抬升到最大值，以最大能力对gate进行电荷泄放，关闭功率第十六MOS管262。

进一步的，请参阅图6，图6为本申请实施例所提供的一种运算放大器与比较器结合与运算放大器与比较器独立设计的对比图。如图6所示，在本方案中使用一个电路拓扑，将运算放大器的反馈、比较器的比较功能结合在一起，在正向导通期间，电路拓扑表现出运算放大器的负反馈特性，反馈两端的压降取决于内部有源负载的晶体管个数之比α，正向导通压降值对应为Vos_ea；当外部因素导致需要对功率NMOS(第十六MOS管)关闭时，电路拓扑表现为比较器，比较器的比较触发电平点也取决于内部有源负载的晶体管个数之比β，反向关断电压对应为Vos_com，因为二者均由同一个有源负载来决定，正向压降分布函数Vos_ea(X)与反向关断分布函数Vos_com(Y)满足函数相关。正向压降分布函数Vos_ea(X)与反向关断分布函数Vos_com(Y)满足函数相关，可以使用保护间距函数G(X-Y)来描述，这个函数的意义就是以每颗芯片特定的Vos_ea-Vos_com作为样本函数进行统计分析。以运算放大器与比较器独立设计和本方案中将二者融合的方案对比来进行分析，两种设计下的G1(X-Y)和G2(X-Y)表现如下：左图为了降低正向压降，会降低正向导通压降的分布中心μos_ea，同时考虑到与反向关断之间的保护间距在分布上不能过低(μ-3σ>0)否则会引起振荡，所以必须降低反向关断电压的分布中心μos_com(甚至进入负值)，这样才能让G1(X-Y)的中心期望μ足够高，分布上保证绝大多数为正，但是会导致反向关断电压的分布太低(甚至绝大部分为负值)，会出现显著反向电流。在本方案中如右图所示保护间距函数G2(X-Y)的中心期望μ与左图相同，由于放大与比较环节在电路拓扑上相关，间距差值上也取决于MOS管的个数比例，所以理论上离散很小，所以同样在降低正向压降μos_ea，由于G2(X-Y)的分布非常集中，设计者可以让反向关断电压的分布中心μos_com靠近正向压降μos_ea，这样G2(X-Y)的中心期望μ会比较低，也不必担心G2(X-Y)分布上存在小于0的情况。因为反向关断电压的分布可以较高(甚至绝大部分为正值)，反向电流并不显著。

本申请实施例提供的一种用于运算放大器与比较器结合的拓扑电路，所述拓扑电路包括有源负载包括四个MOS管、两个单端转换电路均包括2个MOS管、差分电流转换电路、差分输入电路以及驱动电路；其中，第一单端转换电路的第一端与有源负载的第一端电连接，第一单端转换电路的第二端与有源负载的第二端电连接，第一单端转换电路的第三端与第二单端转换电路的第三端电连接，第一单端转换电路的第四端与第二单端转换电路的第四端以及驱动电路的第二端电连接；第二单端转换电路的第一端与有源负载的第三端电连接，第二单端转换电路的第二端与有源负载的第四端电连接，第二单端转换电路的五端与驱动电路的第一端电连接；有源负载的第五端与差分电流转换电路的第一端电连接，有源负载的第六端与差分电流转换电路的第二端电连接，差分电流转换电路的第三端与差分输入电路的第一端电连接，差分电流转换电路的第四端与差分输入电路的第二端电连接，差分输入电路的第三端与驱动电路的第二端电连接；当所述差分输入电路的第一差分输入电压小于第二差分输入电压时，所述有源负载的四个MOS管处于第一种连接方式以实现运算放大器的功能；当所述差分输入电路的第一差分输入电压大于第二差分输入电压时，所述有源负载的四个MOS管处于第二种连接方式以实现比较器的功能。通过在电路拓扑上使得运算放大器与比较器电路结构共用，在产生正向压降与反向关断电压机制上成为相关机制，实现了既保持了正向压降尽可能低的优点，又让反向关断点不会远离原点的过多，以达到在反向关断期间，降低反向电流和避免振荡的目的。所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个处理器可执行的非易失的计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-OnlyMemory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上所述实施例，仅为本申请的具体实施方式，用以说明本申请的技术方案，而非对其限制，本申请的保护范围并不局限于此，尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本申请实施例技术方案的精神和范围，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。