图像信号的处理方法、装置、存储介质及电子装置

技术领域

本发明实施例涉及图像处理技术领域，具体而言，涉及一种图像信号的处理方法、装置、存储介质及电子装置。

背景技术

HDMI的英文全称是(High Definition Multimedia Interface)，中文的意思是高清晰度多媒体接口。是一种全数字化视频和声音发送接口，可以发送未压缩的音频及视频信号。HDMI可用于机顶盒、DVD播放机、个人计算机、电视、游戏主机、综合扩大机、数字音响与电视机等设备。HDMI可以同时发送音频和视频信号，由于音频和视频信号采用同一条线材，大大简化系统线路的安装难度。HDMI版本演化有HDMI1.0、HDMI1.1、HDMI 1.2、HDMI1.3、HDMI 1.4、HDMI 2.0、HDMI 2.1。不同的版本在支持速率、传输带宽、颜色格式支持、色彩深度支持、空间色彩支持、音频规格、分辨率刷新频率限制等方面有所不同。FPGA属于专用集成电路中的一种半定制电路，是可编程的逻辑列阵，具有布线资源丰富，可重复编程和集成度高，投资较低的特点，在数字电路设计领域得到了广泛的应用。采用FPGA实现的控制系统可以提高系统响应速率，增强产品扩展性，降低开发成本。

HDMI显示接口是视频图像处理领域最常接触的显示接口，无需在信号传送前进行数/模或者模/数转换，可以保证最高质量的影音信号传送。在相关技术中，有使用FPGA芯片来支持HDMI显示接口的产品应用，例如，使用FPGA芯片厂家提供的HDMI编码IP，但是需要付费，产品移植到不同的平台，就需要购买不同平台的HDMI编码IP，从而造成成本较高的问题。

相关技术中，通常采用HDMI编码+串行器方式实现编码显示，其中，串行器的工作模式包括单模式(single模式)和双模式(double模式)。在采用HDMI编码+串行器方式实现编码显示时，当串行器工作在单模式或双模式下，串行器所能支持到的数据速率(Date_rate，可以理解为是串行器输出数据的速率)均有限制。例如，Inter公司的stratix IVGX110器件的Serdes串行器，在单模式下只能支持到3.75Gbps的最大数据速率，而在双模式下虽然可以支持到更高的数据速率，但是有最小数据速率的限制，例如，要求大于1Gbps。然而，在一些常用的分辨率中，有些低分辨率对应的数据速率低于上述最小数据速率。这样，如果选择上述低分辨率作为用于显示串行器输出的信号的显示参数，则串行器只能工作在单模式下。如果选择高分辨率(对应的数据速率大于上述最大数据速率)作为用于显示串行器输出的信号的显示参数，则串行器只能工作在双模式下。

针对相关技术中存在的无法将工作在双模式下的串行器用于较低分辨率的场景的问题，目前尚未提出有效的解决方案。

发明内容

本发明实施例提供了一种图像信号的处理方法、装置、存储介质及电子装置，以至少解决相关技术中存在的无法将工作在双模式下的串行器用于较低分辨率的场景的问题。

根据本发明的一个实施例，提供了一种图像信号的处理方法，包括：根据获取到的目标数据速率和目标串行器的速率约束参数，确定所述目标串行器输出数据的当前数据速率，并根据所述当前数据速率确定目标编码器的当前工作时钟的时钟频率，其中，所述目标数据速率是与目标分辨率和目标频率对应的数据，所述目标分辨率和所述目标频率是用于显示原始图像信号的显示参数，所述速率约束参数是在所述目标串行器的工作模式为双模式下允许的输出数据的最小数据速率，所述目标串行器的工作模式包括单模式和所述双模式，所述目标串行器在所述单模式下的第一串化比例小于在所述双模式下的第二串化比例；在所述目标数据速率小于所述最小数据速率的情况下，对所述原始图像信号进行第一信号处理，得到第一编码输入信号，其中，所述第一编码输入信号中的数据是离散的；通过工作时钟为所述当前工作时钟的所述目标编码器，对所述第一编码输入信号进行编码，得到第一编码输出信号，其中，所述第一编码输出信号中的数据是离散的；对所述第一编码输出信号进行目标信号处理，得到与所述当前数据速率匹配的第二编码输出信号，其中，所述第二编码输出信号中的数据是连续的；通过工作模式为所述双模式的所述目标串行器，按照所述第二串化比例对所述第二编码输出信号进行串化处理，得到第一串化输出信号，其中，所述第一串化输出信号用于以所述目标分辨率和所述目标频率为显示参数被显示。

在一个示例性实施例中，所述根据获取到的目标数据速率和目标串行器的速率约束参数，确定所述目标串行器输出数据的当前数据速率，包括：在所述目标数据速率大于或等于所述最小数据速率的情况下，将所述当前数据速率确定为等于所述目标数据速率；在所述目标数据速率小于所述最小数据速率的情况下，将所述当前数据速率确定为等于所述目标数据速率的N倍，其中，N＝2

在一个示例性实施例中，所述根据所述当前数据速率确定目标编码器的当前工作时钟的时钟频率，包括：在所述目标数据速率大于或等于所述最小数据速率的情况下，将所述当前工作时钟的时钟频率确定为等于所述原始图像信号对应的像素时钟频率的二分之一；在所述目标数据速率小于所述最小数据速率的情况下，将所述当前工作时钟的时钟频率确定为等于所述原始图像信号对应的像素时钟频率*N/2。

在一个示例性实施例中，所述对所述原始图像信号进行第一信号处理，得到第一编码输入信号，包括：在所述目标数据速率小于所述最小数据速率的情况下，将所述原始图像信号中的每两个连续像素数据的时间长度由所述当前工作时钟中的N个时钟周期调整成一个时钟周期，并在调整后的每两个像素数据之间设置时间长度为所述一个时钟周期*(N-1)的无效信号，得到所述第一编码输入信号，其中，所述原始图像信号中的每两个连续像素数据是连续的，且所述原始图像信号中的每两个连续像素数据的时间长度为所述当前工作时钟中的N个时钟周期。

在一个示例性实施例中，对所述第一编码输出信号进行目标信号处理，得到与所述当前数据速率匹配的第二编码输出信号，包括：在所述目标数据速率小于所述最小数据速率的情况下，对所述第一编码输出信号进行离散转连续操作，得到第三编码输出信号，其中，所述第三编码输出信号中的编码数据是连续的；对所述第三编码输出信号进行过采样处理，得到所述第二编码输出信号，其中，所述第二编码输出信号中与所述当前工作时钟中的一个时钟周期对应的数据包括一个编码数据，所述一个编码数据是对所述第三编码输出信号中与所述一个时钟周期对应的一个编码数据中的每个比特复制(N-1)次得到的数据，所述第二编码输出信号中的每个编码数据的位数等于所述第三编码输出信号中的一个编码数据的位数*N，所述第二编码输出信号中的编码数据是连续的。

在一个示例性实施例中，所述对所述第一编码输出信号进行离散转连续操作，得到第三编码输出信号，包括：将所述第一编码输出信号中的每组连续编码数据的时间长度由所述当前工作时钟中的一个时钟周期调整成N个时钟周期，得到所述第三编码输出信号，其中，所述每组连续编码数据包括两个连续编码数据，所述第一编码输出信号中的每组连续编码数据的时间长度是所述当前工作时钟中的一个时钟周期，所述第一编码输出信号中的每两组连续编码数据之间是时间长度为所述一个时钟周期*(N-1)的无效信号，所述第三编码输出信号中的编码数据是连续的，且所述第三编码输出信号中的每个编码数据的时间长度是N/2个时钟周期。

在一个示例性实施例中，所述第一编码输出信号中的每组连续编码数据被拆分成所述第三编码输出信号中的N个编码数据，所述N个编码数据按照时钟周期从前到后的顺序排列，所述N个编码数据中的前N/2个编码数据按照时钟周期从后到前的顺序组成所述每组连续编码数据中的一个编码数据，所述N个编码数据中的后N/2个编码数据按照时钟周期从后到前的顺序组成所述每组连续编码数据中的另一个编码数据，其中，所述N个编码数据中的每个编码数据的位数是所述每组连续编码数据中的每个编码数据的位数的2/N。

在一个示例性实施例中，所述对所述第三编码输出信号进行过采样处理，得到所述第二编码输出信号，包括：对所述第三编码输出信号中的每个编码数据中的每个比特复制(N-1)次，得到所述第二编码输出信号，其中，所述第二编码输出信号中的每个编码数据包括依次排列的M组比特，每组比特包括N个相同的比特，M是所述第三编码输出信号中的一个编码数据的位数。

在一个示例性实施例中，所述方法还包括：在所述目标数据速率大于或等于所述最小数据速率的情况下，对所述原始图像信号进行第二信号处理，得到第二编码输入信号，其中，所述第二编码输入信号中的数据是连续的；通过工作时钟为所述当前工作时钟的所述目标编码器，对所述第二编码输入信号进行编码，得到第四编码输出信号，其中，所述第四编码输出信号中的数据是连续的；通过工作模式为所述双模式的所述目标串行器，按照所述第二串化比例对所述第四编码输出信号进行串化处理，得到第二串化输出信号，其中，所述第二串化输出信号用于以所述目标分辨率和所述目标频率为显示参数被显示。

在一个示例性实施例中，所述对所述原始图像信号进行第二信号处理，得到第二编码输入信号，包括：将所述原始图像信号中的每连续两个像素数据的信号合并为在所述当前工作时钟中的一个时钟周期内传输的信号，得到所述第二编码输入信号，其中，所述原始图像信号中的每个像素数据是连续的，且所述原始图像信号中的每个像素数据的时间长度为所述当前工作时钟中的半个时钟周期。

根据本发明的另一个实施例，还提供了一种图像信号的处理装置，包括：第一确定模块，用于根据获取到的目标数据速率和目标串行器的速率约束参数，确定所述目标串行器输出数据的当前数据速率，并根据所述当前数据速率确定目标编码器的当前工作时钟的时钟频率，其中，所述目标数据速率是与目标分辨率和目标频率对应的数据，所述目标分辨率和所述目标频率是用于显示原始图像信号的显示参数，所述速率约束参数是在所述目标串行器的工作模式为双模式下允许的输出数据的最小数据速率，所述目标串行器的工作模式包括单模式和所述双模式，所述目标串行器在所述单模式下的第一串化比例小于在所述双模式下的第二串化比例；第一处理模块，用于在所述目标数据速率小于所述最小数据速率的情况下，对所述原始图像信号进行第一信号处理，得到第一编码输入信号，其中，所述第一编码输入信号中的数据是离散的；编码模块，用于通过工作时钟为所述当前工作时钟的所述目标编码器，对所述第一编码输入信号进行编码，得到第一编码输出信号，其中，所述第一编码输出信号中的数据是离散的；第二处理模块，用于对所述第一编码输出信号进行目标信号处理，得到与所述当前数据速率匹配的第二编码输出信号，其中，所述第二编码输出信号中的数据是连续的；第三处理模块，用于通过工作模式为所述双模式的所述目标串行器，按照所述第二串化比例对所述第二编码输出信号进行串化处理，得到第一串化输出信号，其中，所述第一串化输出信号用于以所述目标分辨率和所述目标频率为显示参数被显示。

根据本发明的又一个实施例，还提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。

根据本发明的又一个实施例，还提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项方法实施例中的步骤。

通过本发明，根据原始图像信号的显示参数所对应的目标数据速率及目标串行器在双模式下允许的输出数据的最小数据速率，确定目标串行器输出数据的当前数据速率，并根据当前数据速率确定目标编码器的当前工作时钟的时钟频率，当目标数据速率小于最小数据速率时，对原始图像信号进行第一信号处理，以得到第一编码输入信号，其中，第一编码输入信号中的数据是离散的，再通过目标编码器对第一编码输入信号进行编码，得到第一编码输出信号，其中，第一编码输出信号中的数据是离散的，再对第一编码输出信号进行目标信号处理，得到与当前数据速率匹配的第二编码输出信号，其中，第二编码输出信号中的数据是连续的，然后，利用双模式下的目标串行器对第二编码输出信号进行串化处理，得到第一串化输出信号以用于显示。实现了在双模式下对于目标数据速率小于最小数据速率的原始图像信号进行处理的目的，避免了相关技术中只能在单模式下对于目标数据速率小于最小数据速率的原始图像信号进行处理的问题，从而无法实现高、低分辨率编码显示方案的兼容的问题，因此，解决了相关技术中存在的无法将工作在双模式下的串行器用于较低分辨率的场景的问题。

附图说明

图1是本发明实施例的图像信号的处理方法的移动终端硬件结构框图；

图2是相关技术中的HDMI显示系统环境示例图；

图3是相关技术中的图像信号时序示例图；

图4是相关技术中的single模式实现示意图；

图5是相关技术中的double模式实现示意图；

图6是相关技术中的不同工作模式下串行器的速率限制示例图；

图7是根据本发明实施例的图像信号的处理方法的流程图；

图8是根据本发明实施例的HDMI编码显示方案实现框图；

图9是根据本发明实施例的高分辨率double模式编码输入时序图；

图10是根据本发明实施例的低分辨率double模式编码输入时序图；

图11是根据本发明实施例的高分辨率double模式编码输出时序图；

图12是根据本发明实施例的低分辨率double模式编码输出时序图；

图13是根据本发明实施例的低分辨率离散转连续时序图；

图14是根据本发明实施例的低分辨率过采样时序图；

图15是根据本发明实施例的图像信号的处理装置的结构框图。

具体实施方式

下文中将参考附图并结合实施例来详细说明本发明的实施例。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

本申请实施例中所提供的方法实施例可以在移动终端、计算机终端或者类似的运算装置中执行。以运行在移动终端上为例，图1是本发明实施例的图像信号的处理方法的移动终端硬件结构框图。如图1所示，移动终端可以包括一个或多个(图1中仅示出一个)处理器102(处理器102可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置)和用于存储数据的存储器104，其中，上述移动终端还可以包括用于通信功能的传输设备106以及输入输出设备108。本领域普通技术人员可以理解，图1所示的结构仅为示意，其并不对上述移动终端的结构造成限定。例如，移动终端还可包括比图1中所示更多或者更少的组件，或者具有与图1所示不同的配置。

存储器104可用于存储计算机程序，例如，应用软件的软件程序以及模块，如本发明实施例中的图像信号的处理方法对应的计算机程序，处理器102通过运行存储在存储器104内的计算机程序，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器104可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器104可进一步包括相对于处理器102远程设置的存储器，这些远程存储器可以通过网络连接至移动终端。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

传输设备106用于经由一个网络接收或者发送数据。上述的网络具体实例可包括移动终端的通信供应商提供的无线网络。在一个实例中，传输设备106包括一个网络适配器(Network Interface Controller，简称为NIC)，其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输设备106可以为射频(Radio Frequency，简称为RF)模块，其用于通过无线方式与互联网进行通讯。

图2是相关技术中的HDMI显示系统环境示例图，基于FPGA实现的HDMI显示方案中，图像显示部分的数据源可能来自显卡、其他设备输出，经过图像采集、图像处理，缓存在DDR、RAM等缓冲单元中。在显示前也可能有其他信息叠加或图像处理，比如OSD、GUI叠加，GAMMA亮度调整、颜色转换等等。

在进入HDMI编码模块前，需要对图像信号按照视频标准格式(如CEA-861-D、CEA-861-F、VESA)进行时序转换，生成并行的RGB信号和图像的控制信号(如上述专利中的DVI-D接口信号)，这里的图像控制信号包括数据有效信号DE(Data Enable)、行同步信号HS(HSYNC)、场同步信号VS(VSYNC)，如图3所示，图3中以1920x1080P@60Hz为例。HDMI编码模块将输入的控制信号以及3通道RGB共24bit数据按照HDMI协议进行编码处理，该编码模块也支持音频、辅助数据的插入，由于不是本申请的重点关注部分，后文不再提到。编码模块的工作时钟user_clk取决于该分辨率的像素速率，比如上述1920x1080P@60Hz的像素时钟为148.5MHz，具体计算方法为：2200x 1125x 60＝148.5(MHz)，其中，2200为一整行的总的时钟数，1125为总的行数。

相关技术中在实现HDMI编码显示时，有采用低分辨率single模式和高分辨率double模式，图4是相关技术中的single模式实现示意图，串行器将编码后每个通道10bit的数据进行串化，以差分线对的形式发送，线速率为10*148.5M＝1.485Gbps。串化器根据FPGA平台及器件不同而不同，常见的有LVDS和Serdes，无论是哪一种，在Single模式下(10:1串化)，所能支持到的Date_rate均有限制。比如Inter公司的stratix IV GX110器件LVDS只能支持到1.6G，Arria10 GX 027器件Serdes single模式只能支持600Mbps–3.75Gbps的Data_rate。图5是相关技术中的double模式实现示意图，串化器若支持double模式(20:1串化)，所能支持到的Date rate可以高达12G甚至更高。此时编码模块以及前级的其他图像处理模块工作在Data_rate/20的user_clk时钟下。每个user_clk处理2个pixel，故user_clk＝1/2*pixel_clk。以4k@30Hz分辨率为例，pixel_clk为297M，Date_rate为2.97G，工作在double模式下，user_clk为148.5M。

在使用FPGA实现HDMI编码+串化，串行器根据FPGA平台及器件不同而不同，常见的有LVDS和Serdes，无论是哪一种，在Single模式下(10:1串化)，所能支持到的Date_rate均有限制，取决于FPGA平台和器件。一般可以支持到的最大分辨率是4k@30左右。例如，Inter公司的stratixIV GX110器件的Serdes串行器的限制，只能支持到3.75G，图6是相关技术中的不同工作模式下串行器的速率限制示例图。而Double模式虽然可以支持到高分辨率，但是有最小速率的限制，如图6所示，要求大于1Gbps。而常用分辨率中，有些低分辨率的速率低于该限制，如表1所示。

表1

相关技术中，对于HDMI编码+串行器方式，只能固定为double模式和single模式，不支持在single模式和double模式之间切换。

在本实施例中提供了一种图像信号的处理方法，图7是根据本发明实施例的图像信号的处理方法的流程图，如图7所示，该流程包括如下步骤：

步骤S702，根据获取到的目标数据速率和目标串行器的速率约束参数，确定所述目标串行器输出数据的当前数据速率，并根据所述当前数据速率确定目标编码器的当前工作时钟的时钟频率，其中，所述目标数据速率是与目标分辨率和目标频率对应的数据，所述目标分辨率和所述目标频率是用于显示原始图像信号的显示参数，所述速率约束参数是在所述目标串行器的工作模式为双模式下允许的输出数据的最小数据速率，所述目标串行器的工作模式包括单模式和所述双模式，所述目标串行器在所述单模式下的第一串化比例小于在所述双模式下的第二串化比例；

步骤S704，在所述目标数据速率小于所述最小数据速率的情况下，对所述原始图像信号进行第一信号处理，得到第一编码输入信号，其中，所述第一编码输入信号中的数据是离散的；

步骤S706，通过工作时钟为所述当前工作时钟的所述目标编码器，对所述第一编码输入信号进行编码，得到第一编码输出信号，其中，所述第一编码输出信号中的数据是离散的；

步骤S708，对所述第一编码输出信号进行目标信号处理，得到与所述当前数据速率匹配的第二编码输出信号，其中，所述第二编码输出信号中的数据是连续的；

步骤S710，通过工作模式为所述双模式的所述目标串行器，按照所述第二串化比例对所述第二编码输出信号进行串化处理，得到第一串化输出信号，其中，所述第一串化输出信号用于以所述目标分辨率和所述目标频率为显示参数被显示。

通过上述步骤，根据原始图像信号的显示参数所对应的目标数据速率及目标串行器在双模式下允许的输出数据的最小数据速率，确定目标串行器输出数据的当前数据速率，并根据当前数据速率确定目标编码器的当前工作时钟的时钟频率，当目标数据速率小于最小数据速率时，对原始图像信号进行第一信号处理，以得到第一编码输入信号，其中，第一编码输入信号中的数据是离散的，再通过目标编码器对第一编码输入信号进行编码，得到第一编码输出信号，其中，第一编码输出信号中的数据是离散的，再对第一编码输出信号进行目标信号处理，得到与当前数据速率匹配的第二编码输出信号，其中，第二编码输出信号中的数据是连续的，然后，利用双模式下的目标串行器对第二编码输出信号进行串化处理，得到第一串化输出信号以用于显示。实现了在双模式下对于目标数据速率小于最小数据速率的原始图像信号进行处理的目的，避免了相关技术中只能在单模式下对于目标数据速率小于最小数据速率的原始图像信号进行处理，从而无法实现高、低分辨率编码显示方案的兼容的问题，因此，解决了相关技术中存在的无法将工作在双模式下的串行器用于较低分辨率的场景的问题。

其中，上述步骤的执行主体可以为处理器，或应用程序，或终端，但不限于此。

在上述实施例中，以目标分辨率是1280x720@60Hz为例进行说明，即用于显示原始图像信号的显示参数包括目标分辨率为1280x720，目标频率(或帧率)为60Hz，而若串化器使用Arria10 GX 027器件Serdes，single模式(对应于上述单模式)只能支持600Mbps–3.75Gbps的Data_rate，而double模式(对应于上述双模式)的最小速率(对应于前述最小数据速率)限制是1Gbps，而上述显示参数对应的像素时钟(或称为原始分辨率像素时钟，或原始分辨率像素时钟频率)pixel_clk＝74.25M，则目标数据速率(或称为原始数据速率)为0.7425Gbps(小于最小速率限制)，若要在double模式下对原始图像信号进行编码显示，目标数据速率与最小速率限制不匹配，如图6所示，要求大于1Gbps，此时，确定目标串行器输出数据的当前数据速率，例如，将当前数据速率确定为目标数据速率(或称为原始数据速率)的2倍，如1.485G，以及确定目标编码器的当前工作时钟的时钟频率，例如，当前工作时钟的时钟频率＝上述像素时钟＝74.25M；在目标数据速率小于最小数据速率的情况下，例如，对于选择低分辨率作为输出信号的显示参数的应用场景，对原始图像信号进行第一信号处理，得到第一编码输入信号，其中，第一编码输入信号中的数据是离散的，即对原始图像信号进行离散处理，例如，第一编码输入信号中每个当前工作时钟的时钟周期中包括2个像素数据，而每2个像素数据之间间隔一个时钟周期的无效数据；通过工作时钟为当前工作时钟的目标编码器，对第一编码输入信号进行编码，得到第一编码输出信号，例如，对于目标编码器构造一个离散的数据有效信号DE(Data Enable，或称为数据使能信号)时序，例如，DE时序的时钟周期为上述当前工作时钟的时钟周期的2倍，得到的第一编码输出信号中的数据是离散的；再对第一编码输出信号进行目标信号处理，得到与当前数据速率匹配的第二编码输出信号，例如，对第一编码输出信号中的数据进行离散转连续操作，再进行过采样处理，以得到第二编码输出信号，这样，得到的第二编码输出信号中的数据是连续的；然后，通过工作模式为双模式的目标串行器，按照第二串化比例(例如20:1)对第二编码输出信号进行串化处理，得到第一串化输出信号，该第一串化输出信号用于以目标分辨率和目标频率为显示参数被显示。实现了在双模式下对于目标数据速率小于最小数据速率的原始图像信号进行处理的目的，避免了相关技术中只能在单模式下对于目标数据速率小于最小数据速率的原始图像信号进行处理，从而无法实现高、低分辨率编码显示方案的兼容的问题，因此，解决了相关技术中存在的无法将工作在双模式下的串行器用于较低分辨率的场景的问题。

在一个可选的实施例中，所述根据获取到的目标数据速率和目标串行器的速率约束参数，确定所述目标串行器输出数据的当前数据速率，包括：在所述目标数据速率大于或等于所述最小数据速率的情况下，将所述当前数据速率确定为等于所述目标数据速率；在所述目标数据速率小于所述最小数据速率的情况下，将所述当前数据速率确定为等于所述目标数据速率的N倍，其中，N＝2

在一个可选的实施例中，所述根据所述当前数据速率确定目标编码器的当前工作时钟的时钟频率，包括：在所述目标数据速率大于或等于所述最小数据速率的情况下，将所述当前工作时钟的时钟频率确定为等于所述原始图像信号对应的像素时钟频率的二分之一；在所述目标数据速率小于所述最小数据速率的情况下，将所述当前工作时钟的时钟频率确定为等于所述原始图像信号对应的像素时钟频率*N/2。其中，N＝2

本申请实施例中在没有特殊说明的情况下，user_clk、pixel_clk均指时钟频率。

在一个可选的实施例中，所述对所述原始图像信号进行第一信号处理，得到第一编码输入信号，包括：在所述目标数据速率小于所述最小数据速率的情况下，将所述原始图像信号中的每两个连续像素数据的时间长度由所述当前工作时钟中的N个时钟周期调整成一个时钟周期，并在调整后的每两个像素数据之间设置时间长度为所述一个时钟周期*(N-1)的无效信号，得到所述第一编码输入信号，其中，所述原始图像信号中的每两个连续像素数据是连续的，且所述原始图像信号中的每两个连续像素数据的时间长度为所述当前工作时钟中的N个时钟周期。在本实施例中，通过将原始图像信号中的每两个像素数据的时间长度由当前工作时钟的N个时钟周期调整为一个时钟周期，即一个时钟周期中包括两个像素数据，再在每两个像素数据之间设置(N-1)个时钟周期(指当前工作时钟的时钟周期)的无效信号，即当前工作时钟的N个时钟周期中只有一个时钟周期是有效数据，其它(N-1)个时钟周期对应的是无效数据，例如，若上述N＝2时，则2个周期出现1次有效数据，有效数据之间间隔为1个周期；当N＝4时，4个周期中有1次有效数据，有效数据之间间隔为3个周期，这里的周期都是user_clk对应的周期(即当前工作时钟的时钟周期)，N个user_clk的周期对应原始图像pixel_clk的2个周期，即user_period/pixel_period＝2/N，user_period指当前工作时钟的时钟周期，pixel_period指原始图像信号的时钟周期，这样，得到的第一编码输入信号中的数据是离散的。通过本实施例，实现了对原始图像信号进行离散处理的目的。

在一个可选的实施例中，对所述第一编码输出信号进行目标信号处理，得到与所述当前数据速率匹配的第二编码输出信号，包括：在所述目标数据速率小于所述最小数据速率的情况下，对所述第一编码输出信号进行离散转连续操作，得到第三编码输出信号，其中，所述第三编码输出信号中的编码数据是连续的；对所述第三编码输出信号进行过采样处理，得到所述第二编码输出信号，其中，所述第二编码输出信号中与所述当前工作时钟中的一个时钟周期对应的数据包括一个编码数据，所述一个编码数据是对所述第三编码输出信号中与所述一个时钟周期对应的一个编码数据中的每个比特复制(N-1)次得到的数据，所述第二编码输出信号中的每个编码数据的位数等于所述第三编码输出信号中的一个编码数据的位数*N，所述第二编码输出信号中的编码数据是连续的。在本实施例中，第一编码输出信号中的数据是离散的，需要对第一编码输出信号进行离散转连续操作，例如，第一编码输出信号中的有效数据部分为2个编码数据(如20bit)，其中，每个编码数据与原始图像信号的一个像素数据是对应的，在对第一编码输出信号进行离散转连续操作，转换成连续的编码数据(如2个10bit，或4个5bit)，即得到的第三编码输出信号中的数据是连续的；再对第三编码输出信号进行过采样处理，例如，将第三编码输出信号中的连续的编码数据(如10bit)进行复制，得到连续的20bit的数据，以上述N＝2为例，第三编码输出信号中对应每个时钟周期的一个编码数据为10bit，如bit[9:0]，则对该编码数据中的每个比特复制(N-1)次，如复制后得到的编码数据为：{bit[9]，bit[9]，bit[8]，bit[8]，……，bit[0]，bit[0]}，若上述N＝4，则上述第三编码输出信号中对应每个时钟周期的一个编码数据为5bit，如第一个时钟周期对应为bit[4:0]，第二个时钟周期为bit[9:5]，则对第一个时钟周期中的编码数据的每个比特复制(N-1)次，如对应第一个时钟周期内复制后得到的编码数据为：{bit[4]，bit[4]，bit[4]，bit[4]，……，bit[0]，bit[0]，bit[0]，bit[0]}，以此类推，对其它每个时钟周期内的编码数据进行复制，从而得到第二编码输出信号，在经过采样处理后所得到的第二编码输出信号中的每个编码数据的位数等于第三编码输出信号的一个编码数据的位数*N，例如，当N＝2时，上述第三编码输出信号中的一个编码数据为10bit，第二编码输出信号中的每个编码数据的位数为10bit*2＝20bit；当N＝4时，上述第三编码输出信号中的一个编码数据为5bit，第二编码输出信号中的每个编码数据的位数为5bit*4＝20bit，即第二编码输出信号中的每个编码数据是连续的20bit的数据，以实现与目标串行器的当前数据速率的匹配。通过本实施例，实现了对第一编码输出信号进行处理以得到与目标串行器的当前数据速率匹配的第二编码输出信号的目的。

在一个可选的实施例中，所述对所述第一编码输出信号进行离散转连续操作，得到第三编码输出信号，包括：将所述第一编码输出信号中的每组连续编码数据的时间长度由所述当前工作时钟中的一个时钟周期调整成N个时钟周期，得到所述第三编码输出信号，其中，所述每组连续编码数据包括两个连续编码数据，所述第一编码输出信号中的每组连续编码数据的时间长度是所述当前工作时钟中的一个时钟周期，所述第一编码输出信号中的每两组连续编码数据之间是时间长度为所述一个时钟周期*(N-1)的无效信号，所述第三编码输出信号中的编码数据是连续的，且所述第三编码输出信号中的每个编码数据的时间长度是N/2个时钟周期。在本实施例中，上述离散转连续操作可包括将第一编码输出信号中的每组连续编码数据的时间长度由当前工作时钟中的一个时钟周期调整成N个时钟周期，例如，第一编码输出信号中的一组连续编码数据为20bit，第一编码输出信号中的每组连续编码数据的时间长度为当前工作时钟的一个时钟周期，其中，一组连续编码数据中包括两个连续编码数据，如，每个连续编码数据为10bit，即将一组连续编码数据(如20bit)的时间长度由一个时钟周期调整成N个时钟周期，以得到第三编码输出信号，即调整后得到的第三编码输出信号中的每个编码数据的时间长度是N/2个时钟周期，且第三编码输出信号中的像素数据是连续的。第一编码输出信号中的每组连续编码数据的时间长度为当前工作时钟的一个时钟周期，而每两组连续编码数据之间是时间长度为(N-1)个时钟周期的无效信号，例如，当N＝2时，每两组连续编码数据之间有1个时钟周期的无效数据，当N＝4时，每两组连续编码数据之间有3个时钟周期的无效数据，通过本实施例，实现了将第一编码输出信号中的离散数据转换成连续数据的目的。

在一个可选的实施例中，所述第一编码输出信号中的每组连续编码数据被拆分成所述第三编码输出信号中的N个编码数据，所述N个编码数据按照时钟周期从前到后的顺序排列，所述N个编码数据中的前N/2个编码数据按照时钟周期从后到前的顺序组成所述每组连续编码数据中的一个编码数据，所述N个编码数据中的后N/2个编码数据按照时钟周期从后到前的顺序组成所述每组连续编码数据中的另一个编码数据，其中，所述N个编码数据中的每个编码数据的位数是所述每组连续编码数据中的每个编码数据的位数的2/N。例如，第一编码输出信号中的每组连续编码数据为20bit，例如bit[19:0]，将20bit数据拆分成第三编码输出信号中的N个编码数据，当N＝2时，第三编码输出信号中有2个编码数据，其中，第一个编码数据(对应于上述前N/2个编码数据)对应为第一编码输出信号的一组连续编码数据的一个编码数据(如bit[9:0])，第二个编码数据(对应于上述后N/2个编码数据)对应为第一编码输出信号的一组连续编码数据的另一个编码数据(如bit[19:10])；当N＝4时，第三编码输出信号中有4个编码数据，其中，前2个编码数据按照时钟周期从后到前的顺序组成第一编码输出信号的一组连续编码数据的一个编码数据，例如，第三编码输出信号中的第一个编码数据为bit[4:0]，第二个编码数据为bit[9:5]，两者按照从后到前的顺序组成bit[9:0](即第一编码输出信号的一组连续编码数据的一个编码数据)，后2个编码数据按照时钟周期从后到前的顺序组成第一编码输出信号的一组连续编码数据的一个编码数据，例如，第三编码输出信号中的第三个编码数据为bit[14:10]，第四个编码数据为bit[19:15]，两者按照从后到前的顺序组成bit[19:10](即第一编码输出信号的一组连续编码数据的另一个编码数据)。通过本实施例，实现了将第一编码输出信号中的离散数据转换成连续数据的目的。

在一个可选的实施例中，所述对所述第三编码输出信号进行过采样处理，得到所述第二编码输出信号，包括：对所述第三编码输出信号中的每个编码数据中的每个比特复制(N-1)次，得到所述第二编码输出信号，其中，所述第二编码输出信号中的每个编码数据包括依次排列的M组比特，每组比特包括N个相同的比特，M是所述第三编码输出信号中的一个编码数据的位数。以上述N＝2为例，第一编码输出信号中的每组连续编码数据(如20bit)的时间长度是一个时钟周期，第三编码输出信号中的编码数据是连续的，且第三编码输出信号中的每个编码数据(如20/N＝10bit)的时间长度为N/2个时钟周期(即一个时钟周期)，即第三编码输出信号中的第一个时钟周期对应的编码数据为bit[9:0]，第三编码输出信号中的第二个时钟周期对应的编码数据为bit[19:10]，此时对应的上述M＝10位，则对每个编码数据的每比特复制1次，得到的第二编码输出信号中的第一个时钟周期的编码数据为{bit[9]，bit[9]，bit[8]，bit[8]，……，bit[0]，bit[0]}，第二编码输出信号中的第二个时钟周期的编码数据为{bit[19]，bit[19]，bit[18]，bit[18]，……，bit[10]，bit[10]}；当N＝4时，第一编码输出信号中的每组连续编码数据(如20bit)的时间长度是一个时钟周期，即将第一编码输出信号中每组连续编码数据的时间长度由一个时钟周期调整成4个时钟周期，第三编码输出信号中的编码数据是连续的，且第三编码输出信号中的每个编码数据(如20/N＝5bit)的时间长度为一个时钟周期，即第三编码输出信号中的第一个时钟周期对应的编码数据为bit[4:0]，第三编码输出信号中的第二个时钟周期对应的编码数据为bit[9:5]，第三编码输出信号中的第三个时钟周期对应的编码数据为bit[14:10]，第三编码输出信号中的第四个时钟周期对应的编码数据为bit[19:15]，此时对应的上述M＝5位，则对每个编码数据的每比特复制3次，得到的第二编码输出信号中的第一个时钟周期的编码数据为{bit[4]，bit[4]，bit[4]，bit[4]，……，bit[0]，bit[0]，bit[0]，bit[0]}，得到的第二编码输出信号中的第二个时钟周期的编码数据为{bit[9]，bit[9]，bit[9]，bit[9]，……，bit[5]，bit[5]，bit[5]，bit[5]}，以此类推，可以得到第二编码输出信号中的第三、四个时钟周期的编码数据。通过本实施例，实现了对第三编码输出信号进行过采样处理，以得到与目标串行器的当前数据速率匹配的第二编码输出信号的目的。

在一个可选的实施例中，所述方法还包括：在所述目标数据速率大于或等于所述最小数据速率的情况下，对所述原始图像信号进行第二信号处理，得到第二编码输入信号，其中，所述第二编码输入信号中的数据是连续的；通过工作时钟为所述当前工作时钟的所述目标编码器，对所述第二编码输入信号进行编码，得到第四编码输出信号，其中，所述第四编码输出信号中的数据是连续的；通过工作模式为所述双模式的所述目标串行器，按照所述第二串化比例对所述第四编码输出信号进行串化处理，得到第二串化输出信号，其中，所述第二串化输出信号用于以所述目标分辨率和所述目标频率为显示参数被显示。在本实施例中，在目标数据速率大于或等于最小数据速率的情况下，例如，对于选择高分辨率作为输出信号的显示参数的应用场景，对原始图像信号进行第二信号处理，得到第二编码输入信号，其中，第二编码输入信号中的数据是连续的，例如，当目标数据速率大于或等于最小数据速率时，可将目标编码器的当前工作时钟的时钟频率确定为等于像素时钟频率的1/2，第二编码输入信号中每个当前工作时钟的时钟周期中包括2个像素数据，该2个像素数据可以是由原始图像信号中的每连续两个像素数据合并后得到的；再通过目标编码器对第二编码输入信号进行编码，得到第四编码输出信号，例如，对于目标编码器构造一个连续的数据有效信号DE(Data Enable，或称为数据使能信号)时序，得到的第四编码输出信号中的数据是连续的，即在当前工作时钟的每个时钟周期中输出数据是20bit的连续数据，然后，通过双模式下的目标串行器按照第二串化比例(例如20:1)对第四编码输出信号进行串化处理，得到第二串化输出信号，该第二串化输出信号用于以目标分辨率和目标频率为显示参数被显示。通过本实施例，实现了在双模式下对于目标数据速率大于或等于最小数据速率的原始图像信号进行处理的目的，也即实现了同时兼容对高、低分辨率的图像信号的处理方案的目的，可以达到降低开发成本的效果。

在一个可选的实施例中，所述对所述原始图像信号进行第二信号处理，得到第二编码输入信号，包括：将所述原始图像信号中的每连续两个像素数据的信号合并为在所述当前工作时钟中的一个时钟周期内传输的信号，得到所述第二编码输入信号，其中，所述原始图像信号中的每个像素数据是连续的，且所述原始图像信号中的每个像素数据的时间长度为所述当前工作时钟中的半个时钟周期。在本实施例中，通过对原始图像信号中的每连续两个像素数据进行合并，以得到在当前工作时钟的一个时钟周期内传输两个像素数据的第二编码输入信号，在实际应用中，例如将原始图像信号中连续两个像素数据D1、D2进行合并后得到D2D1，即将原来时序上靠前的单像素数据D1作为合并后的数据的低位，而将原来时序上靠后的单像素数据D2作为合并后的数据的高位。通过本实施例，实现了对于高分辨率图像信号进行编码的目的。

显然，上述所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。下面结合实施例对本发明进行具体说明。

图8是根据本发明实施例的HDMI编码显示方案实现框图，该方案的实施流程如下：

1、串行器速率(对应于前述当前数据速率)设置：若分辨率原始数据速率(对应于前述目标数据速率)大于等于串行器double模式(对应于前述双模式)最小速率(对应于前述最小数据速率)限制的分辨率，则设置Date rate(即前述当前数据速率)与原始速率相同，否则，设置串行器速率为原始速率的2倍；

2、由上述data rate设置得到的user_clk(对应于前述当前工作时钟的时钟频率)分别是：前者对应user_clk＝原始分辨率像素时钟pixel_clk/2，后者对应user_clk＝pixel_clk(对应于前述像素时钟频率)；

3、若目标分辨率是高分辨率(分辨率原始数据速率大于等于串行器double模式最小速率)，图像处理及编码的user_clk为pixel/2，按照连续的DE构造时序，如图9所示，经过编码后的数据也是连续有效的数据，时序与进入编码模块的时序一致。

4、若目标分辨率是低分辨率(分辨率原始数据速率小于串行器double模式最小速率)，图像处理及编码的user_clk为pixel，按照离散的DE构造时序，如图10所示，经过编码后的数据也是离散有效的数据，时序与进入编码模块的时序一致。

5、HDMI编码模块按照double模式工作，根据输入的Double_Data_Enable信号，判断当前数据是否属于需要编码的视频数据(Active data)；根据输入的Double_blank_Enable信号判断当前数据是否属于需要编码的消隐区数据(Blank Data，包括Vsync\Hsync信号、音频信号及其他辅助信号编码)，通过Double_Valid输入信号判断上述两个区域的交界。

6、若目标分辨率是高分辨率，则编码输出时序如图11所示，直接选择编码输出数据作为串行器输入数据，进行串化后输出。

7、若目标分辨率是低分辨率，则编码输出时序如图12所示，编码输出数据还需要经过离散转连续，过采样之后，作为串行器输入数据。

8、离散转连续模块将输入的离散的double模式数据(20bit)，转换成连续的single模式数据(10bit)，时序图如图13所示。

9、过采样模块将输入的连续的single模式数据，单像素复制过采样为连续的double模式数据(20bit)Single_to_Double,时序图如图14所示，图14中enc_b1b1与enc_b1的关系是enc_b1b1＝{enc_b1[9],enc_b1[9],enc_b1[8],enc_b1[8],enc_b1[7],enc_b1[7],enc_b1[6],enc_b1[6],enc_b1[5],enc_b1[5],enc_b1[4],enc_b1[4],enc_b1[3],enc_b1[3],enc_b1[2],enc_b1[2],enc_b1[1],enc_b1[1],enc_b1[0],enc_b1[0]}，即10bit数据的每个bit位依次复制1次变成20bit。

下面再结合具体实施例对本发明进行说明。

具体实施例1

1-1、本实施案例中，假设目标分辨率是4k@60Hz，像素时钟pixel_clk＝594M，Data_rate＝5.94Gbps，按照VESA标准(如图3)，每行总像素4400，有效像素3840。串化器使用Arria10 GX 027器件Serdes，single模式只能支持600Mbps–3.75Gbps的Data_rate，double模式的最小速率限制是1Gbps；

1-2、串行器速率设置：由于5.94G>3.75G且5.94G>1G，使用double模式，设置Serdes的Date rate与原始速率相同，即5.94G；

1-3、由上述data tate设置得到的user_clk＝原始分辨率像素时钟pixel_clk/2＝594M/2＝297M；

1-4、按照时钟297M，按照图9构造连续的DE时序送到编码模块，每行总时钟数为4400/2＝2200，有效像素的时钟数为3840/2＝1920；

1-5、HDMI编码模块按照double模式工作，根据输入的Double_Data_Enable信号，判断当前数据是否属于需要编码的视频数据(Active data)；根据输入的Double_blank_Enable信号判断当前数据是否属于需要编码的消隐区数据(Blank Data，包括Vsync\Hsync信号、音频信号及其他辅助信号编码)，通过Double_Valid输入信号判断上述两个区域的交界；

1-6、编码输出时序如图11所示，直接选择编码输出数据作为串行器输入数据，进行串化后输出。

具体实施例2

2-1、本实施案例中，假设目标分辨率是1280x720@60Hz，像素时钟pixel_clk＝74.25M，Data_rate＝0.7425Gbps，按照VESA标准(如图3)，每行总像素1650，有效像素1280。串化器使用Arria10 GX 027器件Serdes，single模式只能支持600Mbps–3.75Gbps的Data_rate，double模式的最小速率限制是1Gbps；

2-2、串行器速率设置：由于0.7425G<1G，设置Date rate为原始速率的2倍，即1.485G；

2-3、由上述data tate设置得到的user_clk＝原始分辨率像素时钟pixel_clk＝74.25M；

2-4、按照时钟74.25M，按照图10构造离散的DE时序送到编码模块，每行总时钟数为1650，有效像素的时钟数为1280/2＝640；

2-5、HDMI编码模块按照double模式工作，根据输入的Double_Data_Enable信号，判断当前数据是否属于需要编码的视频数据(Active data)；根据输入的Double_blank_Enable信号判断当前数据是否属于需要编码的消隐区数据(Blank Data，包括Vsync\Hsync信号、音频信号及其他辅助信号编码)，通过Double_Valid输入信号判断上述两个区域的交界；

2-6、编码输出时序如图12，每行1650个周期中，只有1650/2＝825个数据是真正编码后的数据，其他一半周期都是无效数据，即有效数据是20bit/clk*(1650/2)clk。接着进入离散转连续模块；

2-7、离散转连续模块将输入的离散的double模式数据(20bit)，转换成连续的single模式数据(10bit)，有效数据为10bit/clk*1650clk。时序图如图13所示；

2-8、过采样模块将输入的连续的single模式数据，单像素复制过采样为连续的double模式数据(20bit)Single_to_Double，时序图见图14。

在上述实施例中，在double模式下，对低分辨率先进行时序离散，编码后将离散转连续，再采用过采样方式，实现与高分辨率的兼容；实现了使用FPGA逻辑和串行器替代IP及外围的HDMI转换芯片的目的。

通过上述实施例，突破single模式的最大Date rate限制和double模式的最小速率限制。高分辨率、低分辨率能在一个方案中做到兼容。与相关技术中相比，具有以下优点：1)不需要额外的HDMI转换芯片，不需要购买HMDI解码IP，节省产品成本；2)既支持各种版本的HDMI协议，易扩展，又可根据产品需求简化定制，提高产品的性价比和重复利用率，实用性强。编码模块纯逻辑实现，只需要更换串行器就可以移植和推广到不同平台。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。

在本实施例中还提供了一种图像信号的处理装置，图15是根据本发明实施例的图像信号的处理装置的结构框图，如图15所示，该装置包括：

第一确定模块1502，用于根据获取到的目标数据速率和目标串行器的速率约束参数，确定所述目标串行器输出数据的当前数据速率，并根据所述当前数据速率确定目标编码器的当前工作时钟的时钟频率，其中，所述目标数据速率是与目标分辨率和目标频率对应的数据，所述目标分辨率和所述目标频率是用于显示原始图像信号的显示参数，所述速率约束参数是在所述目标串行器的工作模式为双模式下允许的输出数据的最小数据速率，所述目标串行器的工作模式包括单模式和所述双模式，所述目标串行器在所述单模式下的第一串化比例小于在所述双模式下的第二串化比例；

第一处理模块1504，用于在所述目标数据速率小于所述最小数据速率的情况下，对所述原始图像信号进行第一信号处理，得到第一编码输入信号，其中，所述第一编码输入信号中的数据是离散的；

编码模块1506，用于通过工作时钟为所述当前工作时钟的所述目标编码器，对所述第一编码输入信号进行编码，得到第一编码输出信号，其中，所述第一编码输出信号中的数据是离散的；

第二处理模块1508，用于对所述第一编码输出信号进行目标信号处理，得到与所述当前数据速率匹配的第二编码输出信号，其中，所述第二编码输出信号中的数据是连续的；

第三处理模块1510，用于通过工作模式为所述双模式的所述目标串行器，按照所述第二串化比例对所述第二编码输出信号进行串化处理，得到第一串化输出信号，其中，所述第一串化输出信号用于以所述目标分辨率和所述目标频率为显示参数被显示。

在一个可选的实施例中，上述第一确定模块1502包括：第一确定单元，用于在所述目标数据速率大于或等于所述最小数据速率的情况下，将所述当前数据速率确定为等于所述目标数据速率；第二确定单元，用于在所述目标数据速率小于所述最小数据速率的情况下，将所述当前数据速率确定为等于所述目标数据速率的N倍，其中，N＝2

在一个可选的实施例中，上述第一确定模块1502包括：第三确定单元，用于在所述目标数据速率大于或等于所述最小数据速率的情况下，将所述当前工作时钟的时钟频率确定为等于所述原始图像信号对应的像素时钟频率的二分之一；第四确定单元，用于在所述目标数据速率小于所述最小数据速率的情况下，将所述当前工作时钟的时钟频率确定为等于所述原始图像信号对应的像素时钟频率*N/2。

在一个可选的实施例中，上述第一处理模块1504包括：第一处理单元，用于在所述目标数据速率小于所述最小数据速率的情况下，将所述原始图像信号中的每两个连续像素数据的时间长度由所述当前工作时钟中的N个时钟周期调整成一个时钟周期，并在调整后的每两个像素数据之间设置时间长度为所述一个时钟周期*(N-1)的无效信号，得到所述第一编码输入信号，其中，所述原始图像信号中的每两个连续像素数据是连续的，且所述原始图像信号中的每两个连续像素数据的时间长度为所述当前工作时钟中的N个时钟周期。

在一个可选的实施例中，上述第二处理模块1508包括：转换单元，用于在所述目标数据速率小于所述最小数据速率的情况下，对所述第一编码输出信号进行离散转连续操作，得到第三编码输出信号，其中，所述第三编码输出信号中的编码数据是连续的；采样单元，用于对所述第三编码输出信号进行过采样处理，得到所述第二编码输出信号，其中，所述第二编码输出信号中与所述当前工作时钟中的一个时钟周期对应的数据包括一个编码数据，所述一个编码数据是对所述第三编码输出信号中与所述一个时钟周期对应的一个编码数据中的每个比特复制(N-1)次得到的数据，所述第二编码输出信号中的每个编码数据的位数等于所述第三编码输出信号中的一个编码数据的位数*N，所述第二编码输出信号中的编码数据是连续的。

在一个可选的实施例中，上述转换单元包括：处理子单元，用于将所述第一编码输出信号中的每组连续编码数据的时间长度由所述当前工作时钟中的一个时钟周期调整成N个时钟周期，得到所述第三编码输出信号，其中，所述每组连续编码数据包括两个连续编码数据，所述第一编码输出信号中的每组连续编码数据的时间长度是所述当前工作时钟中的一个时钟周期，所述第一编码输出信号中的每两组连续编码数据之间是时间长度为所述一个时钟周期*(N-1)的无效信号，所述第三编码输出信号中的编码数据是连续的，且所述第三编码输出信号中的每个编码数据的时间长度是N/2个时钟周期。

在一个可选的实施例中，所述第一编码输出信号中的每组连续编码数据被拆分成所述第三编码输出信号中的N个编码数据，所述N个编码数据按照时钟周期从前到后的顺序排列，所述N个编码数据中的前N/2个编码数据按照时钟周期从后到前的顺序组成所述每组连续编码数据中的一个编码数据，所述N个编码数据中的后N/2个编码数据按照时钟周期从后到前的顺序组成所述每组连续编码数据中的另一个编码数据，其中，所述N个编码数据中的每个编码数据的位数是所述每组连续编码数据中的每个编码数据的位数的2/N。

在一个可选的实施例中，上述采样单元包括：复制子单元，用于对所述第三编码输出信号中的每个编码数据中的每个比特复制(N-1)次，得到所述第二编码输出信号，其中，所述第二编码输出信号中的每个编码数据包括依次排列的M组比特，每组比特包括N个相同的比特，M是所述第三编码输出信号中的一个编码数据的位数。

在一个可选的实施例中，上述装置还包括：第四处理模块，用于在所述目标数据速率大于或等于所述最小数据速率的情况下，对所述原始图像信号进行第二信号处理，得到第二编码输入信号，其中，所述第二编码输入信号中的数据是连续的；第五处理模块，用于通过工作时钟为所述当前工作时钟的所述目标编码器，对所述第二编码输入信号进行编码，得到第四编码输出信号，其中，所述第四编码输出信号中的数据是连续的；第六处理模块，用于通过工作模式为所述双模式的所述目标串行器，按照所述第二串化比例对所述第四编码输出信号进行串化处理，得到第二串化输出信号，其中，所述第二串化输出信号用于以所述目标分辨率和所述目标频率为显示参数被显示。

在一个可选的实施例中，上述第四处理模块包括：第二处理单元，用于将所述原始图像信号中的每连续两个像素数据的信号合并为在所述当前工作时钟中的一个时钟周期内传输的信号，得到所述第二编码输入信号，其中，所述原始图像信号中的每个像素数据是连续的，且所述原始图像信号中的每个像素数据的时间长度为所述当前工作时钟中的半个时钟周期。

需要说明的是，上述各个模块是可以通过软件或硬件来实现的，对于后者，可以通过以下方式实现，但不限于此：上述模块均位于同一处理器中；或者，上述各个模块以任意组合的形式分别位于不同的处理器中。

本发明的实施例还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机程序，其中，该计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。

在一个示例性实施例中，上述计算机可读存储介质可以包括但不限于：U盘、只读存储器(Read-Only Memory，简称为ROM)、随机存取存储器(Random Access Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。

本发明的实施例还提供了一种电子装置，包括存储器和处理器，该存储器中存储有计算机程序，该处理器被设置为运行计算机程序以执行上述任一项方法实施例中的步骤。

在一个示例性实施例中，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。

本实施例中的具体示例可以参考上述实施例及示例性实施方式中所描述的示例，本实施例在此不再赘述。

显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。