晶圆级芯片封装方法、封装结构和电子设备

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种晶圆级芯片封装方法、封装结构和电子设备。

背景技术

随着半导体行业的快速发展，晶圆级扇出封装结构广泛应用于半导体行业中。由于传统扇出封装通常只在平面空间进行展开，对于高讯号连接点位需求来说，传统扇出封装将会使得整体封装面积过大。

发明内容

本发明的目的包括提供一种晶圆级芯片封装方法，该封装方法能够增加扇出型封装结构的紧凑性，减小封装面积。本发明的目的还包括提供一种晶圆级芯片封装结构及电子设备。

本发明的实施例可以这样实现：

第一方面，本发明提供一种晶圆级芯片封装方法，包括：

在载具上制作第一重新布线层，在第一重新布线层上制作第一导电柱；

在芯片上制作第二导电柱；

将芯片倒装至第一重新布线层，以使芯片通过第二导电柱与第一重新布线层电连接；

制作塑封体以包覆第一重新布线层、芯片、第一导电柱以及第二导电柱，并露出第一导电柱远离载具的一端；

在塑封体上制作第二重新布线层，并在第二重新布线层上制作第一锡球，第二重新布线层通过第一导电柱与第一重新布线层电连接；

将载具与第一重新布线层分离，并在第一重新布线层远离塑封体的一侧制作第二锡球。

在可选的实施方式中，将载具与第一重新布线层分离的步骤之后，并在第一重新布线层远离塑封体的一侧制作第二锡球的步骤之前，晶圆级芯片封装方法还包括：将第二重新布线层通过临时薄膜贴装于载具；

在第一重新布线层远离塑封体的一侧制作第二锡球的步骤之后，晶圆级芯片封装方法还包括：去除第二重新布线层上的载具和临时薄膜。

在可选的实施方式中，在第一重新布线层远离塑封体的一侧制作第二锡球的步骤，包括：

在第一重新布线层上制作第三重新布线层，第三重新布线层与第二重新布线层电连接；

在第三重新布线层上制作第二锡球。

在可选的实施方式中，在载具上制作第一重新布线层的步骤，包括：

在载具上铺设胶膜，在胶膜上制作第一重新布线层；

其中，胶膜在载具与第一重新布线层分离时，从第一重新布线层脱除。

在可选的实施方式中，露出第一导电柱远离载具的一端的步骤，包括：

研磨塑封体以露出第一导电柱远离载具的一端。

在可选的实施方式中，将芯片倒装至第一重新布线层的步骤，包括将多个芯片倒装至第一重新布线层；

在第一重新布线层远离塑封体的一侧制作第二锡球的步骤之后，晶圆级芯片封装方法还包括：切割以形成单颗的晶圆级芯片封装结构。

在可选的实施方式中，第一导电柱、第二导电柱均为铜柱。

在可选的实施方式中，在芯片上制作第二导电柱的步骤在芯片的晶圆上进行。

第二方面，本发明提供一种晶圆级芯片封装结构，由前述实施方式中任一项的晶圆级芯片封装方法制得。

在可选的实施方式中，晶圆级芯片封装结构包括至少两种不同规格的芯片。

第三方面，本发明提供一种电子设备，包括前述实施方式的晶圆级芯片封装结构。

本发明实施例的有益效果包括，例如：

本发明实施例公开的晶圆级芯片封装方法，充分利用成熟的倒装技术及晶圆级封装，现在载具上构建第一重新布线层和第一导电柱，再倒装芯片，将芯片上的第二导电柱与第一重新布线层连接，再形成塑封体并露出第一导电柱的端部，然后制作第二重新布线层和第一锡球，接着将载具从第一重新布线层上剥离，再在第一重新布线层远离塑封体的一侧制作第二锡球。该方法制作的晶圆级芯片封装机构能够实现双面扇出。该封装方法能够减少封装面积进而增加讯号连接点位，从而获得更精细的布线线宽及高密度的封装结构，更适用于未来多芯片集成的扇出封装方式及结构。并且，本申请提供晶圆级芯片封装结构能实现芯片的全面性包封，使之提高封装可靠性，具有体积小且能乘载更多的讯号连接点。

本申请实施例提供的电子设备包括上述封装方法制得的晶圆级芯片封装结构，在可靠性能够保证的情况下，易于实现小型化。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请一种实施例中晶圆级芯片封装方法的流程图；

图2至图11为本申请一种实施例中晶圆级芯片封装结构在制作过程中处于不同形态的示意图。

图标：010-晶圆级芯片封装结构；100-第一重新布线层；110-第一线路；120-第一钝化层；130-第一导电柱；200-芯片；210-第二导电柱；220-芯片钝化层；300-塑封体；400-第二重新布线层；410-第二线路；420-第二钝化层；500-第一锡球；600-第三重新布线层；610-第三线路；620-第三钝化层；700-第二锡球；020-载具；021-胶膜；022-临时薄膜。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。

晶圆级扇出封装技术(FOWLP)是对晶圆级芯片尺寸封装技术的补充，通过再构圆片的方式将芯片讯号接点端口引出，在重构的塑封体上形成焊球或凸点终端数组。随着FOWLP工艺技术逐渐成熟，成本不断降低，同时加上芯片工艺的不断提升(基带芯片和移动终端应用处理器芯片已经进入28nm量产)，FOWLP可能出现爆发性增长。为了实现成本降低将会朝着大尺寸面板封装工艺发展，并可能通过使用封装基板工艺实现。在一个现有的封装工艺中，首先在一个载具上贴膜，然后把芯片焊盘面朝下放置于膜上，使用晶圆级注塑工艺，将芯片塑封到塑封料中，固化模塑料，移除载具，之后对包裹有芯片的塑封料圆片进行晶圆级工艺，在芯片焊盘暴露的一侧进行钝化、金属再布线、制备凸点底部金属层、植球，最后切片完成封装。这种扇出封装通常在平面上进行展开，当产品需要有着较多的讯号连接点位时，平面的展开会导致整体的封装面积过大，在重构圆片上所能乘载的芯片也随之降低，对于封装成本来说是相对提高的，过大的封装面积，当切割成为单颗芯片时，也容易受翘曲的影响，导致后续在上基板时，容易产生异常。

为解决上述问题，本申请实施例提供一种晶圆级芯片封装方法，能够实现双面扇出，从而减少封装面积、增加讯号连接点位，从而获得更精细的布线线宽及高密度的封装结构。并且，上述方法制作的封装结构能实现芯片的全面性包封，使之封装结构具有更好的可靠性，在缩小封装体积下保证较佳的性能。

图1为本申请一种实施例中晶圆级芯片200封装方法的流程图；图2至图11为本申请一种实施例中晶圆级芯片封装结构010在制作过程中处于不同形态的示意图。请参考图1，本实施例提供的晶圆级芯片200封装方法，包括：

步骤S100，在载具上制作第一重新布线层，在第一重新布线层上制作第一导电柱。

在可选的实施例中，载具020的材质可以是玻璃或者硅，第一导电柱130可以是铜柱。具体的，如图2所示，可以首先在载具020上铺设胶膜021，在胶膜021上制作第一重新布线层100，第一重新布线层100包括第一线路110和包覆第一线路110的第一钝化层120，第一线路110与第一导电柱130连接以实现信号传输，第一钝化层120起到绝缘作用。第一钝化层120应当露出第一线路110的局部(比如露出焊盘)，从而便于第一导电柱130以及后续工艺步骤中的第二导电柱210连接第一线路110。具体的，第一导电柱130可以焊接于第一线路110。

在本申请实施例中，可以先在载具020上划分出芯片200区和导电柱区，导电柱区用于设置第一导电柱130，而芯片200区用于后续的步骤中贴装芯片200。

在可选的实施例中，可以一次性在载具020上制作多个晶圆级芯片封装结构010所需要的第一重新布线层100(均处于同一平面)和第一导电柱130，这样可以一次完成多个晶圆级芯片封装结构010的制作。图2中示出了两个晶圆级芯片封装结构010所需的第一重新布线层100和第一导电柱130同时设置于载具020上。

步骤S200，在芯片上制作第二导电柱。

如图3所示，在芯片200上制作第二导电柱210。第二导电柱210应当与芯片200的管脚连接从而实现信号传输。可选的，在芯片200上制作第二导电柱210的步骤可以在芯片200的晶圆上进行，这样方便对处于同一晶圆上的多个芯片200进行加工，形成多个具有第二导电柱210的芯片200。图3所示即为两个处于同一晶圆上未分割开的两个芯片200。可选的，第二导电柱210为铜柱。

在本实施例中，芯片200上铺设有芯片钝化层220，芯片钝化层220露出了芯片200的管脚，以使第二导电柱210能够连接芯片200的管脚。具体的，第二导电柱210可以焊接于芯片200的管脚。

步骤S300，将芯片倒装至第一重新布线层，以使芯片通过第二导电柱与第一重新布线层电连接。

如图4所示，在本申请实施例中，第二导电柱210的端部通过第一钝化层120的开口连接于第一重新布线层100的第一线路110。可选的，第二导电柱210可以焊接于第一重新布线层100的第一线路110(比如通过锡或者锡银焊料焊接)。

步骤S400，制作塑封体以包覆第一重新布线层、芯片、第一导电柱以及第二导电柱，并露出第一导电柱远离载具的一端。

如图4所示，具体在本实施例中，第二导电柱210以及芯片200的整体高度小于第一导电柱130的高度。因此，可以先将塑封料进行填充或模压等方式，将芯片200与第一导电柱130、第二导电柱210包裹起来(如图5所示，塑封体300高度高于第一导电柱130的高度)，然后，研磨塑封体300以露出第一导电柱130远离载具020的一端(如图6所示)。

步骤S500，在塑封体上制作第二重新布线层，并在第二重新布线层上制作第一锡球，第二重新布线层通过第一导电柱与第一重新布线层电连接。

如图7所示，第二重新布线层400包括第二线路410与包覆第二线路410的第二钝化层420，第二线路410用于传输信号，第二钝化层420用于起到绝缘作用。第二线路410与第一导电柱130连接以实现信号传输。第二钝化层420露出用于植球的开口，以使第一锡球500能够通过开口连接于第二重新布线层400中的第二线路410。

步骤S600，将载具与第一重新布线层分离，并在第一重新布线层远离塑封体的一侧制作第二锡球。

如图8所示，将载具020从第一重新布线层100剥离，胶膜021也从第一重新布线层100剥离。为了提高工艺的稳定性，从而提高产品良率，在本实施例中，将载具020与第一重新布线层100分离的步骤之后，在第一重新布线层100远离塑封体300的一侧制作第二锡球700的步骤之前，可将第二重新布线层400通过临时薄膜022贴装于载具020(该载具可以是之前支撑第一重新布线层100的载具，也可以不是)，如图9所示。在后再在第一重新布线层100远离塑封体300的一侧制作第二锡球700。换言之，图9所示的实施例中，封装结构(半成品)换了一面用载具020支撑，这样便于对第一重新布线层100所在的一侧进行植球，而临时薄膜022能够起到缓冲的作用，其具有一定柔性，能够保护第一锡球500不受应力损坏。同时，临时薄膜022也具有一定的黏性，能够令封装结构黏附在载具020上，起到定位作用，这一点与胶膜021作用相似。当封装结构(半成品)换面进行支撑之后，可在第一重新布线层100上制作第三重新布线层600，第三重新布线层600与第一重新布线层100电连接，然后在在第三重新布线层600上制作第二锡球700，得到如图10所示的结构。第三重新布线层600包括第三线路610和第三钝化层620，第三钝化层620应当具有开口露出第三线路610，从而使得第二锡球700能够通过开口连接第三线路610。第三重新布线层600与第一重新布线层100电连接，具体是指第三线路610与第一线路110连接，以实现信号在两个重新布线层之间传输。在可选的一些实施例中，也可以不布置第三重新布线层600，而是直接在第一重新布线层100上进行植球。在第一重新布线层100远离塑封体300的一侧制作第二锡球700之后，可以去除第二重新布线层400上的载具020和临时薄膜022。

在完成第二锡球700的制作后，可以进行切割，以得到单颗的晶圆级芯片封装结构010，如图11所示。

在一些可选的其他实施例中，晶圆级芯片封装结构010可以包括至少两种不同规格的芯片200，比如大小不同的芯片200或者功能不同的芯片200，其制作方法可以参照本申请前述实施例的方法，此处不再赘述。

本申请实施例还提供一种电子设备(图中未示出)，其包括本申请上述实施例的晶圆级芯片200封装方法制得的晶圆级芯片封装结构010。

综上所述，本发明实施例公开的晶圆级芯片200封装方法，充分利用成熟的倒装技术及晶圆级封装，现在载具020上构建第一重新布线层100和第一导电柱130，再倒装芯片200，将芯片200上的第二导电柱210与第一重新布线层100连接，再形成塑封体300并露出第一导电柱130的端部，然后制作第二重新布线层400和第一锡球500，接着将载具020从第一重新布线层100上剥离，再在第一重新布线层100远离塑封体300的一侧制作第二锡球700。该方法制作的晶圆级芯片200封装机构能够实现双面扇出。该封装方法能够减少封装面积进而增加讯号连接点位，从而获得更精细的布线线宽及高密度的封装结构，更适用于未来多芯片200集成的扇出封装方式及结构。并且，本申请提供晶圆级芯片封装结构010能实现芯片200的全面性包封，使之提高封装可靠性，具有体积小且能乘载更多的讯号连接点。

本申请实施例提供的电子设备包括上述封装方法制得的晶圆级芯片封装结构010，在可靠性能够保证的情况下，易于实现小型化。

以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。