系统管理中断响应时长的测试方法及装置

技术领域

本发明涉及计算机技术领域，尤其涉及一种系统管理中断响应时长测试方法及装置。

背景技术

系统管理模式(System Management Mode，SMM)为中央处理单元(CentralProcessing Unit，CPU)的一种执行模式。系统管理中断(System Management Interrupt，SMI)是CPU提供的一种中断形式。

通常情况下，SMI每次触发到CPU时，CPU均要进入SMM，然后进行错误处理及上报，并在处理完成之后退出SMM。CPU每次进入或退出SMM都会产生延迟，CPU进入或退出SMM时的延迟时长可以称为SMI响应时长。

SMI响应时长是中断处理速度以及CPU性能的重要因素，提高SMI响应时长对提高中断处理速度以及提升CPU性能具有重要意义。因此，如何测试SMI响应时长是本领域亟待解决的技术问题。

发明内容

本发明提供一种系统管理中断响应时长的测试方法及装置，实现对SMI响应时长的测试。

本发明提供一种系统管理中断响应时长的测试方法，包括：

在基本输入输出系统BIOS处于目标环境下且基板管理控制器BMC未触发系统管理中断的情况下，控制所述BIOS通过智能平台管理接口向所述BMC发送本次测试对应的错误信息，并将所述BIOS向所述BMC发送所述本次测试对应的错误信息的时刻记录为本次测试对应的第一时刻；

利用所述BIOS获取所述本次测试对应的第二时刻，所述第二时刻为所述BMC响应于所述本次测试对应的错误信息触发系统管理中断的时刻；

基于本次测试对应的第一时刻和第二时刻，获取本次测试对应的系统管理中断响应时长；

其中，所述BIOS能在目标环境下进行故障排除调试。

根据本发明提供的一种系统管理中断响应时长的测试方法，所述基于本次测试对应的第一时刻和第二时刻，确定本次测试对应的系统管理中断响应时长之后，还包括：

在本次测试为目标时段内的第K次测试的情况下，基于所述目标时段内每次测试对应的系统管理中断响应时长，获取系统管理中断响应时长的评估结果；

其中，K为预设值；所述目标时段基于获取第一次测试对应的系统管理中断响应时长的时刻确定。

根据本发明提供的一种系统管理中断响应时长的测试方法，所述基于所述目标时段内每次测试对应的系统管理中断响应时长，获取系统管理中断响应时长的评估结果，包括：

基于所述目标时段内每次测试对应的系统管理中断响应时长，获取所述目标时段内各次测试对应的系统管理中断响应时长的平均值以及各次测试对应的系统管理中断响应时长中的最大值；

基于所述平均值和所述最大值，获取所述评估结果。

根据本发明提供的一种系统管理中断响应时长的测试方法，所述基于所述平均值和所述最大值，获取所述评估结果，包括：

在所述平均值小于第一预设值且所述最大值不超过第二预设值的情况下，将系统管理中断响应时长不存在异常确定为所述评估结果。

根据本发明提供的一种系统管理中断响应时长的测试方法，在确定所述评估结果包括系统管理中断响应时长存在异常的情况下，包括：

对所述BMC和/或所述BIOS进行参数优化。

根据本发明提供的一种系统管理中断响应时长的测试方法，所述第一预设值的取值范围在40ms至60ms之间；所述第二预设值的取值范围在140ms在160ms之间。

本发明还提供一种系统管理中断响应时长的测试装置，包括：

中断触发模块，用于在基本输入输出系统BIOS处于目标环境下且基板管理控制器BMC未触发系统管理中断的情况下，控制所述BIOS通过智能平台管理接口向所述BMC发送本次测试对应的错误信息，并将所述BIOS向所述BMC发送所述本次测试对应的错误信息的时刻记录为本次测试对应的第一时刻；

数据采集模块，用于利用所述BIOS获取所述本次测试对应的第二时刻，所述第二时刻为所述BMC响应于所述本次测试对应的错误信息触发系统管理中断的时刻；

时长确定模块，用于基于本次测试对应的第一时刻和第二时刻，获取本次测试对应的系统管理中断响应时长；

其中，所述BIOS能在目标环境下进行故障排除调试。

本发明还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任一种所述系统管理中断响应时长的测试方法。

本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述系统管理中断响应时长的测试方法。

本发明还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现如上述任一种所述系统管理中断响应时长的测试方法。

本发明提供的系统管理中断响应时长的测试方法及装置，通过在BIOS处于目标环境下且BMC未触发系统管理中断的情况下，控制BIOS通过IPMI接口向BMC发送本次测试对应的错误信息，并将BIOS向BMC发送上述本次测试对应的错误信息的时刻记录为本次测试对应的第一时刻之后，利用BIOS获取BMC响应于上述本次测试对应的错误信息触发SMI中断的时刻，作为本次测试对应的第二时刻，基于本次测试对应的第一时刻和第二时刻，获取本次测试对应的SMI响应时长，能准确、高效地测试SMI响应时长，能为CPU的参数优化提供更客观的数据支撑，能更好地满足用户需求。

附图说明

为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明提供的系统管理中断响应时长的测试方法的流程示意图之一；

图2是本发明提供的系统管理中断响应时长的测试方法的流程示意图之二；

图3是本发明提供的系统管理中断响应时长的测试装置的结构示意图；

图4是本发明提供的电子设备的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

需要说明的是，SMI是CPU提供的一种中断形式，是一个生产的中断，以便处理器可以处理服务器管理事件。通常，SMI是内存错误、PCI(Peripheral ComponentInterconnect)错误或其他形式的关键中断。

SMI触发时，CPU会进入SMM。CPU在进入SMM之前，会将寄存器的值存储至系统管理随机存取存储器(System Management Random Access Memory，SMRAM)中，再将程序跳转至SIM入口函数(SMI Entry Point)以触发SMI。处理完成后可以利用RSM指令使CPU退出系统管理模式，同时恢复CPU寄存器的值。

SMI分为软件中断和硬件中断，软件中断指通过程序设定产生的中断，硬件中断指外部硬件产生的中断，例如电源按键按下产生的中断。SMI每次触发到CPU时，CPU均要进入SMM，然后进行错误处理及上报，并在处理完成之后退出SMM。CPU每次进入或退出SMM都会产生延迟，CPU进入或退出SMM时的延迟时长可以称为SMI响应时长。

SMI响应时长会影响中断处理速度，进而会影响CPU的性能，提高SMI响应时长对提高中断处理速度以及提升CPU性能具有重要意义。

通常情况下，技术人员可以通过查看故障日志的方式，对CPU性能进行评估，进而可以基于评估结果对CPU进行参数优化，但并未关注SMI响应时长对中断处理速度以及CPU性能的影响，因此传统技术中并不存在对SMI响应时长进行测量，以及基于SMI响应时长对CPU进行参数优化的技术方案。

对此，本发明提供一种系统管理中断响应时长的测试方法。基于本发明提供的系统管理中断响应时长的测试方法可以准确、高效地对SMI响应时长进行测试，进而可以为CPU的参数优化提供更客观的数据支撑，可以更好地满足用户需求。

图1是本发明提供的系统管理中断响应时长的测试方法的流程示意图。下面结合图1描述本发明的系统管理中断响应时长的测试方法。如图1所示，该方法包括：步骤101、在基本输入输出系统BIOS处于目标环境下且基板管理控制器BMC未触发系统管理中断的情况下，控制BIOS通过智能平台管理接口向BMC发送本次测试对应的错误信息，并将BIOS向BMC发送本次测试对应的错误信息的时刻记录为本次测试对应的第一时刻。

其中，BIOS能在目标环境下进行故障排除调试。

需要说明的是，本发明实施例的执行主体为系统管理中断响应时长的测试装置。

基本输入输出系统(Basic Input Output System，BIOS)是一组固化到计算机内主板上一个ROM芯片上的程序，保存着计算机最重要的基本输入输出的程序、开机后自检程序和系统自启动程序。BIOS的主要功能是为计算机提供最底层的、最直接的硬件设置和控制。

目标环境可以为debug环境，BIOS能在目标环境下进行故障排除调试。

基板管理控制器(Baseboard Management Controller，BMC)，是智能平台管理接口(Intelligent Platform Management Interface，IPMI)协议所定义的服务器管理体系中的核心组件，可以对系统管理软件和平台硬件之间的接口进行管理。

IPMI是一套为自主计算机子系统定义的计算机接口规范，用于提供独立于主机系统的CPU，固件(BIOS或UEFI)和操作系统等软硬件的管理和监视功能。IPMI定义了一套系统管理员接口，用于计算机系统的带外管理和管理员操作监视。

在BIOS处于目标环境下且BMC未触发SMI的情况下，可以通过控制指令，控制BIOS通过IPMI接口向BMC发送本次测试对应的错误信息，并可以将BIOS向BMC发送本次测试对应的错误信息的时刻记录为本次测试对应的第一时刻。

步骤102、利用BIOS获取本次测试对应的第二时刻，第二时刻为BMC响应于本次测试对应的错误信息触发系统管理中断的时刻。

具体地，BMC在接收到BIOS发送的本次测试对应的错误信息的情况下，可以响应于上述本次测试对应的错误信息，触发SMI中断。

本发明实施例中可以利用BIOS获取BMC响应于上述本次测试对应的错误信息触发SMI中断的时刻，并可以将上述时刻作为本次测试对应的第二时刻。

步骤103、基于本次测试对应的第一时刻和第二时刻，获取本次测试对应的系统管理中断响应时长。

具体地，获取本次测试对应的第一时刻和第二时刻之后，可以获取将本次测试对应的第二时刻与本次测试对应的第一时刻之间的间隔时长，并将上述间隔时长。确定为本次测试对应的SMI响应时长。

需要说明的是，通过重复上述步骤101至步骤103，可以实现对SMI响应时长的多次测试。

本发明实施例通过在BIOS处于目标环境下且BMC未触发系统管理中断的情况下，控制BIOS通过IPMI接口向BMC发送本次测试对应的错误信息，并将BIOS向BMC发送上述本次测试对应的错误信息的时刻记录为本次测试对应的第一时刻之后，利用BIOS获取BMC响应于上述本次测试对应的错误信息触发SMI中断的时刻，作为本次测试对应的第二时刻，基于本次测试对应的第一时刻和第二时刻，获取本次测试对应的SMI响应时长，能准确、高效地测试SMI响应时长，能为CPU的参数优化提供更客观的数据支撑，能更好地满足用户需求。

基于上述各实施例的内容，基于本次测试对应的第一时刻和第二时刻，确定本次测试对应的系统管理中断响应时长之后，还包括：在本次测试为目标时段内的第K次测试的情况下，基于目标时段内每次测试对应的系统管理中断响应时长，获取系统管理中断响应时长的评估结果；

其中，K为预设值；目标时段基于获取第一次测试对应的系统管理中断响应时长的时刻确定。

具体地，对于第一次测试，可以通过执行上述步骤101至步骤103，获取第一次测试对应的SMI响应时长，进而可以记录获取第一次测试对应的SMI响应时长的时刻。

为了避免本次测试与第一次测试之间间隔的时长过长，导致对SMI响应时长的评估准确率降低。本发明实施例中可以基于获取第一次测试对应的SMI响应时长的时刻确定目标时段。

可选地，本发明实施例中可以将目标时段的起始时刻确定为获取第一次测试对应的SMI响应时长的时刻，将获取第一次测试对应的SMI响应时长的时刻延迟预设时长之后的时刻，确定为目标时段的终止时刻。其中，上述预设时长可以根据实际情况和/或先验知识确定，例如：上述预设时长可以为10分钟。本发明实施例对上述预设时长不作具体限定。

获取本次测试对应的SMI响应时长之后，可以判断本次测试是否为目标时段内的第K次测试。其中，K为根据实际情况和/或先验知识确定的预设值。本发明实施例中对K的具体取值不作限定。

可选地，K的取值范围可以在30至70之间。例如，K的取值可以为30、50或70。

若确定本次测试为目标时段内的第K次测试，则可以基于目标时段内每次测试对应的SMI响应时长，通过数值计算、数理统计或深度学习等方式，获取SMI响应时长的评估结果。

需要说明的是，对于目标时段内的第i次测试，可以通过执行上述步骤101至步骤103，获取第i次测试对应的SMI响应时长，具体包括：在BIOS处于目标环境下且BMC未触发SMI的情况下，可以通过控制指令，控制BIOS通过IPMI接口向BMC发送第i次测试对应的错误信息，并可以将BIOS向BMC发送第i次测试对应的错误信息的时刻记录为第i次测试对应的第一时刻。BMC在接收到BIOS发送的第i次测试对应的错误信息的情况下，可以响应于上述第i次测试对应的错误信息，触发SMI中断。利用BIOS可以获取BMC响应于第i次测试对应的错误信息触发SMI中断的时刻，并可以将上述时刻作为第i次测试对应的第二时刻。获取第i次测试对应的第一时刻和第二时刻之后，可以将第i次测试对应的第二时刻与第i次测试对应的第一时刻之间的间隔时长，确定为第i次测试对应的SMI响应时长。

本发明实施例通过在本次测试为目标时段内的第K次测试的情况下，基于目标时段内每次测试对应的SMI响应时长，获取SMI响应时长的评估结果，能通过多次测试得到的SMI响应时长，对SMI响应时长进行评估，进而能基于SMI响应时长的评估结果对CPU的中断处理能力进行评估，能为CPU的参数优化提供更客观的数据支撑。

基于上述各实施例的内容，基于目标时段内每次测试对应的系统管理中断响应时长，获取系统管理中断响应时长的评估结果，包括：基于目标时段内每次测试对应的系统管理中断响应时长，获取目标时段内各次测试对应的系统管理中断响应时长的平均值以及各次测试对应的系统管理中断响应时长中的最大值。

具体地，基于目标时段内每次测试对应的SMI响应时长，可以通过数值计算的方式，计算得到目标时段内各次测试对应的SMI响应时长的平均值。

基于目标时段内每次测试对应的SMI响应时长，还可以通过数理统计的方式，确定目标时段内各次测试对应的SMI响应时长中的最大值。

基于平均值和最大值，获取评估结果。

具体地，获取目标时段内各次测试对应的SMI响应时长的平均值以及各次测试对应的SMI响应时长中的最大值之后，可以基于上述平均值和上述最大值进行条件判断，并可以基于条件判断的结果，确定SMI响应时长的评估结果。

需要说明的是，上述条件判断的具体内容可以基于先验知识和/或实际情况确定。本发明实施例中对上述条件判断的具体内容不作限定。

本发明实施例通过基于目标时段内每次测试对应的SMI响应时长，获取目标时段内各次测试对应的SMI响应时长的平均值以及各次测试对应的SMI响应时长中的最大值之后，基于上述平均值和上述最大值，能更准确、更高效地获取SMI响应时长的评估结果。

基于上述各实施例的内容，基于平均值和最大值，获取评估结果，包括：在平均值小于第一预设值且最大值不大于第二预设值的情况下，将系统管理中断响应时长不存在异常确定为评估结果。

具体地，获取目标时段内各次测试对应的SMI响应时长的平均值以及各次测试对应的SMI响应时长中的最大值之后，可以判断上述平均值是否小于第一预设值，以及判断上述最大值是否不大于第二预设值。

在上述平均值小于第一预设值且上述最大值不大于第二预设值的情况下，可以将SMI响应时长不存在异常，确定为上述SMI响应时长的评估结果；

在上述平均值不小于第一预设值，和/或，上述最大值大于第二预设值的情况下，可以将SMI响应时长存在异常，确定为上述SMI响应时长的评估结果。

需要说明的是，本发明实施例中的第一预设值和第二预设值可以基于先验知识和/或实际情况确定。本发明实施例中对第一预设值和第二预设值的具体取值不作限定。

作为一个可选地实施例，第一预设值的取值范围在40ms至60ms之间；第二预设值的取值范围在140ms在160ms之间。

具体地，第一预设值的取值范围可以在40ms至60ms之间，例如：第一预设值的取值可以为40ms、50ms或60ms；第二预设值的取值范围可以为140ms至160ms之间，例如：第二预设值的取值可以为140ms、150ms或160ms。

优选地，第一预设值的取值可以为50ms；第二预设值的取值可以为150ms。

可选地，本发明实施例中上述SMI响应时长的评估结果还可以包括上述平均值和上述最大值。

本发明实施例通过在目标时段内各次测试对应的SMI响应时长的平均值小于第一预设值，且目标时段内各次测试对应的SMI响应时长中的最大值不大于第二预设值的情况下，将SMI响应时长不存在异常，确定为上述SMI响应时长的评估结果，能更准确、更高效地获取SMI响应时长的评估结果。

基于上述各实施例的内容，在确定评估结果包括系统管理中断响应时长存在异常的情况下，包括：对BMC和/或BIOS进行参数优化。

需要说明的是，BIOS KCS delay、BMC处理的任务数量以及错误信息写入Flash生成日志的速度等，均可以影响SMI响应时长。

因此，本发明实施例在确定上述SMI响应时长的评估结果包括SMI响应时长存在异常的情况下，可以对BMC进行参数优化，或者还可以对BIOS KCS delay进行参数优化，或者还可以同时对BMC和BIOS KCS delay进行参数优化，进而可以通过对BMC和/或BIOS KCSdelay的参数优化，对SMI响应时长进行调控。

本发明实施例通过在SMI响应时长的评估结果包括SMI响应时长存在异常的情况下，对BMC和/或BIOS进行参数优化，能实现对SMI响应时长的调控，能更好地满足用户需求。

为了便于对本发明提供的系统管理中断响应时长的测试方法的理解。以下通过一个实例说明本发明提供的系统管理中断响应时长的测试方法。

图2是本发明提供的系统管理中断响应时长的测试方法的流程示意图之二。如图2所示，在该实例中，测试SMI响应时长的具体步骤包括：步骤201、在BIOS处于目标环境下且BMC未触发SMI的情况下，通过控制指令，控制BIOS通过IPMI接口向BMC发送第i次测试对应的错误信息，并可以将BIOS向BMC发送第i次测试对应的错误信息的时刻记录为第i次测试对应的第一时刻。

其中，i依次取1,2,3,…。

步骤202、利用BIOS可以获取BMC响应于第i次测试对应的错误信息触发SMI中断的时刻，并可以将上述时刻作为第i次测试对应的第二时刻。

步骤203、将第i次测试对应的第二时刻与第i次测试对应的第一时刻之间的间隔时长，确定为第i次测试对应的SMI响应时长。

步骤204、判断第i次测试是否为目标时段内的第K次测量。

在第i次测试不为目标时段内的第K次测量的情况下，i增加1，返回执行步骤201至步骤204，直至第i次测试为目标时段内的第K次测量；

在第i次测试为目标时段内的第K次测量的情况下，执行步骤205；

其中，K的取值为50。目标时段自获取第一次测试对应的SMI响应时长的时刻起始，至获取第一次测试对应的SMI响应时长的时刻之后10分钟终止。

步骤205、获取目标时段内的K次测试对应的系统管理中断响应时长的平均值以及上述K次测试对应的系统管理中断响应时长中的最大值。

步骤206、判断上述平均值是否小于第一预设值以及上述最大值是否不大于第二预设值；

在上述平均值小于第一预设值以及上述最大值不大于第二预设值的情况下，执行步骤207；

在上述平均值不小于第一预设值，和/或，上述最大值大于第二预设值的情况下，执行步骤208；

其中，第一预设值的取值为50ms；第二预设值的取值为150ms。

步骤207、将SMI响应时长不存在异常，确定为上述SMI响应时长的评估结果。

步骤208、将SMI响应时长存在异常，确定为上述SMI响应时长的评估结果；

步骤209、对BMC和/或BIOS进行参数优化。

图3是本发明提供的系统管理中断响应时长的测试装置的结构示意图。下面结合图3对本发明提供的系统管理中断响应时长的测试装置进行描述，下文描述的系统管理中断响应时长的测试装置与上文描述的本发明提供的系统管理中断响应时长的测试方法可相互对应参照。如图3所示，该装置包括：中断触发模块301、数据采集模块302和时长确定模块303。

中断触发模块301，用于在基本输入输出系统BIOS处于目标环境下且基板管理控制器BMC未触发系统管理中断的情况下，控制BIOS通过智能平台管理接口向BMC发送本次测试对应的错误信息，并将BIOS向BMC发送本次测试对应的错误信息的时刻记录为本次测试对应的第一时刻；

数据采集模块302，用于利用BIOS获取本次测试对应的第二时刻，第二时刻为BMC响应于本次测试对应的错误信息触发系统管理中断的时刻；

时长确定模块303，用于基于本次测试对应的第一时刻和第二时刻，获取本次测试对应的系统管理中断响应时长；

其中，BIOS能在目标环境下进行故障排除调试。

具体地，中断触发模块301、数据采集模块302和时长确定模块303电连接。

中断触发模块301可以用于在BIOS处于目标环境下且BMC未触发SMI的情况下，可以通过控制指令，控制BIOS通过IPMI接口向BMC发送本次测试对应的错误信息，并可以将BIOS向BMC发送本次测试对应的错误信息的时刻记录为本次测试对应的第一时刻。

数据采集模块302可以用于利用BIOS获取BMC响应于上述本次测试对应的错误信息触发SMI中断的时刻，并可以将上述时刻作为本次测试对应的第二时刻。

时长确定模块303可以用于获取将本次测试对应的第二时刻与本次测试对应的第一时刻之间的间隔时长，并将上述间隔时长。确定为本次测试对应的SMI响应时长。

可选地，系统管理中断响应时长的测试装置还可以包括时长评估模块。

上述时长评估模块可以用于在本次测试为目标时段内的第K次测试的情况下，基于目标时段内每次测试对应的系统管理中断响应时长，获取系统管理中断响应时长的评估结果；

其中，K为预设值；目标时段基于获取第一次测试对应的系统管理中断响应时长的时刻确定。

需要说明的是，为了避免本次测试与第一次测试之间间隔的时长过长，导致对SMI响应时长的评估准确率降低。本发明实施例中可以基于获取第一次测试对应的SMI响应时长的时刻确定目标时段。

可选地，本发明实施例中可以将目标时段的起始时刻确定为获取第一次测试对应的SMI响应时长的时刻，将获取第一次测试对应的SMI响应时长的时刻延迟预设时长之后的时刻，确定为目标时段的终止时刻。其中，上述预设时长可以根据实际情况和/或先验知识确定，例如：上述预设时长可以为10分钟。本发明实施例对上述预设时长不作具体限定。

需要说明的是，K为根据实际情况和/或先验知识确定的预设值。本发明实施例中对K的具体取值不作限定。

可选地，K的取值范围可以在30至70之间。例如，K的取值可以为30、50或70。

可选地，上述时长评估模块可以包括计算单元和评估单元。

上述计算单元可以用于基于目标时段内每次测试对应的系统管理中断响应时长，获取目标时段内各次测试对应的系统管理中断响应时长的平均值以及各次测试对应的系统管理中断响应时长中的最大值。

上述评估单元可以用于基于平均值和最大值，获取评估结果。

具体地，上述计算单元可以用于基于目标时段内每次测试对应的SMI响应时长，通过数值计算的方式，计算得到目标时段内各次测试对应的SMI响应时长的平均值。

上述计算单元还可以用于基于目标时段内每次测试对应的SMI响应时长，通过数理统计的方式，确定目标时段内各次测试对应的SMI响应时长中的最大值。

上述评估单元可以用于基于上述平均值和上述最大值进行条件判断，并可以基于条件判断的结果，确定SMI响应时长的评估结果。

可选地，上述评估单元可以具体用于在平均值小于第一预设值且最大值不超过第二预设值的情况下，将系统管理中断响应时长不存在异常确定为评估结果。

具体地，上述评估单元可以具体用于判断上述平均值是否小于第一预设值，以及判断上述最大值是否不大于第二预设值。

在上述平均值小于第一预设值且上述最大值不大于第二预设值的情况下，可以将SMI响应时长不存在异常，确定为上述SMI响应时长的评估结果；在上述平均值不小于第一预设值，和/或，上述最大值大于第二预设值的情况下，可以将SMI响应时长存在异常，确定为上述SMI响应时长的评估结果。

作为一个可选地实施例，第一预设值的取值范围在40ms至60ms之间；第二预设值的取值范围在140ms在160ms之间。

优选地，第一预设值的取值可以为50ms；第二预设值的取值可以为150ms。

可选地，系统管理中断响应时长的测试装置还可以包括参数优化模块。

上述参数优化模块可以用于在确定评估结果包括系统管理中断响应时长存在异常的情况下，对BMC和/或BIOS进行参数优化。

具体地，上述参数优化模块可以用于在确定上述SMI响应时长的评估结果包括SMI响应时长存在异常的情况下，对BMC进行参数优化，或者对BIOS KCS delay进行参数优化，或者同时对BMC和BIOS KCS delay进行参数优化，进而可以通过对BMC和/或BIOS KCSdelay的参数优化，对SMI响应时长进行调控。

本发明实施例中的系统管理中断响应时长的测试装置，通过在BIOS处于目标环境下且BMC未触发系统管理中断的情况下，控制BIOS通过IPMI接口向BMC发送本次测试对应的错误信息，并将BIOS向BMC发送上述本次测试对应的错误信息的时刻记录为本次测试对应的第一时刻之后，利用BIOS获取BMC响应于上述本次测试对应的错误信息触发SMI中断的时刻，作为本次测试对应的第二时刻，基于本次测试对应的第一时刻和第二时刻，获取本次测试对应的SMI响应时长，能准确、高效地测试SMI响应时长，能为CPU的参数优化提供更客观的数据支撑，能更好地满足用户需求。

图4示例了一种电子设备的实体结构示意图，如图4所示，该电子设备可以包括：处理器(processor)410、通信接口(Communications Interface)420、存储器(memory)430和通信总线440，其中，处理器410，通信接口420，存储器430通过通信总线440完成相互间的通信。处理器410可以调用存储器430中的逻辑指令，以执行系统管理中断响应时长的测试方法，该方法包括：在基本输入输出系统BIOS处于目标环境下且基板管理控制器BMC未触发系统管理中断的情况下，控制BIOS通过智能平台管理接口向BMC发送本次测试对应的错误信息，并将BIOS向BMC发送本次测试对应的错误信息的时刻记录为本次测试对应的第一时刻；利用BIOS获取本次测试对应的第二时刻，第二时刻为BMC响应于本次测试对应的错误信息触发系统管理中断的时刻；基于本次测试对应的第一时刻和第二时刻，获取本次测试对应的系统管理中断响应时长；其中，BIOS能在目标环境下进行故障排除调试。

此外，上述的存储器430中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

另一方面，本发明还提供一种计算机程序产品，所述计算机程序产品包括计算机程序，计算机程序可存储在非暂态计算机可读存储介质上，所述计算机程序被处理器执行时，计算机能够执行上述各方法所提供的系统管理中断响应时长的测试方法，该方法包括：在基本输入输出系统BIOS处于目标环境下且基板管理控制器BMC未触发系统管理中断的情况下，控制BIOS通过智能平台管理接口向BMC发送本次测试对应的错误信息，并将BIOS向BMC发送本次测试对应的错误信息的时刻记录为本次测试对应的第一时刻；利用BIOS获取本次测试对应的第二时刻，第二时刻为BMC响应于本次测试对应的错误信息触发系统管理中断的时刻；基于本次测试对应的第一时刻和第二时刻，获取本次测试对应的系统管理中断响应时长；其中，BIOS能在目标环境下进行故障排除调试。

又一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各方法提供的系统管理中断响应时长的测试方法，该方法包括：在基本输入输出系统BIOS处于目标环境下且基板管理控制器BMC未触发系统管理中断的情况下，控制BIOS通过智能平台管理接口向BMC发送本次测试对应的错误信息，并将BIOS向BMC发送本次测试对应的错误信息的时刻记录为本次测试对应的第一时刻；利用BIOS获取本次测试对应的第二时刻，第二时刻为BMC响应于本次测试对应的错误信息触发系统管理中断的时刻；基于本次测试对应的第一时刻和第二时刻，获取本次测试对应的系统管理中断响应时长；其中，BIOS能在目标环境下进行故障排除调试。

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。