数据传送电路和通信装置

技术领域

本发明涉及数据通信中伴随时钟同步的数据传送电路。

背景技术

在相干光通信中，客户端侧数据信号被传输到线路侧时钟上并进行光发送，并且然后，线路侧数据被传输到客户端侧时钟上以执行通信。在这种情况下，在发送侧，时钟通常在时钟恢复电路(CDR)中从客户端侧数据信号中恢复，并且可以用作线路侧时钟。

在接收侧，线路侧时钟和客户端侧时钟具有频率误差。与线路侧时钟同步的客户端侧时钟通常由FIFO(先进先出)和PLL(锁相环)恢复。来自线路侧的数据基于恢复的客户端侧时钟被传送到客户端侧。

专利文献1公开了一种使用FIFO和PLL的客户端侧时钟和线路侧时钟的同步方法。本实施例公开了一种生成与客户端侧时钟同步的线路侧时钟的方法。根据客户端侧时钟将客户端侧数据写入到FIFO中，并使用线路侧时钟从FIFO读出数据信号作为线路侧数据。专利文献1还描述了该方法甚至适用于生成与线路侧时钟同步的客户端侧时钟的方法。

线路侧时钟由PLL生成。根据写入指针将数据信号写入到FIFO中，并根据读出指针读出数据信号。在专利文献1中，检测写入指针和读出指针之间的差值是大于允许范围的上限值，还是小于允许范围的下限值。基于检测结果，控制频率控制电路复位PLL的频分操作，并调整频分时钟的相位的超前/滞后的时序。控制指针差值始终落在允许范围之内，并且可以建立线路侧时钟和客户端侧时钟之间的同步。

在专利文献2中，基于存储在FIFO中的传输数据的数据量的每单位时间的差值来获得时钟的频率和传输数据速率的频率之间的差值，并设置生成时钟的PLL的频分比率，以便估计该差值。

相关技术文献

专利文献

专利文献1：日本专利申请公开No.2016-130921

专利文献2：日本专利申请公开No.2013-062687

发明内容

本发明要解决的问题

然而，在专利文献1中公开的数据传送电路中，根据限额与FIFO的写入指针和读出指针之间的差值之间的大小比较来控制频分数。如果频率差值减小，则控制的次数减少，并且建立同步可能需要很长时间。

在专利文献2中，基于数据量的差值和所需时间来获得时钟的频率和传输数据速率的频率之间的差值。然而，未公开详细的方法，并且可能无法应对由干扰等引起的变化。

本发明解决上述问题，并且其目的在于提供一种能够加速时钟同步的数据传送电路。

解决问题的方法

为了解决上述问题，根据本发明，提供了一种数据传送电路，包括：存储器，被配置为根据写入指针与第一时钟同步地写入数据，并根据读出指针与第二时钟同步地读出数据；时钟生成电路，被配置为通过将参考时钟乘以有理数N来生成第二时钟；频率误差估计电路，被配置为基于写入指针和读出指针之间的指针差值的变化量来估计第一时钟和第二时钟之间的频率误差；以及调整电路，被配置为输出通过将估计的频率误差除以参考时钟的频率而获得的值作为调整倍数ΔN，其中，时钟生成电路通过使用从调整电路输出的调制倍数ΔN将参考时钟乘以有理数(N+ΔN)来生成第二时钟。

本发明的效果

本发明可以提供一种能够加速时钟同步的数据传送电路。

附图说明

图1是示出了根据本发明的实施例的包括数据传送电路的通信装置的布置的框图；

图2是示出了根据本发明的实施例的数据传送电路的布置的框图；

图3是示出了根据本发明的实施例的频率误差估计电路的布置的框图；

图4是示出了根据本发明的实施例的FIFO的指针差值的时间变化的曲线图；

图5是示出了根据本发明的实施例的FIFO的频率误差和指针差值的时间变化量之间的关系的曲线图；以及

图6示出了常规的数据传送电路的布置的示例。

具体实施方式

现在将参照附图来描述本发明的实施例。本发明可以以许多不同的模式来实现，并且不应当被解释为限于本发明的以下实施例。

<本发明的概述>

本发明涉及一种数据传送电路，该数据传送电路根据客户端侧时钟来提取与线路侧时钟同步的线路数据，并将该线路数据传送到客户端侧电路。

根据本发明的数据传送电路被配置为根据线路侧时钟(第一时钟/第二时钟)将线路数据写入到FIFO(存储器)中，并根据客户端侧时钟(第一时钟/第二时钟)来读取该线路数据。当通过将参考时钟乘以有理数N来生成客户端侧时钟时，根据本发明的数据传送电路基于FIFO中的写入指针和读出指针之间的每单位时间的指针差值的变化量来估计线路侧时钟和客户端侧时钟之间的频率误差。在根据本发明的数据传送电路中，将与估计的频率误差相对应的调整倍数ΔN与上述有理数N相加，并将参考时钟乘以有理数(N+ΔN)，生成客户端侧时钟。结果，客户端侧时钟的频率可以落在客户端侧时钟的频率和线路侧时钟的频率之间的预定频率误差内。

与逐渐设置频分数的常规方法不同，因为与频率误差相对应的频分数是通过一次控制来设置的，所以根据实施例的数据传送电路可以缩短同步时间。如果数据传送电路被配置为在根据指针差值的变化量估计频率误差的过程中将开始测量时的指针差值设置在指针差值的测量范围的中心处，则把握后续状态变化和计算频率误差将变得容易。此外，如果数据传送电路被配置为从频率误差估计处理中排除超过预定允许范围的不期望的指针差值和超过预定限额的频率误差，则可以防止频率误差估计精度的降低。

<包括数据传送电路的通信装置>

图1是示出了根据本发明的实施例的包括数据传送电路的通信装置的布置的框图。图1示出了光通信系统中的光接收设备100的配置的示例。

光接收设备100包括光接收器10、A/D转换器20、数字信号处理电路30、数据传送电路40和客户端侧电路50。通过光纤传输线路的光信号在光接收器10中被分成水平极化信号和竖直极化信号，并且这些信号被转换为电信号。在这种情况下，光信号不需要通过两种极化信号来传输，而是也可以通过一种极化信号来传输。

被转换为电信号的接收信号由A/D转换器20转换为数字信号。数字信号的波形失真在数字信号处理电路30中通过色散补偿、频率/相位变化补偿、极化色散补偿等来补偿。纠错也可以最终由纠错电路来完成。通常，到此为止的处理系统被称为线路侧。

然后，数据传送电路40将数据从线路侧传送到客户端侧网络。此时，客户端侧网络的时钟与线路侧电路的时钟并不总是同步的，因此数据传送电路40的时钟生成电路在客户端侧网络和线路侧电路之间建立同步。即，来自数字信号处理电路30的线路侧数据信号被传输到由数据传送电路40的时钟生成电路建立的客户端侧时钟上，并被传送到客户端侧电路50。

<数据传送电路>

图2是示出了根据本发明的实施例的数据传送电路的布置的框图。图3是示出了频率误差估计电路的布置的框图。

根据实施例的数据传送电路40可以包括FIFO 41、频率误差估计电路42、频分数调整电路43和用作时钟生成电路的PLL 44。FIFO 41可以是例如将最后一级处的数据反馈到第一级的环形缓冲器类型。FIFO可以由存储器构成。当写入数据时，数据在每个写入时钟被写入到由写入指针指示的地址处。在读出数据时，数据在每个读出时钟从由读出指针指示的地址中被读出。每个指针在每个对应的时钟递增。频率误差估计电路42和频分数调整电路43可以安装在诸如FPGA(现场可编程门阵列)之类的硬件中。

频率误差估计电路42检测来自FIFO 41的写入指针与读出指针的指针差值，并根据指针差值相对于时间的变化量计算线路侧时钟和客户端侧时钟之间的频率误差。频分数调整电路43计算与由频率误差估计电路42估计的频率误差相对应的频分数。PLL 44的有理数频分电路45将与频率误差相对应的频分数与当前频分数相加，并使用调整后的频分数来执行频分。

在FIFO 41中，基于线路侧时钟写入线路侧数据信号，并基于客户端侧时钟读出写入数据作为客户端侧数据信号。这里，f1表示线路侧时钟的频率，并且f2表示客户端侧时钟的频率。

根据写入指针在每个线路侧时钟将线路侧数据信号写入到FIFO 41中，并根据读出指针在每个客户端侧时钟从FIFO 41读出客户端侧数据信号。这里，Pw(t)表示时间t处的写入指针，并且Pr(t)表示读出指针。

当处理每个比特时，线路侧时钟和客户端侧时钟具有对应于1比特的频率。当并行处理M个比特时，时钟可以是1/M。一般采用后一种方法。

PLL 44包括生成客户端侧时钟的压控振荡器(VCO)、将输出的频率除以有理数的有理数频分电路45、参考时钟(频率fr)、相位比较电路46和低通滤波器(LPF)47。

PLL 44可以由一般的PLL形成，并且不限于上述布置。如果相位比较电路46的输入频率为fr，则参考时钟可以是从另一源振动生成的信号。有理数频分电路45可以实现为可以执行高精度的数值计算处理，并且使用该数值计算处理的振荡器被公知为数控振荡器(NCO)。

频率误差估计电路42检测差值ΔP(t)＝Pw(t)-Pr(t)作为FIFO 41的写入指针和读出指针之间的指针差值，并根据该指针差值相对于时间的变化量计算线路侧时钟和客户端侧时钟之间的频率误差。

当线路侧时钟的频率与客户端侧时钟的频率彼此完全一致时，指针差值相对于时间是恒定的。即使指针差值略有变化，平均值也是恒定的。当线路侧时钟的频率高于客户端侧时钟的频率时，写入比读出快，并且指针差值随时间减小。

相反，当线路侧时钟的频率低于客户端侧时钟的频率时，写入比读出慢，并且指针差值随时间增加。当一个指针对应于一个时钟时，指针差值相对于时间的斜率表示频率误差。

即使不能从FIFO 41检测到写入指针Pw(t)和读出指针Pr(t)，也可以通过FIFO 41的功能直接检测到指针差值ΔP(t)。因此，可以通过在每个预定时间内顺序地检测指针差值来绘制相对于时间的指针差值。

图4是示出了根据本发明的实施例的频率误差和FIFO的指针差值的时间变化量之间的关系的曲线图。图4示出了当客户端侧时钟的频率被设置为相对于任意线路侧时钟的频率有多个频率误差时所测量的每1毫秒的FIFO指针差值的变化量。在图4中，线路侧时钟为700MHz。

在图4中，FIFO 41的指针差值的初始值在测量开始时(时间＝0毫秒)为4,096。可以通过在测量开始时复位FIFO 41来设置初始值。

例如，可以检测从0到8,192个指针的指针差值。在这种情况下，即使检测开始时的指针差值为6,000个指针，也可以通过复位将检测开始时的初始值设置为4,096。通过在频率误差估计电路42中设置复位电路425并在检测开始时将来自复位电路425的复位信号输入到指针差值检测电路421来设置指针差值的初始值。在这种情况下，6,000个指针的实际指针差值被认为是4,096个指针。

在上面的示例中，可检测的指针差值的上限为8,192，并且下限为0。使用此设置，可以对从初始值4,096到±4,096的指针差值进行计数。当指针差值达到上限值或下限值时，复位并从初始值再次进行计数，如图4所示。由于在测量开始时绝对指针差值被强制改变为计数器值的中心值，因此把握指针差值的变化程度和执行频率误差的估计计算将变得容易。

在上面的示例中，指针值被表示为正值以简化计算。然而，当指针值可以表示为正值和负值时，也可以在复位FIFO 41时将0设置为初始值，并将+4,096设置为上限，以及将-4,096设置为下限。

即使在测量开始时将指针差值设置为计数器值的中心值，在例如误差很大或测量周期很长的情况下，指针差值也可以在一个测量周期期间超过(上溢/下溢)预定测量范围的上限值或下限值。在设计时，假设根据规范确定的最大频率误差，并确定上限值和下限值以及测量周期以不产生上述上溢和下溢。

然而，由于不符合规范的设计、故障、事故、不期望的环境变化等，有时会发生上溢和下溢。为了应对此类情况，根据实施例的频率误差估计电路42包括上溢/下溢检测电路422(第一检测电路)以检测计数值在预定时间内超过预定允许范围的上限值或下限值的上溢和下溢。可以将超过预定允许范围的特定指针差值的测量值从用于估计频率误差的测量值中排除。

在测量周期期间可能会发生时间频率变化(不期望的频率变化)。频率误差估计电路42还可以被配置为从测量中排除此类时间频率变化。更具体地，根据实施例的频率误差估计电路42可以包括拐点检测电路423(第二检测电路)以监视指针差值相对于时间的变化、检测频率误差的变化量中存在/不存在拐点、以及从测量目标中排除拐点处的特定频率误差。

例如，当每1毫秒检测指针差值以估计频率误差时，可以基于每1毫秒的指针差值之间的差值来估计频率误差。此外，检测来自下一个1毫秒处检测到的频率误差的变化量。该变化量与指针差值相对于时间进行两次微分的结果一致，并且表示指针差值的变化程度。当变化量的值变得大于预定限额时，认为已经发生了时间频率变化，并且将该频率误差从频率误差估计的数据中排除。可以从测量中排除时间频率变化，并且可以准确地估计频率误差。请注意，可以根据通信装置的规范等适当地设置预定限额。

以这种方式，可以基于上溢/下溢检测电路422中的检测结果，从指针差值检测电路421中检测到的指针差值中排除上溢测量值和下溢测量值，并且在拐点检测电路423中排除由时间频率变化生成的测量值。将得到的指针差值提供给频率误差计算电路424。

在图4中，指针差值在10毫秒之后为4,696，并且在20毫秒之后为5,296。数据传送电路被设置为当指针差值达到8,192或更大时将指针差值复位到初始值4,096。请注意，初始值和测量的上限值和下限值不限于上述值，并且可以根据允许的频率误差来适当地设置。

在图4中，在10毫秒的时间和20毫秒的时间之间，指针差值在10毫秒周期期间从4,696到5,296变化了+600。这种情况下的频率误差可以计算为600/10毫秒＝60kHz。根据这个结果，线路侧时钟被估计为比客户端侧时钟高60kHz。如果指针差值相对于时间从初始值4,096减小，则线路侧时钟被估计为比客户端侧时钟低。

<频率误差的估计>

将说明用于从指针差值获得频率误差的计算等式。在预定周期Δt(＝时间t2-时间t1)内的指针差值的变化量被定义为ΔP(t2)-ΔP(t1)。预定周期Δt内的指针差值的变化量与线路侧时钟和客户端侧时钟之间的频率误差成比例。通过检测预定周期内的指针差值，可以根据指针差值相对于时间的曲线图的斜率来计算线路侧时钟和客户端侧时钟之间的频率误差。

线路侧时钟和客户端侧时钟之间的频率误差Δf由以下等式给出：

Δf＝(ΔP(t2)-ΔP(t1))/Δt...(1)

该频率误差由图3中的频率误差计算电路424来计算。

如图4所示，FIFO的指针差值的变化量与频率误差Δf成比例。如上所述，可以根据FIFO的指针差值的变化量来估计频率误差。如图4所示，即使在1毫秒的时间内，也可以准确地估计每个ppm的频率误差。

<使用频率误差调整频分数>

频分数调整电路43计算对应于所估计的频率误差Δf的频分数，并调整PLL 44的频分数。PLL 44的有理数频分电路45使用通过将对应于频率误差的频分数与当前频分数相加而获得的频分数来执行频分，并控制客户端侧以便最小化频率误差Δf。

更具体地，为了控制PLL 44的输出频率以便最小化频率误差Δf，有理数频分电路45使用通过将对应于频率误差Δf的频分数与当前频分数N相加/从当前频分数N中减去对应于频率误差Δf的频分数而获得的频分数来执行频分。PLL 44可以通过将有理数频分电路45的频分数增加到大于当前频分数来增加输出频率，并通过将频分数减小到小于当前频分数来降低输出频率。

在加/减对应于频率误差Δf的频分数之前的PLL状态下，如以下等式所表示的控制客户端侧时钟的频率f2：

f2＝fr×N1...(2)

其中，fr是参考时钟的频率，并且N1是调整之前的有理数频分电路45的频分数。当线路侧时钟被估计为高于客户端侧时钟时，控制有理数频分电路45以增加频分数N1，并在相反的情况下减小频分数N1。

由频率误差估计电路42估计的频率误差Δf可以作为有理数频分电路45中的频分数与由以下等式所给出的频分数ΔN相关联：

ΔN＝Δf/fr...(3)

在这种情况下，所加/减的频分数ΔN也是有理数。

频分数调整电路43计算要与当前频分数N1相加的频分数ΔN/要从当前频分数N减去的频分数ΔN，并且有理数频分电路45使用调整后的频分数(N1+ΔN)来执行频分。这可以通过一个控制来最小化频率误差。当频率误差Δf为正时，线路侧时钟高于客户端侧时钟，并且有理数频分电路45的频分数被设置为N1+ΔN。

反之，当频率误差Δf为负时，线路侧时钟低于客户端侧时钟，并且有理数频分电路45的频分数被设置为N1-|ΔN|。当包括符号在内计算Δf和ΔN时，有理数频分电路的频分数在任何情况下都被设置为N1+ΔN。N1和ΔN的位数可以基于针对系统规定的精度以及FIFO和PLL的结构来适当地设置和优化。

<数据传送电路的时钟同步操作>

将说明以具体频率为前提的数据传送电路的时钟同步操作。这里，将考虑线路侧时钟的频率为f1＝10.0001GHz且客户端侧时钟的频率为f2＝10.0GHz的情况。通常，多个比特被并行地处理，因此用于并行处理的时钟较低。然而，为了阐明操作原理，将对不执行并行处理的情况加以举例。

当参考时钟的频率fr为fr＝10.0MHz时，PLL中的有理数频分电路的频分数N1为N1＝f2/fr＝10.0GHz/10.0MHz＝1000.00。

当线路侧时钟的频率为f1＝10.0001GHz且客户端侧时钟的频率为f2＝10.0GHz时，例如每1毫秒从FIFO 41检测写入指针和读出指针之间的指针差异。此时，假设给定时间t1处的指针差值为ΔP(t1)＝5000，并且在10毫秒之后的时间t2处的指针差值为ΔP(t2)＝6000。此外，假设指针差值的初始值为4,000。

在这种情况下，频率误差可以通过以下等式来计算：

Δf＝(ΔP(t2)-ΔP(t1))/(t2-t1)＝(6000-5000)/10ms＝0.1MHz...(4)

有理数频分电路的对应于该频率误差的频分数可以通过以下等式来计算：

ΔN＝Δf/fr＝0.1MHz/10.0MHz＝0.01...(5)

将频分数ΔN与有理数频分电路45的当前频分数N1相加，如由以下等式表示：

N1+ΔN＝1000.00+0.01＝1000.01...(6)

如由以下等式所表示的控制PLL 44的输出时钟的频率f2：

f2＝fr×(N1+ΔN)

＝10.0MHz×1000.01＝10.0001GHz...(7)

通过PLL的这种控制，客户端侧时钟的频率f2与线路侧时钟的频率f1＝10.0001GHz几乎一致。请注意，存在轻微偏差，该偏差取决于频率误差估计电路42中的频率误差的精度和设置在有理数频分电路45中的频分数ΔN的精度。然而，可以优化频率误差测量时间和频分数的小数部分的位数，以通过一次处理容易地将误差设置在期望的频率误差内。

在电路布置中，可以预先计算有理数频分电路45中用于频率误差的要加/减的频分数AN的值。频分数调整电路43可以简单地通过将频分数ΔN的值制表为关于频率误差的代码值来构成。

当通过上述方法在PLL 44中设置用于频率误差校正的频分数时，频率误差变得非常小。然而，经过一段时间后，误差超过了限额。在这种情况下，执行相同的校正处理。该处理几乎被视为PI(比例积分)控制。

如上所述，根据本发明的使用FIFO将数据从线路侧传送到客户端侧的数据传送电路可以根据写入指针和读出指针之间的指针差值相对于FIFO的时间变化直接估计频率误差，并调整读出时钟的频率。数据传送电路可以极大地缩短时钟同步的同步时间。

当估计频率误差时，数据传送电路可以排除指针差值的上溢测量值或下溢测量值，并从指针差值变化的拐点的检测中排除时间频率变化，并且提高频率误差估计的精度。因此，数据传送电路可以减少时钟同步之后的残余频率误差。

工业实用性

本发明可以用作数据通信中伴随时钟同步的数据传送电路和通信装置。

附图标记的说明

10...光接收器，20...A/D转换器，30...数字信号处理电路，40...数据传送电路，41...FIFO，42...频率误差估计电路，43...频分数调整电路，44...PLL，45...有理数频分电路，46...相位比较电路，47...低通滤波器(LPF)，50...客户端侧电路，100...光接收设备(通信装置)。