一种高精度LED恒流驱动电路

技术领域

本发明涉及恒流控制技术领域，适用于LED驱动电路，尤其是RGB LED定色恒流驱动等。

背景技术

LED以其体积小、寿命长、转换效率高等优势，已成为照明市场主流。由于LED为电流型器件，LED的I/V特性是两端较小的工作电压变化会引起指数形式变化的工作电流，所以LED均采用恒流驱动方式。为了保证LED的亮度，流过LED的电流需要高精度；而在RGB LED中，R/G/B三端可通过接不同电流值的恒流驱动，实现LED色彩的精确调节，所以恒流驱动需提供多档位(如63档，甚至255档)下的高精度电流。

图1示出传统的sink(灌电流)恒流驱动电路。该电路包括电压基准源VREF、高增益运放OP1、产生电流的电阻R0、PMOS cascode电流镜(由P1～P4组成)、NMOS cascode电流镜(由NO1～NO4组成)构成，SEG端口(即扫描端)连接LED负载。电压基准源VREF，高增益运放OP1，R0构成的环路产生基准电流Iref＝VREF/R0，该电流通过PMOS cascode电流镜(由P1～P4组成)、NMOS cascode电流镜(由NO1～NO4组成)两次镜像，给SEG端口提供输出恒流。

虽然传统sink恒流驱动电路采用了cascode电流镜，对SEG端口电压的变化引起的输出电流变化在一定程度上起到了抑制作用，但依然存在以下问题：

首先，当电源电压VDD较低，LED压降导致SEG端口电压较低时，P4易进入线性区，P4对P2的屏蔽效果变差，导致输出电流随SEG端口输出电压变化，恒流源精度大幅降低。

其次，P1、P2以及NO1、NO2作为电流镜管需工作在饱和区，要保证电流精度，管子的栅长值会比较大，势必会占用很大面积。即使这样，PMOS电流镜像以及NMOS电流镜像时会产生电流镜像误差。

再次，如果需要多档位电流输出(最大电流可能是最小电流的上百倍)，NO1～NO4管子的工作点会出现大幅度变化，NO3管很容易进入线性区，造成恒流源精度大幅降低。

此外，VREF为电压基准源，一般为接近零温度系数的电压，R0一般为集成电阻，随温度变化较大，因此输出电流Iref＝VREF/R0会随温度变化而变化。

因此，亟需一种能提供多档位、高精度输出电流、低温度系数的小面积LED恒流驱动电路。

发明内容

针对传统LED恒流源驱动电路存在的上述问题，本发明旨在提供一种小面积、宽电源电压及输出电压范围、低温度系数、多档位、高精度的灌电流恒流驱动电路。

本发明提供了一种高精度LED恒流驱动电路，包括：电压基准源VREF、第一运算放大器OP1、PMOS管P1、具有第一端和第二端的第一电阻R1以及具有第一端和第二端的第二电阻R2、第二运算放大器OP2、具有第一端和第二端的第三电阻R0、第一NMOS管N0、第二NMOS管N1、第三运算放大器OP3、第三NMOS管N2。

其中，第一运算放大器OP1的反向输入端耦接电压基准源VREF的输出，第一高增益运算放大器OP1的正向输入端与第一电阻R1的第一端耦接，该第一电阻R1的第二端接地；PMOS管P1的栅极与第一运算放大器OP1的输出端耦接，PMOS管P1的源极与第二电阻R2的第二端耦接，PMOS管P1的漏极与该第一电阻R1的第一端耦接，该第二电阻R2的第一端与工作电源VDD耦接。

其中，第二运算放大器OP2的反向输入端耦接第二电阻R2的第二端，第二运算放大器OP2的正向输入端耦接第三电阻R0的第一端，第三电阻R0的第二端耦接工作电源VDD；第二运算放大器OP2的输出端耦接第一NMOS管N0的栅极；第一NMOS管N0的源极接地，第一NMOS管N0的栅极与第二NMOS管N1的栅极耦接，第二NMOS管N0的漏极耦接所述高精度LED恒流驱动电路的输出端口SEG，第二NMOS管N1的源极接地；

其中，第三NMOS管N2的漏极与第三电阻R0的第一端耦接，第三NMOS管N2的源极与第一NMOS管N0的漏极耦接，第三NMOS管N2的栅极与第三运算放大器OP3的输出耦接，第三运算放大器OP3的正向输入端耦接所述输出端口SEG，第三运算放大器OP3的负向输入端耦接第三NMOS管N2的源极，其中，流经所述第二NMOS管N1的电流为所述高精度LED恒流驱动电路的输出电流Isink。

在一个实施例中，所述高精度LED恒流驱动电路集成于MCU芯片内，所述第二NMOS管N1可复用所述MCU芯片中负责数字逻辑功能的输入输出驱动晶体管。。

在一个实施例中，所述第二运算放大器OP2的输出端电压可被抬高到使第一NMOS管N0与第二NMOS管N1工作在线性区。

在一个实施例中，该第二电阻R2为带有抽头的电阻，抽头点视为第二电阻R2的第二端；所述第二电阻R2的第二端的输出电压视作为对电源的基准电压，所述对电源的基准电压的值为VDD-k*VREF，其中VDD为工作电源，VREF为所述电压基准源产生的对地基准电压值，k为一误差调节系数，所述第二电阻R2的抽头点位置决定了所述误差调节系数k的大小。

在一个实施例中，所述第二电阻R2的阻值等于所述第一电阻R1的阻值，此时k＝1。

在一个实施例中，第一NMOS管N0与第二NMOS管N1的特征尺寸的比为1：M。

在一个实施例中，第三电阻R0由N个阻值为R的电阻并联，第三电阻R0的等效电阻值R0＝R/N，此时，所述输出电流Isink＝M*N*(k*VREF/R)。

在一个实施例中，所述输出电流Isink不随所述工作电源VDD及所述输出端口SEG的电压的变化而变化。

在一个实施例中，还包括保护电阻Resd，所述保护电阻Resd提高第三运算放大器OP3抗静电释放能力，所述保护电阻Resd的一端与第三运算放大器OP3的正向输入端耦接，另一端耦接在所述输出端口SEG。

在一个实施例中，所述输出电流Isink通过调节第二电阻R2的抽头点被校准。

在一个实施例中，所述输出电流Isink通过调节组成第三电阻R0的并联电阻数量N来实现多档位输出。

附图说明

本发明的以上发明内容以及下面的具体实施方式在结合附图阅读时会得到更好的理解。需要说明的是，附图仅作为所请求保护的发明的示例。在附图中，相同的附图标记代表相同或类似的元素。

图1示出传统的sink(灌电流)恒流驱动电路；

图2示出根据本发明一实施例的LED恒流驱动电路；

图3a和图3b示出利用对电源的基准电压产生电路来驱动多路电压电流转换电路的示意图；以及

图4示出根据本发明又一实施例的LED恒流驱动电路。

具体实施方式

以下在具体实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何本领域技术人员了解本发明的技术内容并据以实施，且根据本说明书所揭露的说明书、权利要求及附图，本领域技术人员可轻易地理解本发明相关的目的及优点。

针对传统LED恒流驱动电路存在的上述问题，本发明旨在提供一种小面积、宽电源电压及输出电压范围、低温度系数、多档位、高精度的sink恒流驱动电路。

图2示出根据本发明一实施例的LED恒流驱动电路。该LED恒流驱动电路可应用于sink(灌电流)恒流驱动电路。不同于传统LED恒流驱动电路，此架构中电压电流转换及镜像电路产生的基准电流Iref直接通过NMOS镜像网络(N0,N1)给LED提供驱动电流，NMOS镜像网络的镜像管N0,N1可以工作在线性区，大大减小了面积。本架构中的高精度的输出电压反馈嵌位电路，使输出电流不随电源电压及输出电压的变化。多档位是实现只需通过控制电阻R0的并联个数即可实现，保证了多档位电流精度的均匀性；用一个和R0温度系数几乎相等的基准源VREF，产生的基准电流源Iref及输出电流Isink几乎不随温度变化。其中电压产生电路无需输出驱动能力(因为只需驱动OP2的负输入端)，因此可以一个电压产生电路驱动多路电压电流转换电路；并且校准方式简单：通过改变R2电阻的抽头点，实现电流Iref的校准，示意图见图3。

本发明的多档位高精度LED恒流驱动电路包括对电源的基准电压产生电路201以及电压电流转换电路202。电压电流转换电路202还包括第二高增益运算放大器、电阻R0、镜像电路203、输出电压反馈嵌位电路204。

对电源的基准电压产生电路201用于产生对电源的基准电压，该基准电压的大小为VDD-k*VREF，其中VDD为工作电源，VREF是对地的基准电压值，k为一误差调节系数。在一个实施例中，k＝1时，如图2所示。由于恒流驱动电路中的各电子原件(例如运算放大器)会有偏移误差而造成最终恒流源的输出产生误差，本发明的对电源的基准电压产生电路201可以通过调节k来实现对恒流驱动电路的输出电流的误差校准。

该对电源的基准电压产生电路201包括电压基准源VREF、第一高增益运算放大器OP1、PMOS管P1、第一电阻R1以及第二电阻R2。第一电阻R1具有第一端和第二端，第二电阻R2具有第一端和第二端，第一高增益运算放大器OP1的反向输入端耦接电压基准源VREF的输出，第一高增益运算放大器OP1的正向输入端与第一电阻R1的第一端(VC点)耦接，该第一电阻R1的第二端接地；PMOS管P1的栅极与第一高增益运放OP1的输出端耦接，PMOS管P1的源极与第二电阻R2的第二端耦接，PMOS管P1的漏极与该第一电阻R1的第一端耦接，该第二电阻R2的第一端与工作电源VDD耦接。第二电阻R2的第二端作为该对电源的基准电压产生电路201的输出，输出至电压电流转换电路202。

在一个实施例中，第一电阻R1的阻值等于第二电阻R2的阻值。

在一个实施例中，该第二电阻R2为带有抽头的电阻，抽头点的不同决定了误差调节系数k的大小。抽头点视为第二电阻R2的第二端。

因为第一高增益运算放大器OP1的正向输入端和反向输入端的“虚短”的特性，VC点的电压等于VREF，第一电阻R1上流过的电流为VREF/R1，该电流流过第二电阻R2。当R2＝R1时，VB点电压为VDD减去VREF的值，也就是对电源的基准电压产生电路201产生的电压大小为VDD-VREF。

当第二电阻R2为带有抽头的电阻，通过改变第二电阻R2的抽头点，对电源的基准电压产生电路201产生的电压大小为VDD-k*VREF，k随抽头点的不同而改变。

图3a和图3b示出利用对电源的基准电压产生电路来驱动多路电压电流转换电路的示意图。可通过改变第二电阻R2的抽头点，实现电流Iref的校准。图中，Vn1～Vn4为第二电阻R2的抽头电压点，每个抽头点可分别通过不同的开关连接到不同电压电流转换电路的输入端(即图2中的VB点)，实现不同电压电流转换电路的电流Iref的独立校准。

本发明的对电源的基准电压产生电路201的优点是无需输出驱动能力(因为只需驱动第二运算放大器OP2的负输入端)，因此，可以同一个基准电压产生电路来驱动多路电压电流转换电路，并且校准方式简单。

本发明的电压电流转换电路202包括第二高增益运算放大器OP2、第三电阻R0(多档位调节电阻)、镜像电路以及输出电压反馈嵌位电路203。

镜像电路204包括第一NMOS管N0、第二NMOS管N1，其中，第一NMOS管N0与第二NMOS管N1的特征尺寸(栅宽与栅长的比)的比为1：M。

第二高增益运算放大器OP2的反向输入端(VB)耦接对电源的基准电压产生电路201的输出(即第二电阻R2的第二端)，该第二高增益运算放大器OP2的正向输入端耦接第三电阻R0的第一端，第三电阻R0的第二端耦接工作电源VDD。第二高增益运算放大器OP2的输出端(VE)耦接第一NMOS管N0的栅极；第一NMOS管N0的源极接地，第一NMOS管N0的栅极与第二NMOS管N1的栅极耦接，第二NMOS管N0的漏极耦接本发明恒流驱动电路的输出端口SEG(即扫描端)，第二NMOS管N1的源极接地。

因为第二高增益运算放大器OP2正向输入端和反向输入端的“虚短”的特性，VA＝VB＝VDD-k*VREF，第三电阻R0上流过的电流为Iref＝k*VREF/R0，该电流通过第一NMOS管N0，并由第一NMOS管N0按1:M的比例镜像到第二NMOS管N1，产生输出电流Isink＝M*Iref＝M*(k*VREF/R0)，该电流即为恒流驱动电路的输出电流。与现有技术不同，本发明的结构中无需如图1中的PMOS cascode电流镜P1～P4管，因此不会产生二次镜像的电流误差。

本发明的恒流驱动电路还可实现多档位电流输出。在一个实施例中，第三电阻R0可以由N个阻值为R的电阻并联，得到的电阻值R0为R/N，此时，输出电流Isink＝M*[k*VREF/(R/N)]＝M*N*(k*VREF/R)；因此，通过调节组成电阻R0的并联电阻的个数，可以很容易得到线性均匀的N个档位电流输出。

本发明的输出电压反馈嵌位电路203包括第三高增益低失调运算放大器OP3、第三NMOS管N2。第三NMOS管N2的漏极与第三电阻R0的第一端耦接，源极与第一NMOS管N0的漏极耦接，栅极与第三高增益运算放大器OP3的输出耦接。第三高增益运算放大器OP3的正向输入端耦接输出端口SEG(即扫描端)，负向输入端耦接第三NMOS管N2的源极(VD)。

由于第三高增益运算放大器OP3的正向输入端和反向输入端的‘虚短’的特性，VD点电压等于输出SEG端口电压，因此，镜像管N0与N1无论工作在饱和区还是线性区，第二NMOS管N1均可精准按比例复制Iref电流，即恒流源的输出电流基本不受SEG口输出电压变化。

在一个实施例中，输出电压反馈钳位电路203还可包括保护电阻Resd(如图4所示)，该电阻Resd起到保护第三运算放大器OP3输入管栅极的作用，以提高第三运算放大器OP3抗静电释放能力。该保护电阻Resd的一端与第三运算放大器OP3的正向输入端耦接，另一端耦接在SEG端口。需要指出的是，电阻Resd内无电流流经，因此，在增加了电阻Resd的情况下，VD点电压仍然可以等于输出SEG端口的电压。

综上所述，本发明提供了一种高精度LED恒流驱动电路，包括：电压基准源VREF、第一运算放大器OP1、PMOS管P1、具有第一端和第二端的第一电阻R1以及具有第一端和第二端的第二电阻R2、第二运算放大器OP2、具有第一端和第二端的第三电阻R0、第一NMOS管N0、第二NMOS管N1、第三运算放大器OP3、第三NMOS管N2。

其中，第一运算放大器OP1的反向输入端耦接电压基准源VREF的输出，第一高增益运算放大器OP1的正向输入端与第一电阻R1的第一端耦接，该第一电阻R1的第二端接地；PMOS管P1的栅极与第一运算放大器OP1的输出端耦接，PMOS管P1的源极与第二电阻R2的第二端耦接，PMOS管P1的漏极与该第一电阻R1的第一端耦接，该第二电阻R2的第一端与工作电源VDD耦接。

其中，第二运算放大器OP2的反向输入端耦接第二电阻R2的第二端，第二运算放大器OP2的正向输入端耦接第三电阻R0的第一端，第三电阻R0的第二端耦接工作电源VDD；第二运算放大器OP2的输出端耦接第一NMOS管N0的栅极；第一NMOS管N0的源极接地，第一NMOS管N0的栅极与第二NMOS管N1的栅极耦接，第二NMOS管N0的漏极耦接所述高精度LED恒流驱动电路的输出端口SEG，第二NMOS管N1的源极接地；

其中，第三NMOS管N2的漏极与第三电阻R0的第一端耦接，第三NMOS管N2的源极与第一NMOS管N0的漏极耦接，第三NMOS管N2的栅极与第三运算放大器OP3的输出耦接，第三运算放大器OP3的正向输入端耦接所述输出端口SEG，第三运算放大器OP3的负向输入端耦接第三NMOS管N2的源极，其中，流经所述第二NMOS管N1的电流为所述高精度LED恒流驱动电路的输出电流Isink。

在一个实施例中，所述高精度LED恒流驱动电路集成于MCU芯片内，所述第二NMOS管N1可复用所述MCU芯片中负责数字逻辑功能的输入输出驱动晶体管。

在一个实施例中，所述第二运算放大器OP2的输出端电压可被抬高到使第一NMOS管N0与第二NMOS管N1工作在线性区。

在一个实施例中，该第二电阻R2为带有抽头的电阻，抽头点视为第二电阻R2的第二端；所述第二电阻R2的第二端的输出电压视作为对电源的基准电压，所述对电源的基准电压的值为VDD-k*VREF，其中VDD为工作电源，VREF为所述电压基准源产生的对地基准电压值，k为一误差调节系数，所述第二电阻R2的抽头点位置决定了所述误差调节系数k的大小。

在一个实施例中，所述第二电阻R2的阻值等于所述第一电阻R1的阻值，此时k＝1。

在一个实施例中，第一NMOS管N0与第二NMOS管N1的特征尺寸的比为1：M。

在一个实施例中，第三电阻R0由N个阻值为R的电阻并联，第三电阻R0的等效电阻值R0＝R/N，此时，所述输出电流Isink＝M*N*(k*VREF/R)。

在一个实施例中，所述输出电流Isink不随所述工作电源VDD及所述输出端口SEG的电压的变化而变化。

在一个实施例中，还包括保护电阻Resd，所述保护电阻Resd提高第三运算放大器OP3抗静电释放能力，所述保护电阻Resd的一端与第三运算放大器OP3的正向输入端耦接，另一端耦接在所述输出端口SEG。

在一个实施例中，所述输出电流Isink通过调节第二电阻R2的抽头点被校准。

在一个实施例中，所述输出电流Isink通过调节组成第三电阻R0的并联电阻数量N来实现多档位输出。

相较于现有技术，本发明具有极为有益的技术效果。

(1)由于输出电流采用了环路反馈+镜像的方式，OP2的输出VE端电压可被抬的较高，N0,N1管可工作在线性区，大尺寸的N1管可借用输入输出驱动管(IO buffer管)复用实现(IO口做数字逻辑功能输出时使用的IO buffer管，在数字功能关闭时可用作恒流源的输出驱动管)，大大节省了恒流源驱动管的面积。

(2)本发明的恒流驱动电路中的电压电流转换电路易于实现线性均匀的N个档位电流输出。

(3)本发明的恒流驱动电路中的输出电压反馈嵌位电路，实现了镜像管漏端电压精确相等，保证了镜像电流在SEG口电压很低时依然保持高精度。

(4)本发明的对电源的基准电压产生电路可以驱动多路电压电流转换电路，并且每路可独立校准，应用范围更广的同时大大节省了芯片面积。

这里采用的术语和表述方式只是用于描述，本发明并不应局限于这些术语和表述。使用这些术语和表述并不意味着排除任何示意和描述(或其中部分)的等效特征，应认识到可能存在的各种修改也应包含在权利要求范围内。其他修改、变化和替换也可能存在。相应的，权利要求应视为覆盖所有这些等效物。

同时，本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。

同样，需要指出的是，虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可做出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。