电子设备、超声换能器及其半导体芯片、制备方法

技术领域

本申请涉及指纹识别技术领域，尤其涉及一种电子设备、超声换能器及其半导体芯片、制备方法。

背景技术

超声换能器是将声能和电能互相转换的器件，被广泛应用于生物识别器件中，例如超声指纹识别传感器等。超声换能器中的压电材料层在发生形变时，其两端产生电压差；在压电材料的两端施加电压差时，压电材料可以发生变形。利用压电材料的这一特性，实现机械振动和交流电信号的互相转换，从而可以发射或者接收超声波。

在相关技术中，为了得到高信噪比识别图像，通常需要对压电材料层施加高电压进行极化。在极化过程中，大量极化电荷累积，导致压电材料层下方的芯片电路存在高击穿问题，影响超声换能器的产品良率。

发明内容

本申请提供一种电子设备、超声换能器及其半导体芯片、制备方法，以解决现有超声换能器的芯片电路在压电材料层极化过程中容易被击穿的技术问题。

为了解决上述技术问题，本申请采用如下技术方案：

本申请的第一方面提供一种半导体芯片，应用于超声换能器，所述半导体芯片包括：

芯片本体，所述芯片本体包括半导体衬底，所述半导体衬底被构造为在所述超声换能器极化过程中接地连接；所述半导体衬底上形成有第一电路结构以及第一电连接部；所述第一电连接部与所述半导体衬底电性连接，所述第一电路结构与所述半导体衬底绝缘；

导电连接层，所述导电连接层电性连接于所述第一电连接部和所述第一电路结构之间，以使所述第一电路结构在所述超声换能器极化过程中的累积电荷经由所述导电连接层和所述第一电连接部导出。

与现有技术相比，本申请的第一方面提供的具有如下优点：

本申请提供的半导体芯片，包括芯片本体和导电连接层，其中，芯片本体包括半导体衬底，且半导体衬底被构造为在超声换能器极化过程中接地连接；并在半导体衬底上形成有第一电路结构和第一电连接部，第一电连接部与半导体衬底电性连接而实现接地，第一电路结构与半导体衬底绝缘；通过设置导电连接层电性连接第一电连接部和第一电路结构，使得第一电路结构通过导电连接层和第一电连接部接地，从而使得第一电路结构在超声换能器极化过程中的累积电荷经由导电连接层和第一电连接部导出，避免第一电路结构被击穿，从而提高超声换能器产品的良率。

作为本申请上述半导体芯片的一种改进，所述第一电路结构包括第一电路，所述第一电路与所述半导体衬底绝缘；所述第一电路通过所述导电连接层与所述第一电连接部电性连接。

作为本申请上述半导体芯片的一种改进，所述第一电路结构还包括第二电连接部，所述第二电连接部与所述半导体衬底绝缘；所述第二电连接部通过所述导电连接层与所述第一电连接部电性连接。

作为本申请上述半导体芯片的一种改进，所述第二电连接部与所述第一电路电性连接；或者，所述第二电连接部与所述第一电路相互独立。

作为本申请上述半导体芯片的一种改进，所述芯片本体包括多个阵列排布的芯片单元，相邻所述芯片单元之间具有间隔，以形成切割道；所述第二电连接部和所述第一电路均位于所述芯片单元内，至少部分所述导电连接层位于所述切割道。

作为本申请上述半导体芯片的一种改进，每个所述芯片单元内设置有至少一个所述第二电连接部；各所述芯片单元的所述第二电连接部均通过所述导电连接层连接于所述第一电连接部。

作为本申请上述半导体芯片的一种改进，每个所述芯片单元内设置有多个所述第二电连接部，其中至少一个所述第二电连接部与所述第一电路电性连接，其中至少一个所述第二电连接部与所述第一电路相互独立。

作为本申请上述半导体芯片的一种改进，所述第一电连接部位于所述切割道。

作为本申请上述半导体芯片的一种改进，所述切割道内设置有多个所述第一电连接部；所述第二电连接部与任一所述第一电连接部通过所述导电连接层导电连接。

作为本申请上述半导体芯片的一种改进，所述第二电连接部与其所在的所述芯片单元相邻的所述第一电连接部通过所述导电连接层导电连接。

作为本申请上述半导体芯片的一种改进，所述第一电连接部为设置于所述切割道内的电性测试焊盘；所述第二电连接部为设置于所述芯片单元内的连接焊盘。

作为本申请上述半导体芯片的一种改进，所述第一电连接部和所述第二电连接部均位于所述芯片单元。

作为本申请上述半导体芯片的一种改进，所述导电连接层连接的所述第一电连接部和所述第二电连接部位于同一所述芯片单元；或者，所述导电连接层连接的所述第一电连接部和所述第二电连接部位于不同的所述芯片单元。

作为本申请上述半导体芯片的一种改进，在所述导电连接层连接的所述第一电连接部和所述第二电连接部位于不同的所述芯片单元时，所述第一电连接部所在的芯片单元与所述第二电连接部所在的芯片单元相邻。

作为本申请上述半导体芯片的一种改进，所述芯片单元内设置有第一焊盘和第二焊盘，所述第一焊盘被构造为与所述半导体衬底电性连接，所述第二焊盘被构造为与所述半导体衬底绝缘；所述第一电连接部为所述第一焊盘，所述第二电连接部为所述第二焊盘。

作为本申请上述半导体芯片的一种改进，所述芯片本体具有边缘无效区以及有效区，所述芯片单元和所述切割道位于所述有效区，所述第一电连接部位于所述边缘无效区；所述第二电连接部与所述第一电连接部通过所述导电连接层导电连接。

作为本申请上述半导体芯片的一种改进，所述第一电连接部通过金属通孔与所述半导体衬底电性连接，以使所述第一电连接部接地设置。

作为本申请上述半导体芯片的一种改进，所述第一电连接部通过引线接地连接。

作为本申请上述半导体芯片的一种改进，所述芯片本体包括：顶层金属层；所述导电连接层层叠布置于所述顶层金属层的表面；或者，所述导电连接层与所述顶层金属层同层设置。

本申请的第二方面提供一种超声换能器的制备方法，其包括：

提供一第一方面所述的半导体芯片，并在所述半导体芯片的第一表面形成压电薄膜；其中，所述半导体芯片具有相对的第一表面和第二表面，所述半导体芯片的第一表面为所述半导体芯片设置有导电连接层的表面；

对所述压电薄膜进行极化；

断开所述半导体芯片的导电连接层。

本申请的第二方面提供的超声换能器的制备方法，在半导体芯片上形成压电薄膜，并对压电薄膜进行极化，使得压电薄膜中的压电材料分子形成统一的电偶极子取向，而具有良好的压电性能。然后断开导电连接层，使得芯片单元内的第一电路结构与第一电连接部的电性连接断开，使得每个超声换能器独立。如此布置，不仅解决了极化过程中的电路击穿问题，而且使得每个超声换能器之间独立，不会影响功能实现。

作为本申请上述制备方法的一种改进，对所述压电薄膜进行极化，包括：利用非接触式极化方式对所述压电薄膜进行极化。

作为本申请上述制备方法的一种改进，所述对所述压电薄膜进行极化之后，且所述断开所述半导体芯片的导电连接层之前，还包括：对极化后的所述压电薄膜进行图形化；在所述压电薄膜上形成顶电极，所述顶电极与所述半导体芯片上的驱动电路电性连接；在所述顶电极上形成保护层。

作为本申请上述制备方法的一种改进，对所述压电薄膜进行极化，包括：在所述压电薄膜上形成极化电极层；利用接触式极化方式对所述压电薄膜进行极化。

作为本申请上述制备方法的一种改进，在断开所述半导体芯片的导电连接层之前，还包括：对所述极化电极层和所述压电薄膜进行图形化；在图形化后的所述极化电极层上形成顶电极，所述顶电极与所述半导体芯片上的驱动电路电性连接；在所述顶电极上形成保护层。

作为本申请上述制备方法的一种改进，所述断开所述半导体芯片的导电连接层，包括：在形成所述保护层之后，沿所述半导体芯片的切割道切割所述半导体芯片，以形成多个芯片单元。

作为本申请上述制备方法的一种改进，所述断开所述半导体芯片的导电连接层，包括：在所述半导体芯片和图形化后的所述压电薄膜上形成光阻层，并图形化所述光阻层，以露出至少部分所述导电连接层；去除露出的所述导电连接层；去除所述光阻层。

作为本申请上述制备方法的一种改进，所述导电连接层的露出的部分位于所述半导体芯片的切割道内。

作为本申请上述制备方法的一种改进，所述导电连接层为导电高分子聚合物；所述断开所述半导体芯片的导电连接层，包括：对极化后的所述压电薄膜进行图形化；同时，去除所述导电连接层的暴露于所述压电薄膜开窗区域的部分。

作为本申请上述制备方法的一种改进，所述方法还包括：提供一承载盘，并通过所述承载盘支撑所述半导体芯片的第二表面；其中，在所述承载盘导电时，所述承载盘用于与极化电源的正极或者负极电性连接，所述承载盘接地设置；在所述承载盘为绝缘体时，所述半导体芯片的半导体衬底用于与极化电源的正极或者负极电性连接，且所述半导体衬底被构造为在所述压电薄膜进行极化时接地。

本申请的第三方面提供一种超声换能器，其利用第二方面所述的制备方法形成。

本申请的第三方面提供的超声换能器，其利用第二方面的制备方法形成，因此本申请的第三方面提供的超声换能器也具有与第二方面所述的制备方法的相同的优点。

本申请的第四方面提供一种电子设备，其包括：盖板以及第三方面所述的超声换能器，所述超声换能器安装于所述盖板的下方。

本申请的第四方面提供的超声换能器，其包括第三方面的所述的超声换能器，因此本申请的第四方面提供的超声换能器也具有与第三方面所述的超声换能器的相同的优点。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对本申请实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一部分实施例，这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1是本申请实施例一提供的半导体芯片的俯视图；

图2是本申请实施例一提供的半导体芯片的层叠结构图；

图3是本申请实施例一提供的半导体芯片的极化过程示意图；

图4是本申请实施例二提供的半导体芯片的层叠结构图；

图5是本申请实施例三提供的半导体芯片的俯视图；

图6是本申请实施例四提供的半导体芯片的俯视图；

图7是本申请实施例四提供的半导体芯片的层叠示意图；

图8是本申请实施例提供的芯片本体的俯视图；

图9是本申请实施例提供的芯片本体的层叠结构图；

图10是本申请实施例五提供的半导体芯片的俯视图；

图11是本申请实施例六提供的半导体芯片的俯视图；

图12是本申请实施例六提供的半导体芯片的层叠示意图；

图13是本申请实施例七提供的半导体芯片的俯视图；

图14是本申请实施例七提供的半导体芯片的层叠示意图；

图15是本申请实施例八提供的半导体芯片的俯视图；

图16是本申请实施例九提供的半导体芯片的俯视图；

图17a至图17b是本申请实施例一提供的超声换能器的制备方法流程图；

图18a至图18f是本申请实施例二提供的超声换能器的制备方法流程图；

图19a至图19e是本申请实施例三提供的超声换能器的制备方法流程图；

图20a至图20i是本申请实施例四提供的超声换能器的制备方法流程图；

图21a至图21g是本申请实施例五提供的超声换能器的制备方法流程图。

附图标记说明

100：芯片本体；110：半导体衬底；120：第一电路结构；121：第一电路；122：第二电连接部；130：第一电连接部；131：引线；150：有效区；151：芯片单元；152：切割道；160：边缘无效区；170：顶层金属层；200：导电连接层；300：压电薄膜；320：开窗区域；400：顶电极；410：极化电极层；500：保护层；600：承载盘；700：极化电源；710：极化电极板；800：光阻层；810：刻蚀窗口。

具体实施方式

超声换能器是将声能和电能互相转换的器件，被广泛应用于生物识别器件中，例如超声指纹识别传感器等。超声换能器至少包括用于发射超声波激励信号和处理超声波回波信号的电路结构，以及具有高压电系数的压电材料层。压电材料层具有压电效应，在压电材料层在发生形变时，其两端产生电压差；在压电材料的两端施加电压差时，压电材料可以发生变形。利用压电材料的这一特性，实现机械振动和交流电信号的互相转换，从而可以发射或者接收超声波。

具体来说，压电材料层一方面可藉由电路结构中的驱动电路输出的电压激励对外发射声波，另一方面将从外界反射回来的声波信号转换为电信号，从而获取到外界感应面信息。在超声指纹识别传感器中，这一对应的外界感应面信息一般包含有指纹的波峰波谷分布，因波峰波谷对应的反射声波信号强弱不同，通过信号处理，可以获取指纹图像，实现生物识别功能。

为了得到高信噪比的指纹图像，通常需要对压电材料层进行极化。在满足一定极化强度(包括：合适的极化时间、极化距离及极化电压)的条件下，压电材料层中的偶极子被表面电荷诱导形成统一取向。在极化电压撤销后，压电材料层的电偶极子取向得以保持，并稳定在某个预设的压电系数上。通常的，极化电场大于压电材料的矫顽电场，以使压电材料层的电偶极子被有效取向。这使得对应的极化电压一般在几千伏或十几千伏以上。在极化过程中，大量极化电荷累积，导致压电材料层下方的芯片电路存在高击穿问题，影响超声换能器的产品良率。

在相关技术中，为了防止超声换能器在极化过程中击穿芯片电路，超声换能器在极化过程中将底电极通过临时线路与极化电源的负极连接，以对底电极下方的芯片电路进行保护；并在极化结束后，利用刻蚀工艺将临时线路断开，形成相互绝缘和独立的超声换能器。

但是，上述方法中，为了在极化过程中使得所有底电极接地，增加临时线路将全部底电极全部互连；如此在极化之前需要增加一道图形化工艺，使得顶电极和压电层形成窗口以露出临时接线，以使得极化电极与临时线路接线连接；而由于超声换能器是相互独立的，各个超声换能器之间的底电极之间也是绝缘独立的，因此需要在极化后增加刻蚀工艺将所有底电极之间的临时线路断开。如此，导致超声换能器的制备工艺复杂，影响产品良率。

有鉴于此，本申请实施例在具有底电极的半导体芯片上设置导电连接层，导电连接层将未接地的电路连接至已接地的电路上，例如，芯片单元内部的焊盘、切割道内的测试焊盘等，如此未接地电路的感应电荷通过导电连接层导出，避免出现电路击穿问题；并且，导电连接层形成于半导体芯片表面，形成工艺简单。

进一步的，本申请实施例的导电连接层的至少部分位于切割道内，如此在对半导体芯片沿切割道进行切割时，同时断开导电连接层，无需额外增加断开工艺，进一步简化超声换能器的制备工艺。

下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。

图1是本申请实施例一提供的半导体芯片的俯视图；图2是本申请实施例一提供的半导体芯片的层叠结构图。

结合图1和图2，本申请实施例提供一种半导体芯片，应用于超声换能器，其包括芯片本体100和导电连接层200。

其中，芯片本体100包括半导体衬底110，半导体衬底110被构造为在超声换能器极化过程中接地连接，半导体衬底110通常是硅衬底。半导体衬底110可以直接通过导线接地，半导体衬底110还可以通过金属件间接与导线连接而实现接地。由于半导体衬底110的半导体特性，其接地可以导出电荷。

半导体衬底110上形成有电路，按照电路是否接地划分，半导体衬底110上形成的电路包括两类电路：第一电路结构120和第二电路结构，其中，第一电路结构120未与半导体衬底110电性连接，从而与半导体衬底110绝缘，这类电路在极化过程中，感应产生的电荷不断累积而容易导致击穿。第二电路结构与半导体衬底110电性连接，从而在极化过程中实现接地，例如，第二电路结构在垂直方向(对应于附图中半导体芯片的厚度方向)通过金属通孔与半导体衬底110电性连接，并在半导体衬底110被构造为接地时，实现接地；第二电路结构在极化过程中，感应产生的电荷通过半导体衬底110导出而不会累积，击穿风险较低。

在半导体芯片的实际结构中，半导体衬底110上形成的电路包括但不限于像素电路、驱动电路、运算电路、逻辑电路、各类焊盘等，焊盘的作用包括但不限于测试、连接等；本申请实施例对第一电路结构120和第二电路结构的具体功能不做限定。可以理解的是，第一电路结构120可以是与半导体衬底110绝缘的连接焊盘，也可以是与半导体衬底110绝缘的像素电路中部分电路等；第二电路结构可以是与半导体衬底110接地的测试焊盘、驱动电路等。

并且，本申请实施例的半导体衬底110上还形成有底电极，为此，在后续超声换能器的制备工艺中，无需额外增加底电极的制备工艺。

继续参照图1和图2，半导体衬底110上还形成有第一电连接部130，第一电连接部130可以是焊盘、引脚、锡球等。第一电连接部130与半导体衬底110电性连接，在半导体衬底110极化时被构造为接地连接时，第一电连接部130通过半导体衬底110接地。第一电连接部130与半导体衬底110的电性连接方式可以有多种，例如，第一电连接部130通过垂直方向的金属通孔与半导体衬底110电性连接，再例如，第一电连接部130通过芯片本体100中的金属层与半导体衬底110电性连接等。

为此，本申请实施例的导电连接层200电性连接于第一电连接部130和第一电路结构120之间，使得第一电路结构120在极化过程中通过导电连接层200以及第一电连接部130接地，从而使得第一电路结构120在极化过程中的累积电荷经由导电连接层200和第一电连接部130导出，避免第一电路结构120被击穿，从而提高超声换能器产品的良率。

下面结合图3描述本申请实施例半导体芯片在极化过程中的应用，其中，图3是本申请实施例一提供的半导体芯片的极化过程示意图。

通常在极化过程中，极化设备设置有承载盘600，用于支撑待极化的器件。半导体芯片的顶面上形成有压电薄膜300，半导体芯片的底面与承载盘600接触，而被支撑。本实施例以非接触极化为例进行说明，极化电极板710间隔布置于压电薄膜300的上方。极化电源700的负极与极化电极板710电性连接，极化电源700的正极与半导体衬底110电性连接且被构造为接地。当然，在某些实施例中，极化电源700的正负极连接可以互换，即：极化电源700的正极与极化电极板710电性连接，极化电源700负极的与半导体衬底110电性连接且被构造为接地连接。

在极化过程中，通过极化电源700在压电薄膜300上施加预设强度的极化电场E，极化电场E对压电薄膜300上方介质(如空气)进行电晕放电，产生的电负离子在电场作用下漂移并沉积在压电薄膜300表面，对压电薄膜300中的压电材料分子进行极化以形成统一的电偶极子取向，使压电薄膜300具有良好的压电性能。极化过程中因压电薄膜300表面电荷的累积，易在第一电路结构120产生高的对地电压(如几千伏或十几千伏)，存在极化击穿风险。

本申请实施例通过设置导电连接层200，导电连接层200一端与第一电路结构120电性连接，另一端通过第一电连接部130与半导体衬底110电性连接，使得第一电路结构120在极化过程中接地连接，第一电路结构120在极化过程中的累积电荷通过导电连接层200、第一电连接部130以及半导体衬底110及时对地释放，实现对电路的防击穿保护。

本申请实施例的导电连接层200可以利用重布线层(Redistribution Layer，简称RDL)工艺制成，工艺简单，利于提高生产效率。

导电连接层200的材质可以是Al、Ar、Ti等金属材料，也可以是包含金属氧化物导电材料(如氧化铟锡、氧化铟、氧化锡、氧化锌等)，还可以是掺杂有金属材质的导电银浆、纳米银线等导电薄膜，又可以是非金属材料但具备导电特性的碳纳米管、石墨烯薄膜等，以及导电高分子材料，例如PEDOT(3，4-乙烯二氧噻吩单体的聚合物)、PEDOT/PSS(聚(3，4-乙烯二氧噻吩)-聚苯乙烯磺酸)等。

导电连接层200在芯片本体100的位置可以有多种，例如，可以位于芯片本体100的表面，也可以位于芯片本体100的内部。首先说明，芯片本体100包括顶层金属层170，顶层金属层170位于附图中芯片本体100的上表面，底电极等电路与顶层金属层170同层设置。芯片本体100还包括电路层，电路层和顶层金属层170之间还设置有多层金属层，用于实现电路连接等。第一电路结构120的至少部分以及第二电路结构的至少部分设置于芯片本体100的电路层。

在一些实施例中，继续参照图2，导电连接层200层叠布置于顶层金属层170的表面，导电连接层200与顶层金属层170不同层，如此设置，利于提高导电连接层200布置和制备的灵活性。

在另一些实施例中，参照图4，图4是本申请实施例二提供的半导体芯片的层叠结构图。导电连接层200与顶层金属层170同层设置，如此在制备顶层金属层170的同时制备形成导电连接层200，例如，在晶圆制程中制备顶层金属层170时，同时形成导电连接层200；如此，利于简化工艺，提高生产效率。

下面结合图5至图7，描述本申请实施例中第一电路结构120的具体结构。其中，图5是本申请实施例三提供的半导体芯片的俯视图；图6是本申请实施例四提供的半导体芯片的俯视图；图7是本申请实施例四提供的半导体芯片的层叠示意图。

结合图5以及图2，本申请实施例的第一电路结构120包括第一电路121，第一电路121与半导体衬底110绝缘，第一电路121在极化过程中电荷不断累积，易发生电路击穿。为此，第一电路121通过导电连接层200与第一电连接部130电性连接，在极化过程中半导体衬底110被构造为接地时，第一电路121通过导电连接层200和第一电连接部130实现接地，第一电路121的累积电荷通过导电连接层200、第一电连接部130和半导体衬底110对地释放，从而避免第一电路121被击穿。

可以理解的是，第一电路121可以是半导体芯片上完整的功能电路，也可以是半导体芯片上某功能电路的一部分，例如，第一电路121可以是像素电路，第一电路121也可以是像素电路中的未接地的那部分电路。

本申请实施例的第一电路结构120还包括第二电连接部122，第二电连接部122与半导体衬底110绝缘，第二电连接部122在极化过程中电荷不断累积，易发生电路击穿。第二电连接部122可以是焊盘、引脚、锡球等。为此，第二电连接部122通过导电连接层200与第一电连接部130电性连接，在极化过程中半导体衬底110被构造为接地时，第二电连接部122通过导电连接层200和第一电连接部130实现接地，第二电连接部122的累积电荷通过导电连接层200、第一电连接部130和半导体衬底110对地释放，从而避免第二电连接部122被击穿。

在一些实施例中，如图5所示，第二电连接部122与第一电路121相互独立，如此第二电连接部122和第一电路121无电性连接关系；如此，第二电连接部122和第一电路121分别通过导电连接层200连接至第一电连接部130。

在另一些实施例中，如图6和图7所示，第二电连接部122与第一电路121电性连接，第二电连接部122通常是第一电路121与其他器件或者电路电性连接的焊盘。如此，仅第二电连接部122通过导电连接层200与第一电连接部130电性连接，即可使得第一电路121和第二电连接部122在极化过程中的累积电荷经由导电连接层200、第一电连接部130和半导体衬底110对地释放，避免第一电路结构120被击穿。

下面结合图8至图9描述本申请实施例半导体芯片的区域划分和结构，其中，图8是本申请实施例提供的芯片本体的俯视图；图9是本申请实施例提供的芯片本体的层叠结构图。

结合图8和图9，本申请实施例的芯片本体100具有边缘无效区160以及有效区150，其中，边缘无效区160内形成的是边缘无效芯片(Ugly DIE)，有效区150内形成的是良品芯片(Gross DIE)。

其中，有效区150内设置有芯片单元151以及切割道152，其中，芯片单元151用于实现芯片功能，切割道152用于将半导体芯片切割形成单个独立的芯片单元151。

本申请实施例的芯片单元151具有多个，附图中仅仅示意出几个，用省略号……表示。多个芯片单元151阵列排布；相邻两个芯片单元151之间具有间隔，以形成切割道152，方便对半导体芯片进行切割，从而形成多个芯片单元151。其中，切割道152横向和纵向相交排布，本申请实施例对切割道152的宽度不做限定。

第一电路结构120的第一电路121和第二电连接部122均位于芯片单元151内部；导电连接层200的至少部分位于切割道152内，方便导电连接层200的断开工艺的进行；第一电连接部130的设置位置有多种，其可以位于有效区150，例如切割道152内，其也可以位于边缘无效区160等，后续详细说明。

本申请实施例的每个芯片单元151内设置有至少一个第一电路121和至少一个第二电连接部122；通常的一个芯片单元151内设置有多个第一电路121和多个第二电连接部122。各个芯片单元151的第一电路121和第二电连接部122均通过导电连接层200电性连接于第一电连接部130，从而对所有芯片单元151的未接地电路进行保护，防止发生击穿问题。

在一个芯片单元151中至少一个第一电路121与第二电连接部122电性连接，至少一个第一电路121与第二电连接部122相互独立。在一个芯片单元151中，至少一个第二电连接部122与第一电路121电性连接，其中至少一个第二电连接部122与第一电路121相互独立。在此需要说明的是，第一电路121和第二电连接部122并非一一对应的关系，例如，同一芯片单元151内的多个第一电路121可以均与同一个第二电连接部122电性连接，同一芯片单元151内的多个第一电路121可以分别与不同的第二电连接部122电性连接。

下面结合附图描述本申请实施例第一电连接部130的不同位置，图10是本申请实施例五提供的半导体芯片的俯视图；图11是本申请实施例六提供的半导体芯片的俯视图；图12是本申请实施例六提供的半导体芯片的层叠示意图；图13是本申请实施例七提供的半导体芯片的俯视图；图14是本申请实施例七提供的半导体芯片的层叠示意图；图15是本申请实施例八提供的半导体芯片的俯视图；图16是本申请实施例九提供的半导体芯片的俯视图。

结合图10，在本申请实施例中，第一电连接部130位于切割道152内。可以理解的是，第一电连接部130可以位于横向延伸的切割道内，也可以位于纵向延伸的切割道内。在芯片单元151大致呈矩形时，第一电连接部130可以位于芯片单元151的四个侧边区域的任一侧边区域内。

在一些实施例中，第一电连接部130为设置于切割道152内的电性测试焊盘。电性测试焊盘，也称为Test key，为半导体芯片的制程中固有结构，用于芯片制程中的电性测试等。如此，无需在切割道152额外布置第一电连接部130，利于简化工艺，提高生产效率。

本申请实施例在切割道152内设置有多个第一电连接部130，多个第一电连接部130可以沿横向延伸的切割道152间隔布置，也可以沿纵向延伸的切割道152间隔布置；其中部分第一电连接部130沿横向延伸的切割道152间隔布置，另外部分第一电连接部130沿纵向延伸的切割道152间隔布置。

第二电连接部122与其中任一第一电连接部130通过导电连接层200导电连接即可。

可选的，第二电连接部122与其所在的芯片单元151相邻的第一电连接部130通过导电连接层200导电连接，如此方便导电连接层200的走线布置。

当然，结合图10，对于独立于第二电连接部122的第一电路121，第一电路121与其中任一第一电连接部130通过导电连接层200导电连接即可。可选的，独立于第二电连接部122的第一电路121与其所在的芯片单元151相邻的第一电连接部130通过导电连接层200导电连接，如此方便导电连接层200的走线布置。

可选的，不同芯片单元151的第二电连接部122可以通过导电连接层200连接于同一第一电连接部130。

可选的，同一芯片单元151的多个第二电连接部122可以通过导电连接层200连接于同一第一电连接部130，也可以通过导电连接层200连接于不同的第一电连接部130。

在上述各种连接方式中，导电连接层200的形状可以呈直线状，导电连接层200的形状也可以呈L型，导电连接层200的形状可以大致呈U型等。本申请实施例对导电连接层200的走向形状不做限定，可以根据芯片布局灵活设置。

下面参照图11和图12描述第一电连接部130的另一种位置。首先需要说明的是，芯片单元151内的电路分为两类，一类是与半导体衬底110绝缘的第一电路结构120，另一类是与半导体衬底110电性连接的第二电路结构；相对应的，芯片单元151的焊盘具有两类，一类是与半导体衬底110电性连接的焊盘，定义为第一焊盘，这类焊盘也叫做GND Pad；另一类是与半导体衬底110绝缘的焊盘，定义为第二焊盘，第二焊盘与第一电路121电性连接。这两类焊盘通常均布置于芯片单元151的边缘区域，例如附图中示出的左侧边缘区域，当然，这并不是限制性的，芯片单元151的焊盘可以设置于四个侧边边缘的任一位置。

结合图11和图12，在本申请实施例中，第一电连接部130和第二电连接部122均位于芯片单元151内。示例性的，第一电连接部130和第二电连接部122均为芯片单元151内的焊盘，第一电连接部130可以为第一焊盘；第二电连接部122为第二焊盘。如此设置，方便导电连接层200的布置。

在同一芯片单元151内，第二电连接部122具有多个，多个第二电连接部122均通过导电连接层200与第一电连接部130电性连接；在同一芯片单元151内设置有多个第一电连接部130，第二电连接部122通过导电连接层200与其中任一第一电连接部130电性连接即可。需要说明的是，在第一电连接部130和第二电连接部122位于芯片单元151的不同侧边区域时，导电连接层200经由切割道152绕设，避免导电连接层200直接在芯片单元151内部穿设，一方面可以避免导电连接层200连接无需电性连接的部件，还可以避免去除导电连接层200时损伤芯片单元151内的电路结构，又可以方便利用切割道152切割的方式断开导电连接层200。

结合图11和图12，在一些实施例中，导电连接层200连接的第一电连接部130和第二电连接部122位于同一芯片单元151，如此设置利于缩短导电连接层200的长度，使得导电连接层200的走线布置简单，方便加工。

可以理解的是，在导电连接层200的实际布置中，其可以位于横向延伸的切割道152内，其也可以位于纵向延伸的切割道152内，使得导电连接层200可以位于芯片单元151的四个侧边区域的任一侧。在本申请实施例中，切割道152两侧相邻的两个芯片单元151中的一个芯片单元151的第二电连接部122连接的导电连接层200，位于该切割道152内，避免在同一切割道152内布置过多的导电连接层200导致工艺复杂和困难。示例性的，如附图8所示，导电连接层200均布置于芯片单元151左侧的切割道152内。

结合图13和图14，在另一些实施例中，导电连接层200连接的第一电连接部130和第二电连接部122位于不同的芯片单元151，如此布置，利于提高导电连接层200布置的灵活性。

示例性的，第一电连接部130所在的芯片单元151与第二电连接部122所在的芯片单元151相邻，例如，沿纵向方向相邻，当然，也可以沿横向方向相邻。如此布置，力高导电连接层200布置的多样性。

结合图15和图16描述第一电连接部130的又一种位置。

如图15和图16所示，第一电连接部130位于边缘无效区160，第一电连接部130可以是位于边缘无效区160的焊盘。第二电连接部122与第一电连接部130通过导电连接层200导电连接。各个芯片单元151的多个第二电连接部122均通过导电连接层200连接至边缘无效区160的第一电连接部130，如此布置使得导电连接层200的布线简单，无需在各个芯片单元151单独确定GND pad。

在一些实施例中，结合图15，第一电连接部130通过金属通孔与半导体衬底110电性连接，如此，在芯片本体100的制备过程中形成第一电连接部130，无需额外增加工序。

在另一些实施例中，结合图16，第一电连接部130通过引线131接地连接，例如，利用wire bond工艺将第一电连接部130接地连接。如此布置，利于提高第一电连接部130位置设定的灵活性，且无需改变芯片本体100的制程。

由此，本申请实施例提供的半导体芯片，包括芯片本体100和导电连接层200，其中，芯片本体100包括半导体衬底110，半导体衬底110被构造为在超声换能器的极化过程中接地连接；半导体衬底110上形成有第一电路结构120和第一电连接部130，第一电连接部130与半导体衬底110电性连接，而在极化过程中接地；第一电路结构120与半导体衬底110绝缘，导电连接层200电性连接于第一电连接部130和第一电路结构120之间，使得第一电路结构120通过导电连接层200、第一电连接部130以及半导体衬底110接地，从而使得第一电路结构120在极化过程中的累积电荷经由导电连接层200、第一电连接部130和半导体衬底110导出，避免第一电路结构120被击穿，从而提高超声换能器产品的良率。

本申请实施例还提供一种超声换能器的制备方法，利用上述实施例的半导体芯片，下面结合图17a至图17b进行具体描述。其中，图17a至图17b是本申请实施例一提供的超声换能器的制备方法流程图；

本申请实施例提供一种超声换能器的制备方法，其包括：

步骤S110：结合图17a，提供一本申请上述实施例的半导体芯片，并在半导体芯片的第一表面形成压电薄膜300。

其中，半导体芯片具有相对的第一表面和第二表面，半导体芯片的第一表面为半导体芯片设置有导电连接层200的表面。

在半导体芯片的第一表面形成压电薄膜300具体包括：制备压电共聚物溶液，并在半导体芯片的第一表面涂布压电共聚物溶液形成压电薄膜300。制备压电共聚物溶液包括：称重确定溶剂以及溶质质量、溶液配制以及过滤，形成压电共聚物溶液。压电共聚物溶液的溶质为压电共聚物，其可以是聚偏二氟乙烯(Polyvinylidene Fluoride，PVDF)或者聚偏二氟乙烯-三氟乙烯共聚物(Polyvinylidene Fluoride-trifluoroethylene，PVDF-TrFE)等常见的有机压电材料。涂布方式包括但不限于狭缝涂布、浸涂、喷涂、旋涂等。当然，对于AlN(氮化铝)、PZT(Lead Zirconium Titanate，锆钛酸铅)等无机压电材料，可以通过物理气相沉积的方式形成压电薄膜300。

步骤S120：结合图17b，对压电薄膜300进行极化。通过对压电薄膜300进行极化，使得压电薄膜300的电偶极子进行同一取向。极化方式包括接触式极化和非接触式极化，因极化方式不同，超声换能器的制备方法有所不同，后续进行示例性说明。

需要说明的是，在对压电薄膜300极化之前，制备方法还包括：在预设温度下对压电薄膜300进行晶化，使压电材料结晶为特定晶相；示例性的，对于PVDF-TrFE压电薄膜，晶化使得分子的晶向大部分变成β相位。如此，使得压电薄膜300在极化后具有较大的压电常数d33，进而利于提高超声换能器的灵敏度。

步骤S130：断开半导体芯片的导电连接层200。

为了避免导电连接层200影响超声换能器件正常工作，需要断开导电连接层200，保证超声换能器的独立性。因此，需要断开导电连接层200。断开导电连接层200可以在超声换能器封装结束后进行，也可以在制备超声换能器过程中进行；可以额外增加工序以断开导电连接层200，也可以复用现有的超声换能器的制备工艺以断开导电连接层200。下面结合具体的实现实施例对断开的具体方式进行描述。

图18a至图18f是本申请实施例二提供的超声换能器的制备方法流程图。

步骤S210：结合图18a，提供一本申请上述实施例的半导体芯片，并在半导体芯片的第一表面形成压电薄膜300。图18a与图17a相同，步骤S210具体可以参照步骤S110，在此不再赘述。

步骤S220：对压电薄膜300进行极化。具体可以参照步骤S120，在此不再赘述。

步骤S230：参照图18b，对极化后的压电薄膜300进行图形化。

示例性的，使用含有O

步骤S240：参照图18c，在压电薄膜300上形成顶电极400，顶电极400与半导体芯片上的驱动电路电性连接，以传输激励信号。

在本申请实施例中，顶电极400靠近焊盘区域的一侧向下延伸覆盖驱动电路的焊盘，从而实现与驱动电路的电性连接。当然这并不是限制性的，例如，还可以利用wire bond工艺在顶电极400和驱动电路的焊盘之间形成电性连接引线等。

可选的，顶电极400的材质包括但不限于导电银浆、导电金属(如Al、Ti、Cr等)、ITO、PEDOT(聚(3，4-乙烯二氧噻吩))、CNT(Carbon Nanotube，碳纳米管)、AgNW(Silvernano-wire，纳米银线)等多种导电材料中的一种。

步骤S250：参照图18d，在顶电极400上形成保护层500，从而对超声换能器进行保护。

可选的，保护层500的材质包括但不仅限于环氧树脂、丙烯酸树脂、酚醛树脂、聚氨酯、亚克力材料、铜箔胶等的一种。在实际生产中，可以基于保护层500材料的声阻选择与电子设备显示屏结构进行声学匹配，以有利于声波信号在界面之间的传递。

步骤S260：参照图18e和图18f，在形成保护层500之后，沿半导体芯片的切割道152切割半导体芯片，以形成多个芯片单元151。

超声换能器的制备一般在整面的半导体芯片(如6寸、8寸或者12寸的半导体芯片)上进行，在模组组装工艺前，需要对超声换能器阵列进行研磨切割以形成单颗的超声换能器。在本申请实施例中，沿着切割道152磨削半导体芯片，使之形成多个单颗的超声换能器，例如，采用砂轮磨削等。在此需要说明的是，实际切割时的切割道152与超声换能器具有一定的间隙，避免损伤超声换能器。

由此，本申请实施例采用非接触式的极化方式对压电薄膜300进行极化，并对压电薄膜300图形化，然后依次层叠形成顶电极400和保护层500，最后复用半导体芯片的研磨切割工艺，实现对导电连接层200的断开，从而使得芯片单元151内的第一电路结构120与第一电连接部130的电性连接断开，使得每个超声换能器独立。如此布置，不仅解决了极化过程中的电路击穿问题，而且无需增加额外的刻蚀工艺断开导电连接层200，使得超声换能器的制备更加简单，效率更高。

图19a至图19e是本申请实施例三提供的超声换能器的制备方法流程图。本申请实施例三的制备方法与实施例二的制备方法的区别在于断开导电连接层200的方式不同，且本申请实施例三种导电连接层200采用导电高分子聚合物制成。

步骤S310：结合图19a，提供一本申请上述实施例的半导体芯片，并在半导体芯片的第一表面形成压电薄膜300。图19a与图18a相同，步骤S310具体可以参照步骤S210，在此不再赘述。

步骤S320：对压电薄膜300进行极化。具体可以参照步骤S220，在此不再赘述。

步骤S330：参照图19b，对极化后的压电薄膜300进行图形化；同时，去除导电连接层200暴露于压电薄膜300的开窗区域320的部分。由于导电连接层200为导电高分子聚合物，在刻蚀压电薄膜300时，同时将暴露于开窗区域320内的导电连接层200去除，从而断开芯片单元151内第一电路结构120与第一电连接部130的电性连接。具体的刻蚀工艺可以参照步骤S230，在此不再赘述。

步骤S340：参照图19c，在压电薄膜300上形成顶电极400，顶电极400与半导体芯片上的驱动电路电性连接，以传输激励信号。步骤S340具体可以参照步骤S240，在此不再赘述。

步骤S350：参照图19d，在顶电极400上形成保护层500，从而对超声换能器进行保护。步骤S350具体可以参照步骤S250，在此不再赘述。

步骤S360：参照图19e，在形成保护层500之后，沿半导体芯片的切割道152切割半导体芯片，以形成多个芯片单元151。步骤S360具体可以参照步骤S260，在此不再赘述。

本实施例的制备方法，通过将导电连接层200的材质限定为导电高分子聚合物，在图形化压电薄膜300时，能够同时将导电连接层200去除；即复用压电薄膜300的图形化工艺去除导电连接层200，无需额外增加去除工艺，使得超声换能器的制备工艺简单，利于提高生产效率；且在超声换能器的制备过程中通过刻蚀工艺去除导电连接层200，无需在半导体芯片切割过程中考虑去除，使得导电连接层200的布置更加灵活。

图20a至图20i是本申请实施例四提供的超声换能器的制备方法流程图。本申请实施例四的制备方法与实施二的制备方法的区别在于断开导电连接层200的方式不同。

步骤S410：结合图20a，提供一本申请上述实施例的半导体芯片，并在半导体芯片的第一表面形成压电薄膜300。图20a与图18a相同，步骤S410具体可以参照步骤S210，在此不再赘述。

步骤S420：对压电薄膜300进行极化。具体可以参照步骤S220，在此不再赘述。

步骤S430：参照图20b，对极化后的压电薄膜300进行图形化。图20b与图18b相同，步骤S430具体可以参照步骤S230，在此不再赘述。

步骤S440：参照图20c，在半导体芯片和图形化后的压电薄膜300上形成光阻层800。光阻层800可以是正性或者负性光刻胶中的一种。光阻层800的厚度能够将压电薄膜300的边缘覆盖。结合图20c，图形化后的压电薄膜300形成压电薄膜300和开窗区域320，光阻层800覆盖在压电薄膜300和开窗区域320对应部分的半导体芯片上。

步骤S450：参照图20d，图形化光阻层800，形成刻蚀窗口810，以露出至少部分导电连接层200。刻蚀窗口810位于半导体芯片的切割道152内，使得露出的导电连接层200位于半导体芯片的切割道152内。如此设置，在后续步骤中去除导电连接层200时，避免影响芯片单元151。示例性的，采用掩膜曝光的方式图形化光阻层800。

步骤S460：参照图20e，去除露出的导电连接层200，示例性的，采用刻蚀工艺去除露出的导电连接层200，断开芯片单元151内第一电路结构120与第一电连接部130的电性连接，使得芯片单元151之间独立。刻蚀工艺可以是干法刻蚀或者湿法刻蚀，可以根据导电连接层200的具体材质进行选择。

可以理解的是，半导体芯片上残留的部分导电连接层200对超声换能器件的工作不产生影响。

步骤S470：参照图20f，去除光阻层800。使用去胶工艺去除剩余的光阻层800，例如，利用清洗液清洗去除剩余的光阻层800。

步骤S480：参照图20g，在压电薄膜300上形成顶电极400，顶电极400与半导体芯片上的驱动电路电性连接，以传输激励信号。步骤S480具体可以参照步骤S240，在此不再赘述。

步骤S490：参照图20h，在顶电极400上形成保护层500，从而对超声换能器进行保护。步骤S490具体可以参照步骤S250，在此不再赘述。

步骤S500：参照图20i，在形成保护层500之后，沿半导体芯片的切割道152切割半导体芯片，以形成多个芯片单元151。步骤S500具体可以参照步骤S260，在此不再赘述。

本申请实施例采用非接触式的极化方式对压电薄膜300进行极化，并对压电薄膜300图形化，然后利用光阻层800开窗暴露导电连接层200，并去除露出的导电连接层200，从而实现对导电连接层200的断开。在超声换能器的制备过程中通过刻蚀工艺断开导电连接层200，无需考虑在后续半导体芯片切割过程中考虑去除，使得导电连接层200的布置更加灵活。

图21a至图21g是本申请实施例五提供的超声换能器的制备方法流程图。本申请实施例五提供的制备方法与实施例二的制备方法的区别在于极化方式的不同，本申请实施例五的制备方法采用接触式极化的方式。

步骤S510：结合图21a，提供一本申请上述实施例的半导体芯片，并在半导体芯片的第一表面形成压电薄膜300。图21a与图18a相同，步骤S510具体可以参照步骤S210，在此不再赘述。

步骤S520：结合图21b在压电薄膜300上形成极化电极层410。极化电极层410用于连接极化电源。可选的，极化电极层410的材质包括但不限于导电银浆、导电金属(如Al、Ti、Cr等)、ITO、PEDOT、CNT、AgNW等多种导电材料中的一种。极化电极层410的材质具有导电性能即可；可选的，极化电极层410的材质可以与顶电极的材质相同，如此设置，极化电极层410可以作为顶电极一部分存在。可以采用顶电极的形成工艺以形成极化电极层410，利于简化超声换能器的制备工艺。

步骤S530：结合图21c，提供一承载盘600，并通过承载盘600支撑半导体芯片的第二表面；并利用接触式极化方式对压电薄膜300进行极化。

承载盘600与半导体芯片背离压电薄膜300的第二表面接触，并起到支撑半导体芯片的作用。

在一些实施例中，承载盘600导电，例如承载盘600为金属盘，此时，承载盘600用于与极化电源的正极或者负极电性连接，并且承载盘600接地设置。如此，第一电路结构120在极化过程中产生的累积电荷，经由第二电连接部122、导电连接层200、第一电连接部130、半导体衬底110以及承载盘600导出至地，避免第一电路结构120被击穿，从而提高超声换能器产品的良率。在本实施例中，承载盘600导电，与极化电源电性连接简单方便。

为了保证累积电荷导出顺利，承载盘600与半导体衬底110紧密接触。示例性的，承载盘600设置有通孔，通孔连接抽真空设备，以将半导体芯片稳定吸附于承载盘600上；当然，还可以设置其他固定结构，将半导体芯片固定于承载盘600上，保证承载盘600与半导体衬底110的紧密接触。

在另一些实施例中，承载盘600为绝缘体时，半导体芯片的半导体衬底110用于与极化电源的正极或者负极电性连接，半导体衬底110被构造为在压电薄膜300进行极化时接地。此时，承载盘600仅起到支撑作用。

以承载盘600导电为例，在进行极化之前，极化电源700的正极与极化电极层410电性连接，极化电源700的负极与承载盘600电性连接。当然，极化电源700的正负极连接可以互换，例如极化电源700的负极与极化电极层410电性连接，极化电源700的正极与承载盘600电性连接。然后，通过极化电源700在压电薄膜300上施加预设强度的极化电压，使得压电薄膜300中的压电材料分子进行极化以形成统一的电偶极子取向，从而使压电薄膜300具有良好的压电性能。

步骤S540：结合图21d，对极化电极层410和压电薄膜300进行图形化。对极化电极层410和压电薄膜300图形化的工艺具体可以参照步骤230，在此不再赘述。在此需要说明的是，为了避免影响超声换能器的总体厚度，本实施例的极化电极层410的厚度与本实施例的顶电极400的厚度之和，等于实施例二制备方法中的顶电极的厚度。

步骤S550：结合图21e，在图形化后的极化电极层410上形成顶电极400，顶电极400与半导体芯片上的驱动电路电性连接。步骤S550具体可以参照步骤S240，在此不再赘述。

步骤S560：结合图21f，在顶电极上形成保护层。步骤S560具体可以参照步骤S260，在此不再赘述。

步骤S570：结合图21g，在形成保护层500之后，沿半导体芯片的切割道152切割半导体芯片，以形成多个芯片单元151。步骤S570具体可以参照步骤S260，在此不再赘述。

本实施例的制备方法，利用接触式极化方式对压电薄膜300进行极化，先在压电薄膜300上层叠形成极化电极层410，用于压电薄膜300的极化。

本申请实施例还提供一种超声换能器，其利用上述任一种制备方法形成；或者，利用上述任一的半导体芯片制成。因此本申请提供的超声指纹传感器也具有与上述制备方法和半导体芯片的相同的优点，在此不再赘述。

本申请实施例还提供一种电子设备，其包括：盖板以及上述的超声换能器，超声换能器安装于盖板的下方。

盖板起到保护作用，从而可以提高超声换能器的可靠性。盖板的顶面朝向接触对象(例如，用户的手指)。盖板可以为能够被超声波穿透的材料，例如玻璃、金属或复合材料等。另外，盖板可以直接为电子设备的壳体或者显示屏，或者盖板可以镶嵌于电子设备的壳体中。

本申请实施例提供的电子设备，由于其包括上述超声换能器，因此本申请实施例提供的电子设备也具有与上述的超声换能器相同的优点，在此不再赘述。

作为示例而非限定，本申请实施例中的电子设备可以为终端设备、手机、平板电脑、笔记本电脑、台式机电脑、游戏设备、车载电子设备或穿戴式智能设备等便携式或移动计算设备，以及电子数据库、汽车、银行自动柜员机(Automated Teller Machine，ATM)等其他电子设备。其中的穿戴式智能设备包括功能全、尺寸大、可不依赖智能手机实现完整或部分功能的设备，例如智能手表或智能眼镜等，以及包括只专注于某一类应用功能并且需要和其它设备如智能手机配合使用的设备，例如各类进行体征监测的智能手环、智能首饰等设备。

在本申请的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在以上描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。