用于形成堆叠式FET器件的方法

技术领域

本公开涉及用于形成堆叠式场效应晶体管(FET)器件(例如互补场效应晶体管CFET器件)的方法。

背景技术

互补场效应晶体管(CFET)器件是具有互补的一对FET的晶体管器件，该互补的一对FET堆叠在彼此的顶部(例如，堆叠在pFET底部器件的顶部上的nFET器件，或反之)。与pFET和nFET的传统并排布置相比，CFET允许减小的占地面积。由CFET提供的两个器件级(例如“2级中间工序/MOL”)进一步允许(例如在后道工序/BEOL中)减少的布线层的使用。因此，CFET有助于实现面积高效的电路系统。

可以使用单片办法和顺序办法来形成CFET器件。“单片”CFET可包括与顶部器件和底部器件在物理上和电气上共用的栅极电极(即单片栅极电极)。同时,“顺序CFET”允许顶部器件和底部器件使用分开的栅极电极。

在某些类型的电路单元中，具有电连接的栅极是合乎需要的。在顺序CFET的情况下，这可以通过连接顶部FET和底部FET的栅极的短垂直顶部-到-底部-栅极-通孔来实现。然而，形成此类连接可能会带来复杂性。因此，需要改进形成具有电连接的顶部栅极电极和底部栅极电极的顺序CFET的方式。

发明内容

本发明构思的目的是解决这一需要，并提供一种用于形成具有共用栅极电极的堆叠式场效应晶体管器件(例如顺序CFET)的经改进方法。

根据本发明构思的一方面，提供了一种用于形成堆叠式场效应晶体管FET器件的方法。该方法包括：

形成底部FET器件，该底部FET器件包括源极、漏极、源极和漏极之间的沟道层以及沿沟道层布置的底部栅极电极；

在底部FET器件上方形成介电接合材料的接合层；以及

在接合层上形成顶部FET器件，其中形成顶部FET器件包括：

在接合层上形成包括沟道层的鳍结构；

蚀刻穿过接合层以在鳍结构下方形成包括介电接合材料的接合层图案；

形成跨鳍结构延伸的虚设栅极；

形成第一间隔物层，该第一间隔物层包括覆盖虚设栅极的侧表面以限定虚设栅极间隔物的部分以及覆盖鳍结构和接合层图案的侧表面的部分；

在形成第一间隔物层之后，在鳍结构和接合层图案中形成切口，包括蚀刻穿过鳍结构并随后穿过虚设栅极的两侧处的接合层图案以使得接合层图案部分上的鳍结构部分被保留在虚设栅极和虚设栅极间隔物下方，其中鳍结构部分和接合层图案部分位于底部栅极电极上方；

通过在横向上回蚀暴露在虚设栅极两侧的接合层图案部分的侧表面部分，在鳍结构部分下方形成槽；

去除第一间隔物层并随后形成覆盖虚设栅极的侧表面并填充槽的第二间隔物层，并且暴露虚设栅极的两侧处的鳍结构部分的沟道层的端表面；

其中在形成第二间隔物层之后，该方法还包括：

在沟道层的所暴露的端表面上外延地生长源极主体/漏极主体；

随后，相对于第二间隔物层选择性地去除虚设栅极，以形成暴露鳍结构部分的上部栅极腔部分；

形成暴露底部栅极电极的上表面的下部栅极腔部分，包括通过经由上部栅极腔使接合层图案部分经受各向同性蚀刻工艺来去除接合层图案部分，其中蚀刻工艺相对于第二间隔物层的间隔物材料选择性地蚀刻介电接合材料；以及

在上部栅极腔部分和下部栅极腔部分中形成栅极电极，包括沿沟道层延伸的上部栅极电极部分和与底部栅极电极的上表面接触的下部栅极电极部分。

本发明的用于形成堆叠式FET器件的方法实现了在FET器件中形成共用栅极电极的经改进方式。措辞“共用栅极电极”在此是指形成在上部栅极腔部分和下部栅极腔部分中的栅极电极(即“顶部栅极电极”)连同与下部栅极部分接触的底部栅极电极。

具体而言，该方法允许通过使用各向同性蚀刻工艺去除与沟道层交叠(如沿垂直方向所见)的接合层的一部分，在沟道层正下方的空间中形成共用栅极电极。这使得能够形成顶部-到-底部栅极电极连接，而不需要形成具有相应增加的侧栅极延伸的底部栅极电极和顶部栅极电极，该侧栅极延伸在横向上向沟道层的侧面突出。经增加的侧栅极延伸本来可导致寄生电容增加。另外，顶部栅极电极的形成在下部栅极腔部分中的部分可以提供具有经增加的横截面积(即，在水平面中)的栅极-到-栅极接触，并从而降低电阻率。

在介电接合材料的各向同性蚀刻期间，第二间隔物(间隔物材料的，其不同于介电接合材料)可被用作蚀刻掩模，在横向上约束各向同性蚀刻到栅极腔部分，并从而掩蔽源极/漏极区免于该各向同性蚀刻工艺。

诸如“顶部”、“上部”、“底部”、“下部”、“下方”、“垂直”、“堆叠在顶部”、“上方”、“在横向上”和“水平”之类的相对空间术语被用于指示在堆叠式FET器件的参照系内的位置或方向。具体而言，“顶部”、“底部”、“下部”、“垂直”和“堆叠在顶部”可以相关于堆叠式FET器件的自底向上方向(即，从底部FET朝向顶部FET的方向)来理解，或者等同地相关于在其上形成堆叠式FET器件的基板(具体而言是基板的主延伸平面)的法线方向来理解。相应地，术语“水平”和“横向”可以理解为横向于自底向上方向(即相关于/沿基板(的主延伸平面))的位置或取向。

措辞“堆叠式场效应晶体管器件”由此是指包括底部FET和堆叠在底部FET顶部的顶部FET的器件。更具体而言，顶部FET可以被布置在底部FET器件的正上方。“正上方”在此被理解为底部FET和顶部FET的相对布置，使得底部FET和顶部FET的相应源极和漏极以及底部和顶部栅极电极与共同的几何垂直平面相交。堆叠式FET器件可以是所谓的互补FET器件。换言之，底部FET可以是第一导电类型(例如n型)，而顶部FET可以是堆叠在底部FET顶部的第二相反导电类型(例如p型)。

措辞在源极和漏极“之间”的沟道层是指在源极和源极之间延伸并连接源极和漏极的沟道层。更具体而言，沟道层可以是水平取向的沟道层，例如在水平方向上在源极和漏极之间延伸。

如在“沿至少一个沟道层布置的底部栅极电极”中所述的措辞“沿……布置”在此是指底部栅极电极设置在沟道层的一个或多个侧面上。

措辞“接合层”在此是指布置在顶部FET和底部FET之间的层或复合层结构，用于将顶部FET和底部FET接合在一起。因此，共用栅极电极可以形成桥接(绝缘)接合层的连接。

如本文所使用的，与层或材料的“去除”或“蚀刻”相结合的术语“选择性”要被理解为通过选择性蚀刻工艺来去除该层或该材料，其中待选择性地去除/蚀刻的层或材料的去除速率/蚀刻速率超过暴露于该蚀刻工艺的至少一个其他层或材料的去除速率/蚀刻速率。

虚设栅极可以在蚀刻接合层之前被形成，其中虚设栅极和鳍结构可以在蚀刻接合层时用作蚀刻掩模，使得接合层图案包括鳍结构下方的介电接合材料和虚设栅极下方的介电接合材料。

在蚀刻接合层之前形成虚设栅极可能是有利的，因为它可以降低来自底部栅极电极的金属污染的风险，或者在一些实施例中可能存在的基于金属氧化物的蚀刻停止层的风险。

作为替换，虚设栅极可以在蚀刻穿过接合层之后被形成，并因此跨鳍结构和鳍结构下方的接合层图案延伸。

该方法还可包括在源极/漏极主体上沉积介电覆盖材料，以及在介电覆盖材料上沉积掩模层，其中掩模层可以在去除接合层图案部分时充当蚀刻掩模。

因此，源极/漏极主体和介电覆盖材料可以从上方被掩模层掩蔽，并且在横向上/从侧面被第二间隔物层掩蔽。

掩模层可以在去除虚设栅极时进一步充当蚀刻掩模。

可以在虚设栅极上提供硬掩模材料的封盖层，其中可以形成掩模层以覆盖介电覆盖材料并暴露封盖层。该方法还可包括相对于掩模层选择性地将封盖层开口以暴露虚设栅极，并随后去除虚设栅极。

该方法还可包括在去除虚设栅极之后，共形地沉积栅极介电层，其中形成底部栅极电极可包括沉积栅极电极材料。该方法还可包括在沉积栅极电极材料之前使用自顶向下各向异性蚀刻来将栅极介电层开口。

措辞“共形沉积”在此是指导致共形地生长的层或膜的沉积工艺。共形沉积可以使用原子层沉积(ALD)工艺实现。

栅极电介质的共形沉积便于高质量膜的沉积，具有均匀厚度和在任何方向上的表面的可靠覆盖，例如包括沟道层的垂直取向的侧表面以及沟道层的水平取向的底表面。

通过在沉积栅极电极材料之前使用自顶向下各向异性蚀刻来将栅极电介质开口，栅极电介质的一部分沉积在下部栅极腔部分的底表面上。由此，顶部栅极电极可以形成为与底部栅极电极直接接触。更具体而言，通过在自顶向下方向上蚀刻栅极电介质，栅极电介质可以从与沟道层相邻的下部栅极腔部分的底表面的一部分或者从与沟道层相邻且在相对于沟道层的相对侧处的一对底表面部分被去除。

鳍结构部分还可包括沟道层上方的虚设介电材料的虚设层，其中鳍结构部分的虚设层在用于将栅极介电层开口的自顶向下各向异性蚀刻期间抵消对沉积在沟道层上的栅极介电材料层的部分的蚀刻。

因此，在沟道层上方具有虚设层可以是有利的，因为它可以降低损坏沉积在沟道上的栅极电介质的部分的风险以及损坏沟道层的风险。因此，虚设层可以作为蚀刻掩模，从而例如在用于将栅极介电层开口的自顶向下各向异性蚀刻期间，防止对布置在虚设层下方的顶部FET的沟道层的蚀刻。

由于虚设层由介电虚设材料形成，因此虚设层将不会形成顶部FET的电活性部分，并且因此虚设层上的栅极电介质的存在不是正确器件操作的要求。

虚设材料可以由与接合层的材料不同的介电材料形成。这允许虚设层在接合层的蚀刻以形成接合层图案期间用作蚀刻掩模。换言之，用于去除接合层图案部分的各向同性蚀刻工艺可以相对于间隔物材料和虚设材料两者选择性地蚀刻介电接合材料。

该方法还可包括在栅极介电层上共形地沉积功函数金属层，并使用自顶向下各向异性蚀刻来将功函数金属层开口并随后将栅极介电层开口，其中在用于将功函数金属层的自顶向下各向异性蚀刻期间，虚设层还抵消对功函数金属层的沉积在栅极介电层的所述部分上的部分的蚀刻，栅极介电层的所述部分沉积在沟道层上。

因此可以避免在底部栅极电极和顶部FET的栅极电极之间存在功函数金属，这本来可往往导致顶部栅极电极和底部栅极电极之间的接触电阻增加。

在将功函数金属层开口之后，栅极电极材料可被沉积在功函数金属层的剩余部分上，使得功函数金属层的剩余部分形成栅极电极的一部分。

鳍结构还可包括沟道层和虚设层之间的牺牲半导体材料的牺牲层。该方法还可包括：

在去除虚设栅极之后，使用具有对牺牲半导体材料的选择性的各向同性蚀刻从鳍结构部分去除牺牲层，以在沟道层的上表面和虚设层的下表面之间形成腔，并且随后沉积栅极介电层。

在沉积栅极电介质之前去除沟道和虚设层之间的牺牲层允许将栅极电介质沉积在沟道层的上表面上。这相应地适用于栅极电极材料，以及可以如上所述沉积在栅极电介质上的栅极功函数金属。由此，上部栅极电极部分也可以沿沟道层的上表面来被形成。

该方法还可包括在形成第二间隔物层之前，通过在横向上回蚀暴露在虚设栅极的两侧处的牺牲层的端表面，来在沟道层和虚设层之间在鳍结构部分中形成槽，其中可随后形成第二间隔物层以进一步填充鳍结构部分中的槽。

填充鳍结构部分中的槽的第二间隔物层的各部分可以相应地在牺牲层的端表面上限定所谓的“内部间隔物”。第二间隔物层的内部间隔物部分可以(与第二间隔层的其他部分一样)将各向同性蚀刻在横向上约束到栅极沟槽，并因此掩蔽源极区/漏极区以免于该各向同性蚀刻工艺。通过在牺牲层去除期间掩蔽源极区/漏极区以免于蚀刻，内部间隔物可以进一步便于后续沟道释放步骤。内部间隔物还可以提供最终器件中的源极/漏极区和顶部栅极电极之间的物理和电隔离。

由于在形成第二间隔层之前去除了第一间隔物层，所以第二间隔物层也可被形成在虚设栅极的侧表面上。

形成第一间隔物层可以包括共形地沉积第一间隔物材料并且随后沿自顶向下方向回蚀所沉积的第一间隔物材料，以使得所沉积的第一间隔物材料的各部分保留以形成第一间隔物层。

换言之，可以去除水平表面上的所沉积的第一间隔物材料的各部分，并且可以保留垂直取向表面(例如，虚设栅极的侧表面)上的所沉积的第一间隔物材料的各部分，以形成第一间隔物层。第一间隔物材料在此可以指一种或多种第一间隔物材料，使得可以共形地沉积并回蚀至少一种第一间隔物材料以形成第一间隔物层。

形成第二间隔物层可包括共形地沉积第二间隔物材料并且随后回蚀所沉积的第二间隔物材料，使得在水平取向表面上所沉积的第二间隔物材料的各部分被去除且在垂直取向平面上所沉积的第二间隔物材料的各部分保留，以形成第二间隔物层。第二间隔物材料在此可以指一种或多种第二间隔物材料，使得可以共形地沉积并回蚀至少一种第二间隔物材料以形成第二间隔物层。

该方法还可包括在沉积第二间隔物材料之后，在虚设栅极的两侧上形成块掩模，每个块掩模被形成为具有如下厚度：使得沉积在槽中的在鳍结构部分下方的第二间隔物材料部分被覆盖，其中块掩模掩蔽在鳍结构部分下方在槽中的第二间隔物材料的所述部分，使得其中的第二间隔物材料的所述部分被保留以在其中限定第二间隔物层的一部分。

这便于将第二间隔物材料保留在鳍结构部分下方的槽中，而与接合层的厚度无关。

该方法还可包括在底部FET器件上形成蚀刻停止层，其中随后在蚀刻停止层上形成接合层。形成下部栅极腔部分还可包括去除覆盖底部栅极电极的蚀刻停止层的一部分。在形成顶部FET器件期间，蚀刻停止层可以掩蔽底部FET器件的各层和结构。蚀刻停止层可以例如由金属氧化物形成。

附图说明

通过参考附图的说明性和非限制性的以下详细描述，可更好地理解以上以及其他目的、特征和优点。在附图中，除非另有说明，否则相似的附图标记将用于相似的元件。

图1-18示出了根据一实施例的用于形成堆叠式场效应晶体管器件的方法。

图19-20示出了根据又一实施例的用于形成堆叠式场效应晶体管器件的方法。

具体实施方式

现在将在下文参考示出各实施例的附图来更全面地描述本发明构思。然而，本发明构思可以以许多不同的形式实现，并且不应被解释为限于本文阐述的变型；相反，提供这些变型是为了彻底性和完整性，并向本领域技术人员充分传达本发明构思的范围。

现在将参考图1至18描述用于形成堆叠式场效应晶体管(FET)器件的方法的实施例。应注意，不同层的相对尺寸可不代表堆叠式FET器件的物理实现。例如，出于说明目的，本文中可能夸大了一些结构和层。

在附图中，X轴和Y轴分别表示第一和第二水平方向。X轴和Y轴平行于基板12的主平面延伸(如图1的第一截面图所示)，顶部FET器件100和底部FET器件200形成在基板12上。X轴平行于顶部FET器件和底部FET器件的沟道方向。Y轴横向于X轴。Z轴表示垂直或自顶向下的方向(垂直于基板12)。因此，此处使用的诸如“顶部”和“底部”等术语与Z轴相关。

每一附图(图4和图7除外)包括FET器件10的三个不同视图，其中第一视图(左)是沿第三视图(右)中所示的平面A-A’的截面。第二视图(中)是沿第三视图中所示的平面B-B’的截面。第三视图是沿第一和第二视图中所示的平面C-C’的截面。在各附图中，不同的层(例如，不同的材料)由不同的图案填充表示。相反，相同材料的层由相同图案填充表示。

图1示出了待形成的堆叠式FET器件的初步或中间器件结构10，其在进一步加工后可被加工成最终功能堆叠式FET器件。最终功能FET器件可以是互补FET器件，即FET器件可包括第一导电类型的顶部FET和第二相反导电类型的底部FET，例如，顶部FET是p型FET而底部FET是n型FET，或反之。

底部FET器件级包括底部FET器件100。底部FET器件100可以是适合作为堆叠式FET器件(尤其是互补FET)中的底部FET器件的任何常规FET。在此所示的底部FET器件100示出了一个底部沟道层102。然而，底部沟道层102可以是包括两个或更多个沟道层(未示出)的底部器件层结构的一部分。底部FET器件100还包括源极区104和漏极区106。源极区104和漏极区106仅示意性地示出，但可以包括在沟道层102的相应端部外延地生长的源极和漏极主体。源极区104、漏极区106还可以包括用于形成源极和漏极触点的源极电极/漏极电极。源极电极/漏极电极可以是通常用作源极电极/漏电极材料的任何常规金属。示例金属包括W、Al、Ru、Mo或Co。如图所示，源极区104/漏极区106可以覆盖有介电层108，例如由诸如SiO

底部FET器件100还包括沉积在底部沟道层102上的栅极介电层110(例如，高k电介质，诸如HfO

底部栅极电极112可包括包含一种或多种金属(诸如功函数金属和填充金属)的栅极电极材料。根据所示示例，底部栅极电极112包括功函数金属层113。功函数金属层113可被设置在栅极介电层110上。如图所示，底部栅极电极112可以可选地包括被设置在(第一)功函数金属层113上的一个或多个附加功函数金属层，通常标记为114。如图所示，底部栅极电极112还可包括一种或多种栅极填充金属，通常标记为116。

如上所述，底部FET器件100可被形成在基板12上。因为底部FET器件100可以包括此处未示出的附加层，所以基板12仅在距底部器件FET 100的底部的一定距离处示意性地示出。基板128可以是适用于互补FET的常规半导体基板。基板128可以是单层半导体基板，例如由诸如Si基板、锗(Ge)基板或硅锗(SiGe)基板之类的块状基板(bulk substrate)形成。然而，多层/复合基板也是可能的，诸如块状基板上的外延地生长的半导体层或绝缘体上半导体(SOI)基板(诸如绝缘体上硅基板、绝缘体上锗基板或绝缘体上硅锗基板)。为了说明清楚，在随后的附图中省略了基板12。

如图1所示，底部FET器件级可包括串联的若干(例如两个或更多个)底部FET器件。可以在顶部FET器件级中形成对应数量的顶部FET器件。下面将参考一个底部FET器件和一个顶部FET器件来描述该方法。然而，可以相应地加工任何进一步的底部FET器件和顶部FET器件。

在图2中，在底部FET器件100上形成了接合层202。在下面的描述中，将假设接合层202由单个介电接合材料的单个层形成。然而，接合层202可以更一般地是两种或更多种不同介电接合材料的复合层结构。接合层112可以由一层或多层绝缘材料，例如氧化物(诸如氧化硅SiO

在图2中，蚀刻停止层130已被形成在底部FET器件100的顶部，其中接合层202被形成在蚀刻停止层120的顶部。然而，在其他实施例中，可以省略蚀刻停止层，其中接合层202可被形成在底部FET器件100的顶部上，即直接在底部FET器件100的上表面上。蚀刻停止层130可以例如由诸如Al

鳍结构204已被形成在接合层202上。鳍结构204的纵向尺寸沿X方向取向。鳍结构204包括多个沟道层206。诸沟道层204可以由相同沟道半导体材料(以下称为“沟道材料”)制成。鳍结构204还包括与沟道层206交替布置的多个牺牲层208。牺牲层208可以由不同于沟道材料的牺牲半导体材料形成。

图2中所示的沟道层206和牺牲层208的数量只是示例。鳍结构204可包括更小或更大数量的沟道层和牺牲层，这取决于例如成品器件中所需的沟道层数和栅极类型(例如，全环绕栅极或三栅极)。

如图所示，鳍结构204还可包括介电材料的最顶层210。根据所示的实施例，层210可以在该方法的各个阶段被保留并用作蚀刻掩模，并且在成品顶部FET器件中保留为“虚设沟道”。层210及其材料可以相应地在下文中被表示为“虚设层210”和虚设介电材料。虚设介电材料的示例包括硬掩模材料，例如氧化物、氮化物、碳化物，诸如SiN、SiC、SiCO、SiCN或SiBCN。如图所示，虚设层210可以形成鳍结构204的最顶层。

可以通过图案化包括沟道层和牺牲层的初始器件层结构来形成鳍结构204。初始器件层结构的各层可以形成为外延层，例如使用本身已知的沉积技术(诸如化学气相沉积CVD或物理气相沉积PVD)外延地生长。初始器件层结构可以例如形成在施体晶片上，转移到接合层202，并随后被图案化以限定鳍结构。如本领域本身已知的，接合可包括接合前的子步骤(诸如等离子体处理、冲洗和对准)以及接合后的步骤(诸如活化退火)。可以使用常规鳍图案化技术(例如诸如光刻和蚀刻(“光刻-蚀刻”)之类的单图案化技术或者诸如(光刻蚀刻)

沟道层206和牺牲层208可各自是含Si层，其中不同层具有不同的Ge含量。例如，沟道层206可以是Si层，而牺牲层208可以是SiGe层。例如，牺牲层208可以是Si

一般而言，沟道层206和牺牲层208可被形成为纳米片，即纳米片形状的层，从而允许形成基于纳米片的FET。纳米片可以例如具有10nm至30nm范围内的宽度(即，沿Y方向)和3nm至10nm范围内或更小的厚度(即，沿Z方向)。如图所示，沟道层206可被形成为具有相等或至少类似的厚度。牺牲层208也可被形成为具有相等或至少类似的厚度，例如与沟道层206相等或类似的厚度。

如图2进一步示出的，虚设栅极212已被形成为跨鳍结构204沿Y方向延伸。虚设栅极212可以形成将在稍后阶段形成的最终功能栅极结构的占位体。

为了便于最终的顶部FET器件的顶部栅极电极和底部FET器件100的底部栅极电极112之间的栅极-到-栅极接触，可以在底部栅极电极114正上方的位置处形成虚设栅极212，使得虚设栅极212与底部栅极电极116交叠，如沿自底向上/垂直方向(例如Z方向)观察的。虚设栅极212可以以本领域本身已知的方式，例如通过使用合适的单图案化或多重图案化技术来图案化虚设栅极材料层(例如非晶硅)，来形成。

如图所示，虚设栅极212还可以设置有硬掩模材料的封盖层214，该封盖层214是从先前的虚设栅极图案化步骤中剩余的。

在图3中，接合层202已在使用鳍结构204和虚设栅极212(具有封盖层214)作为蚀刻掩模的同时被自顶向下蚀刻以形成接合层图案202’。如图所示，蚀刻可以完全延伸穿过接合层202，并停止在蚀刻停止层130上(或者如果省略蚀刻停止层，则停止在底部FET器件100的上表面上)。可以使用用于蚀刻介电接合材料的任何合适的(各向同性或各向异性，湿法或干法)蚀刻工艺。图4提供了所得的接合层图案202’的俯视示意图。接合层图案202’也可以称为“一次图案化的接合层”。接合层图案202’包括保留在鳍结构204下方的介电接合材料的第一图案部分202a和保留在虚设栅极212下方的介电接合材料的第二图案部分202b。

如可从图3和4理解的，接合层图案202’可包括第一和第二图案部分202a、202b所共用的部分，即被鳍结构204和虚设栅极212两者掩蔽的介电接合材料部分，即在虚设栅极210与鳍结构204交叠的位置处。如图4中所示，接合层图案202’的对应的第二图案部分可被保留在每一又一虚设栅极下方。

在图5中，在虚设栅极212的侧表面上形成了第一间隔物层216。可以通过共形地沉积第一间隔物材料并且随后沿自顶向下方向(例如负Z方向)回蚀所沉积的第一间隔物材料，以使得所沉积的第一间隔物材料的各部分保留以在虚设栅极212的侧表面上形成第一间隔物层，来形成第一间隔物层216。可以使用各向异性干法蚀刻工艺。由于在形成间隔物层216之前已经蚀刻了接合层202，因此第一间隔物层216还可被形成在接合层图案202’的侧表面上，例如第一图案部分202a的侧表面和第二图案部分202b的侧表面。第一间隔物层216可被另外形成在鳍结构204的侧表面的未被虚设栅极212覆盖的部分上。第一间隔物层216的形成在虚设栅极212的侧表面上的部分可以被称为虚设栅极间隔物。第一间隔物层216可以由介电材料，例如由ALD沉积的氧化物、氮化物或碳化物，诸如SiN、SiC、SiCO、SiCN或SiBCN，来形成。

在图6中，通过首先在使用虚设栅极212和其上的第一间隔物层216作为蚀刻掩模的同时蚀刻穿过鳍结构204并随后蚀刻穿过接合层图案202’，来在鳍结构204和接合层图案202’中形成了切口。可以使用自顶向下各向异性蚀刻来形成切口。可以使用不同的蚀刻工艺来蚀刻穿过鳍结构204并随后蚀刻穿过接合层图案202’。具体而言，可以使用不同的蚀刻工艺来蚀刻穿过介电材料虚设层210以及半导体沟道层206和牺牲层208。接合层图案202’的剩余部分上的鳍结构204的一部分(即“鳍结构部分204a”)因此可被保留在虚设栅极212和其上的栅极间隔物/第一间隔物层216下方。图7提供了接合层图案202”的剩余部分的俯视示意图。接合层图案202”也可以称为“两次图案化的接合层”。接合层图案202”包括第二图案部分202b，其仍保留在虚设栅极212下方。然而，被鳍结构204中的切口暴露的第一图案部分202a的(子)部分已被去除。因此，附图标记202c表示在鳍结构部分204a正下方/与鳍结构部分204交叠的接合层图案202”的(子)部分。如图6所示，鳍结构部分204a和接合层图案部分202c位于底部栅极电极112的正上方。图7还示出了在接合层图案202”的侧表面上形成的第一间隔物层216的各部分。在图8中，通过在横向上回蚀在虚设栅极212两侧的接合层图案部分202c的侧表面部分，在鳍结构部分204a下方形成了槽218。可以通过使用各向同性蚀刻工艺蚀刻接合层图案部分212c来形成槽218。接合层图案部分202c的“侧表面部分”是指接合层图案202”的侧表面的、位于鳍结构部分204a正下方的部分，即被第一间隔物层216暴露(即，未被其覆盖)的部分(参见图7)。

在图9中，通过在横向上(例如，沿X和负X方向)回蚀暴露在虚设栅极212两侧的牺牲层208的端表面，在鳍结构部分204a中在沟道层206和虚设层210上方和/或下方进一步形成了槽220。横向回蚀可以通过各向同性蚀刻工艺来实现。可以使用允许选择性地蚀刻第一牺牲材料的任何合适的干法蚀刻工艺或湿法蚀刻工艺(例如HCl或APM)。

如图8和9所示，鳍结构部分204a以及牺牲层208的横向回蚀的程度(即，槽218、220的深度)可以对应于栅极间隔物/第一间隔物层216的厚度。

图10和11示出了用于形成填充鳍结构部分204a下方的槽218以及鳍结构部分204中的槽220的第二间隔物层222的工艺步骤。

在图10中，第一间隔物层216已被，例如从虚设栅极212以及接合层图案202”的侧表面去除。随后，第二间隔物材料222’被共形地沉积以填充槽218和220并覆盖虚设栅极212和封盖214的侧表面。

如填充图案所示，第二间隔物材料222’可以是与第一间隔物层216的材料相同的材料。然而，第二间隔物材料222’也可以由结合第一间隔物层216列出的示例材料中的另一者形成。

图10示出了单个第二间隔物材料。然而，顺序地共形地沉积多于一个第二间隔物材料也是可能的。例如，可以首先共形地沉积初始第二间隔物材料以部分地填充槽220。然后可以在初始第二间隔物材料上沉积后续的第二间隔物材料以完全填充槽220。初始间隔物材料可以例如是SiCO，且后续间隔物材料是SiN。

在任一情形中，如图所示，(一种或多种)第二间隔物材料222’可被沉积成一定厚度，使得槽220被夹断。在所示示例中，接合层图案202”的厚度使得槽218中不会发生夹断。然而，如果接合层图案202”的(沿Z方向)厚度接近牺牲层208的厚度，则槽218中也可能发生夹断。

在图11中，第二间隔物材料已经被回蚀，使得沟道层206的端表面暴露，并且第二间隔物材料222’的各部分保留在槽218和220中以及在虚设栅极212的侧表面上。第二间隔物层222的在虚设栅极212的侧表面上的各部分可以被称为栅极间隔物222a。槽220中的第二间隔物层222的各部分可以称为内部间隔物222b。槽218中的第二间隔物层222的各部分可以称为下部间隔物222c。

可以使用用于蚀刻第二间隔物材料222’的任何合适的(各向同性或各向异性，湿法或干法)蚀刻工艺。在任一情形中下，当沟道层206的端表面暴露时，可以停止蚀刻。

如果采用各向异性自顶向下蚀刻(例如，沿负Z方向)，回蚀可导致第二间隔物材料222’的回蚀(自顶向下)，其量对应于鳍结构部分104a的高度。封盖层214的厚度(即高度)可被相应地增加，使得回蚀不会暴露虚设栅极212的侧表面。

如果采用各向同性蚀刻，则可以通过在虚设栅极212的相对侧上沿接合层图案202”形成块掩模(图10中的元件223)来抵消槽218中的第二间隔物材料222’的各部分的去除。块掩模223可被形成为具有如下厚度：使得沉积在槽218中的第二间隔物材料222’的一部分被覆盖。因此，块掩模223可以在回蚀期间掩蔽槽218中的第二间隔物材料222’。随后可以去除块掩模223。块掩模223可以通过沉积有机旋涂材料(例如旋涂碳)并随后回蚀所沉积的材料以限定所需厚度的块掩模222来被形成。

在图12中，在沟道层206上已经形成了源极区224和漏极区226。源极主体224和漏极主体226已经通过在沟道层的在虚设栅极212的相对侧处暴露的端表面上外延地生长半导体材料而形成。该材料可以掺杂成所需的导电类型。掺杂可以例如通过原位掺杂来实现。

如图所示，源极主体224和漏极主体226可以随后被介电覆盖材料228覆盖。介电覆盖材料228可以是绝缘材料(诸如氧化物，例如SiO

在图13中，通过去除相对的栅极间隔物222a之间的虚设栅极212，形成了上部栅极腔部分230。可以使用允许选择性地去除虚设栅极212(例如，非晶硅)的任何常规合适的蚀刻工艺(各向同性或各向异性、湿法或干法)。如图所示，上部栅极腔部分230暴露鳍结构部分204a和接合层图案202’的上表面，更具体而言，暴露接合层图案202’的第一部分202a的上表面。

在图14中，通过使用具有对介电接合材料的选择性的各向同性蚀刻工艺去除接合层图案部分202c和接合层图案202’的第一部分202a，形成了下部栅极腔部分232。更具体而言，该蚀刻工艺相对于第二间隔物层222的材料选择性地蚀刻介电接合材料(例如，相对于SiCO和/或SiN选择性地蚀刻SiO

为了抵消从上方对覆盖材料228的蚀刻，如图所示，可以形成掩模层229以覆盖介电覆盖材料228。如图13所示，掩模层228可以被形成为与封盖层自对准，使得可以通过极封盖214开口来暴露虚设栅极212。

在图14中，蚀刻停止层130保留在底部栅极电极112的顶部上。因此，在图14所示的阶段，下部栅极腔部分232尚未暴露出底部栅极电极122，但可以通过应用进一步的蚀刻步骤从下部栅极腔部分232将蚀刻停止层开口。在所示实施例中，然而，蚀刻停止层130的开口将被推迟到稍后阶段，以降低损坏底部栅极电极112的上表面的风险。

在图15中，使用具有对牺牲半导体材料的选择性的各向同性蚀刻来从鳍结构部分204a去除了牺牲层208。与形成槽220期间相同类型的蚀刻工艺可被用于该步骤。通过去除牺牲层208，沟道层206可以在其上表面和下表面可以暴露在上部栅极腔部分230内的意义上被释放。具体而言，如图所示，可以在最顶部沟道层206的上表面和虚设层210的下表面之间形成腔。在图16中，栅极介电层234和(第一)功函数金属(WFM)层236被共形地沉积在上部栅极腔部分230和下部栅极腔部分232中。WFM层236的沉积代表了在上部栅极腔部分230和下部栅极腔部分232中形成栅极电极的初始步骤。栅极介电层可以由常规高k电介质形成，例如HfO

在图17中，WFM层236和随后的栅极介电层234各自已使用自顶向下各向异性蚀刻被开口。在将栅极介电层234开口之后，也可以将蚀刻停止层130(例如通过自顶向下各向异性蚀刻)开口。在所示实施例中由栅极填充层116限定的底部栅极电极112的上表面因此被暴露在下部栅极腔部分232中。这完成了下部栅极腔部分232的形成。在蚀刻期间，鳍结构部分204a可以掩蔽/遮蔽WFM层236的一部分，使得WFM层236的相应部分、栅极介电层234以及蚀刻停止层120保留在底部栅极电极112上。底部栅极电极112的上表面因此可被暴露在鳍结构部分204a的相对侧上，如沿横向于沟道层206的方向(例如沿Y方向)查看的。

在蚀刻期间，虚设层210可以抵消对沉积在最顶部沟道层206上的WFM层236和栅极介电层234的各部分的蚀刻，例如虚设层210和最顶部沟道层206之间的腔中的各部分。因为栅极介电层234和WFM层236也被沉积在虚设层210上，所以自顶向下各向异性蚀刻可以初始去除沉积在虚设层210的上表面上的栅极电介质部分。如图所示，进一步的蚀刻可导致虚设层210的部分回蚀。

在图18中，一种或多种其他栅极电极材料(通常标记为238)已被沉积以填充下部栅极腔部分230和上部栅极腔部分232中的剩余空间。一个或多个栅极电极材料238可包括一个或多个共形地沉积的栅极金属和/或一个或多个栅极填充金属，例如结合底部栅极电极112提及的任一示例材料。栅极电极材料可以与功函数金属236的剩余部分一起限定顶部栅极电极240，该顶部栅极电极包括在上部栅极腔部分230中的上部栅极电极部分240a和在下部栅极腔部分232中的下部栅极电极部分240。上部栅极电极部分240a沿沟道层204和虚设层210延伸并包围沟道层204和虚设层210。下部栅极电极部分240b被布置成与底部栅极电极112的上表面直接物理和电接触。顶部栅极电极240可以随后被开槽(例如通过自顶向下的金属回蚀)以去除过多(overburden)栅极电极材料并限定具有所需高度的顶部栅极电极。此后，该方法可以使用本身已知的技术进行进一步的加工步骤，诸如形成源极触点/漏极触点并将器件10集成在后道工序互连结构中。

在上文中，主要参考有限数量的示例描述了本发明构思。然而，如本领域技术人员容易理解的，在由所附权利要求书限定的本发明构思的范围内，除了上面公开的示例以外的其他示例同样是可能的。

例如，可以在形成槽220之前而不是之后去除第一间隔物层216。

根据又一示例，在沉积WFM层236之前，可以将栅极介电层234(以及蚀刻停止层130，如果存在)开口，其中可以在底部栅极电极112的上表面上沉积WFM层236。如果WFM层236的电阻率不太高，这也可以是可接受的选项。

根据又一示例，在上文中，当蚀刻穿过接合层202时，虚设栅极212被用作蚀刻掩模。在一些替换实施例中，虚设栅极212可以改为在蚀刻穿过接合层202之后在(仅)使用鳍结构204作为蚀刻掩模的同时形成。虚设栅极212可被相应地形成为跨鳍结构204和保留在鳍结构204下方的接合层图案部分延伸。然后，该方法可以如图5所示继续进行，并且例如通过形成第一间隔物层216等。根据该替换办法，然而，如结合图6和7所述，形成切口而得到的接合层图案部分202”不包括对应于202b的部分，而仅包括对应于部分202c的部分。因此，部分202c是介电接合材料的仅有剩余部分，其在下部栅极腔形成232期间仍需被去除(参见图13-14)。

图19-20描绘了根据又一替换实施例的方法。根据该替换实施例的方法与上述所示实施例相似，但不同之处在于，底部栅极电极112设置有介电封盖1116。介电封盖1116可以例如通过将底部栅极电极112自顶向下地开槽并用介电封盖材料填充由该槽形成的空间来形成。蚀刻停止层130(如果存在)和接合层202随后可被形成在介电封盖1116的顶部。然后，该方法可以如上所述进行，不同之处在于，下部栅极腔部分232的形成还可包括将封盖1116开口(即，蚀刻穿过)，以暴露底部栅极电极112的上表面，如图19所示。在封盖1116的开口期间，虚设层210可为沟道层206提供类似的掩蔽功能，如上所述。因此，虚设层210可以有利地由与封盖1116不同的材料形成。在封盖1116的开口期间被鳍结构部分204a遮蔽的介电封盖1116的一部分可以保留在底部栅极电极112上。图20描绘了在用栅极电极材料238填充上部栅极腔部分230和下部栅极腔部分232之后所得的器件20。如图所示，下部栅极电极部分240b因此可以在介电封盖1116的剩余部分的两侧上延伸过介电封盖1116的剩余部分，如沿Y方向查看的。