改良的HEMT器件及其制作方法

技术领域

本申请涉及一种HEMT器件，特别是涉及一种改良的HEMT器件及其制作方法。

背景技术

GaN(氮化镓)基HEMT(High Electron Mobility Transistors，高电子迁移率晶体管)由于具有禁带宽度大、高击穿电场、高电子饱和速度、热导率高、化学性质稳定、抗辐射等优点，已经被广泛应用通信基站、航空航天、汽车电子化、高温辐射环境以及军用雷达、电子对抗、军用卫星通讯等领域。

其中，Si衬底GaN HEMT器件成本低，可以大尺寸外延，近年来发展越来越成熟。目前si衬底GaN HEMT器件所采用的Si衬底一般为p型「111」晶向的Si材料，在Si衬底和GaNHEMT结构之间采用外延高阻层的方式，实现垂直方向的耐压。由于Si衬底上外延GaN属于异质外延，GaN和Si材料存在晶格失配和热失配等，导致GaN外延层容易翘曲和开裂，GaN高阻层不能外延太厚，从而Si衬底GaN HEMT材料的垂直方向的一定漏电流下的耐压具有一定的极限值，而且该极限值随着器件面积的增加而减小。通常提高器件的耐压方法都是采用各种外延手段实现更高质量和厚度的高阻GaN层。HEMT器件属于水平型器件，其有效耐压处于水平方向的栅电极和漏电极之间，理论上栅漏电极之间的间距增大可以无限的提升器件的耐压，但是实际上由于受材料垂直方向耐压的限制，栅漏电极间距增大到一定程度之后对器件的耐压提升效果有限。HEMT器件的电流密度与器件的栅宽成正比，要得到大的输出电流，就需要增加器件的栅宽，相应的增加了器件的面积，器件面积增加的同时会增加器件的垂直方向漏电。

发明内容

本申请的目的在于提供一种HEMT隔离结构及HEMT器件，以克服现有技术中的不足。

为实现上述目的，本申请提供如下技术方案：

本申请的一些实施例提供了一种改良的HEMT器件，其包括沿设定方向排列的多个单胞，每一单胞均是直接在用于制作HEMT器件的半导体外延结构中加工形成的独立功能单元，其中相邻两个单胞之间设置有隔离区，并且该相邻两个单胞共用源极或漏极，该相邻两个单胞之间的隔离区分布于该共用的源极或漏极下方。

在一些实施方案中，所述隔离区为形成在所述半导体外延结构中的高阻区。

在一些实施方案中，所述HEMT器件为GaN基HEMT器件。

本申请的一些实施例还提供了一种制作所述改良的HEMT器件的方法，其包括：

于衬底上生长形成用于制作HEMT器件的半导体外延结构；

在所述半导体外延结构中形成多个隔离区，使在所述半导体外延结构中加工形成的多个单胞彼此隔离；以及

制作与每一单胞配合的源极、漏极和栅极，且使相邻两个单胞共用源极或漏极，并该相邻两个单胞之间的隔离区分布于该共用的源极或漏极下方。

在一些实施方案中，所述的制作方法包括：至少采用离子注入方式使所述半导体外延结构中相邻单胞之间的区域被转变为高阻区，从而形成所述隔离区。

在一些实施方案中，所述的制作方法包括：对所述半导体外延结构中相邻单胞之间的区域进行刻蚀，并填充入绝缘介质材料，从而形成所述隔离区。

与现有技术相比，本申请实施例提出的改良的HEMT器件之中，因采用了在源极和漏极下方设置隔离区域的方案，可以不影响器件输出电流的条件下，有效降低器件垂直方向的漏电面积，并显著提高了器件的垂直耐压特性。该工艺可以采用注入或者刻蚀等方法实现，相应的工艺可以在制备器件的有源区时同时进行，不影响器件的制作工艺和制作效率。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1a是一种插指状大电流HEMT器件的单指之间电流分布图

图1b是一种插指状大电流HEMT器件的单指之间源、漏、栅极的剖视图；

图1c是一种插指状大电流HEMT器件的单指之间关态电压分布图；

图2为本申请一典型实施例中一种HEMT器件的剖视图；

图3为本申请一典型实施例中一种HEMT器件有源区的俯视图；

图4为本申请一典型实施例中一种HEMT器件的俯视图；

图5a-图5b为本申请一典型实施例与相应对照例中HEMT器件的垂直方向耐压特性对照图：

图6为本申请另一典型实施例中一种HEMT器件的剖视图；

附图标记说明：衬底1、高阻层2、高阻层2’、第一半导体3、第二半导体4、二维电子气5、隔离区6、隔离区6’、单胞7、源极8、源极8’、漏极9、漏极9’、栅极10、栅极10’、被隔离的有源区11、有源区12、横向电流I

具体实施方案

如前所述，HEMT器件属于水平型器件，其有效耐压处于水平方向的栅电极和漏电极之间，理论上栅漏电极之间的间距增大可以无限的提升器件的耐压，实际上由于受材料垂直方向耐压的限制，栅漏电极增大到一定程度之后对器件的耐压提升效果有限，如图1c所示。而若采用增加器件栅宽等方式来得到大的输出电流，则又可能会增加器件的垂直方向漏电。有鉴于此，本案发明人进行了大量研究和实践，以期解决这样的问题。

本案发明人在长期研究中发现，大功率GaN HEMT器件设计采用插指结构，如图1a所示，单根源极8’或漏极9’具有一定的长度，通常为了满足器件在纵向的电流输出，需要单根电极具有一定的厚度和宽度，例如请参阅图1a所示，可以设计单根铝电极宽度为1mm，厚度为3μm，需要的电极宽度为18μm。而在器件的横向欧姆接触的有效电流传输距离LT一般为1μm，如图1b。所以应可以在源、漏极下方通过形成隔离区，从而减小器件垂直方向的漏电有效面积，提高器件耐压。基于这样的发现，本申请人得以提出本发明的技术方案，如下予以详细说明。

本发明一些实施例提供的一种改良的HEMT器件包括沿设定方向排列的多个单胞，每一单胞均是直接在用于制作HEMT器件的半导体外延结构中加工形成的独立功能单元，其中相邻两个单胞之间设置有隔离区，并且该相邻两个单胞共用源极或漏极，该相邻两个单胞之间的隔离区分布于该共用的源极或漏极下方。

进一步，所述的每一单胞均可以视为一个能够独立工作的HEMT功能模块，其均包括有势垒层、沟道层等，且沟道层与势垒层之间形成有二维电子气。

进一步的，所述隔离区至少沿所述半导体外延结构的厚度方向连续贯穿其中的势垒层、沟道层。

在一些实施方案中，所述隔离区为形成在所述半导体外延结构中的高阻区。籍由所述高阻区，能将各个单胞之间彼此电学隔离。

在一些实施方案中，作为较为优选的一种方式，所述隔离区是通过对所述半导体外延结构中相邻单胞之间的区域进行离子注入而形成。或者，也可以采用刻蚀等工艺在各相邻单胞之间的区域形成隔离区。此外，还可以采用诸如离子扩散(热扩散等)、等离子体处理、氧化等其它工艺使各相邻单胞之间的区域被转化为前述高阻区，即形成所述的隔离区。

例如，所述的制作方法包括：对所述半导体外延结构中相邻单胞之间的区域进行刻蚀，并填充入绝缘介质材料(如氧化硅、氮化铝等)，从而形成所述隔离区。

在一些实施方案中，其中一个单胞分别与位于其相对两侧的两个单胞共用源极、漏极。

在一些实施方案中，在所述设定方向上，所述隔离区的宽度小于相应共用源极或漏极的宽度。

在一些实施方案中，所述复数个单胞并联设置。

例如，可以将所述复数个单胞的源极彼此电连接，以及，将所述复数个单胞的漏极彼此电连接，且将所述复数个单胞的栅极也彼此电连接。

在一些实施方式中，所述源极、漏极为叉指结构。

在一些情况下，所述半导体外延结构可以被定义为外延片，其可以是通过MOCVD、PECVD等物理或化学气相沉积方法在衬底上形成的半导体层。

在一些实施方案中，所述半导体外延结构包括异质结，所述异质结包括第一半导体和形成于第一半导体上的第二半导体，所述第二半导体具有宽于第一半导体的带隙，所述异质结构中形成有二维电子气。

在一些情况下，前述第一半导体可以认为是沟道层，相应的，第二半导体可以被定义为势垒层。

进一步的，所述半导体外延结构还可以包括缓冲层等，所述缓冲层、第一半导体、第二半导体可以依次生长在衬底上。

此外，依据实际应用的需求，还可以依据本领域已知的方式，在前述第一半导体、第二半导体之间设置空间层，在前述HEMT器件中设置帽层、钝化层、栅介质层等。

前述衬底的材质包括但不限于蓝宝石衬底、碳化硅衬底、硅衬底、GaN衬底等等。

前述第一半导体的材质包括但不限于GaN等。

前述第二半导体的材质包括但不限于AlGaN等。

前述空间层的材质包括但不限于AlN等。

前述钝化层、栅介质层的材质包括但不限于氧化硅、氮化硅、氧化铝等。

在一些实施方案中，任一单胞的源极与漏极通过其内部的二维电子气连接，且任一单胞的栅极设于源极、漏极之间。

在一些实施方案中，所述HEMT器件为GaN基HEMT器件。

相应的，本发明的一些实施例提供的一种制作所述改良的HEMT器件的方法包括：

于衬底上生长形成用于制作HEMT器件的半导体外延结构；

在所述半导体外延结构中形成多个隔离区，使在所述半导体外延结构中加工形成的多个单胞彼此隔离；以及

制作与每一单胞配合的源极、漏极和栅极，且使相邻两个单胞共用源极或漏极，并该相邻两个单胞之间的隔离区分布于该共用的源极或漏极下方。

在一些实施方案中，所述的制作方法还包括：至少采用离子注入方式使所述半导体外延结构中相邻单胞之间的区域被转变为高阻区，从而形成所述隔离区。

此外，其中源极、漏极、栅极等可以采用本领域已知的方式制作。

本申请以上实施例通过在HEMT器件之中采用相邻单胞共用源极或漏极，且使相邻单胞之间的隔离区设于前述共用源极或漏极下方区域的设计，可以有效降低单个单胞垂直方向漏电的面积，显著提高了器件的垂直耐压特性，且未增加器件的制作工艺的复杂性和制作成本。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行详细的描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参阅图2-图4所示，本发明一典型实施例提供的一种HEMT器件包括衬底1和生长在衬底上的半导体外延材料层。该半导体外延材料层包括依次叠设的高阻层2、第一半导体3和第二半导体4，该第一半导体和第二半导体配合形成异质结，该异质结中形成有二维电子气(2DEG)5。进一步的，该半导体外延材料层中形成有多个隔离区6，该多个隔离区均至少从该半导体外延材料层连续延伸至高阻层，从而将多个单胞7彼此电学隔离。其中相邻两个单胞共用源极8或漏极9，该相邻两个单胞之间的隔离区分布于该共用的源极或漏极下方。对于其中的一个单胞7来说，其源极8与漏极9通过其内部的二维电子气5连接，且栅极10设于源极、漏极之间。

其中，源极8、漏极9为叉指结构的电极，而所述单胞7即为单指之间的独立功能单元。

进一步的，在该HEMT器件的一个应用场景中，可以将其中各单胞的源极均与一源极pad电连接，并将各单胞的漏极均与一漏极pad，以及将各单胞的栅极均与一栅极pad电连接。

在一个更为具体的案例中，一种结构如图2-4所示的GaN基HEMT器件(定义为实验组器件)可以通过如下方式制备：

(1)在厚度约1mm的Si衬底或厚度约1.5mm的蓝宝石衬底上先外延一层或数层AlN缓冲层，以缓解衬底材料和GaN的晶格失配和应力失配，再外延3μm厚的具有高阻特性的GaN层和150nm厚的无掺杂GaN；

(2)在无掺杂GaN层之上外延2nm厚的薄层AlN，再外延20nm厚的AlGaN层；

(3)在AlGaN层上利用光刻、腐蚀等工艺，采用光刻胶、金属或介质层掩膜，使对应于有源区之外区域和有源区内欧姆接触中心区域(宽度约1000μm，长度约2μm～10μm)暴露，并向这些区域注入F、N或Ar等，注入深度达到高阻GaN层，使各个单胞之间被电学隔离；

(4)利用光刻、腐蚀等工艺使源、漏、栅区暴露(源区、漏区覆盖在隔离区上)，并利用磁控溅射、电子束蒸发、PVD(物理气相沉积)等方式在源、漏区沉积Ti/Al/Ti/Au或Ti/Al/Ni/Au(源、漏区宽度约1000μm，长度约18μm)，在栅区沉积Ni/Au或Cr/Au(栅电极宽度约1000μm，长度约2μm，该长度方向为由源极指向漏极的方向，栅源间距约3μm，栅漏间距约12μm)，分别经退火工艺得到欧姆接触和肖特基接触。源极、漏极覆盖在相应的隔离区上，栅极位于相应的源极、漏极之间。

作为对照，采用与如下工艺制作HEMT器件(定义为对照组器件)，包括：

(1)在厚度约1mm的Si衬底或厚度约1.5mm的蓝宝石衬底上先外延一层或数层AlN缓冲层，以缓解衬底材料和GaN的晶格适配和应力适配，再外延2μm具有高阻特性的GaN层和50nm的无掺杂GaN；

(2)在无掺杂GaN层之上外延2nm的薄层AlN，再外延20nm厚的AlGaN层；

(3)在AlGaN层上利用光刻、腐蚀等工艺采用光刻胶、金属或介质层掩膜，使对应于有源区(参阅图1a)之外的隔离区暴露，并向这些区域注入F、N、Ar等，注入深度达到高阻GaN层，使各个器件之间被电学隔离；

(4)利用光刻、腐蚀等工艺使源、漏、栅区暴露，并利用磁控溅射、电子束蒸发、PVD(物理气相沉积)等方式在源、漏区沉积Ti/Al/Ti/Au或Ti/Al/Ni/Au，在栅区沉积Ni/Au或Cr/Au，分别经退火工艺得到欧姆接触和肖特基接触。

对该实验组器件和对照组器件的性能分别进行测试，可以发现，实验组器件的垂直耐压被显著提升，如图5a-图5b所示，其中图5b对应log坐标。

在本发明的另一个具体案例中，一种结构如图6所示的GaN基HEMT器件可以通过如下方式制备：

(1)在厚度约1mm的Si衬底或厚度约1.5mm的蓝宝石衬底上先外延一层或数层AlN缓冲层，以缓解衬底材料和GaN的晶格适配和应力适配，再外延3μm具有高阻特性的GaN层和150nm的无掺杂GaN；

(2)在无掺杂GaN层之上外延2nm的薄层AlN，再外延20nm厚的AlGaN层；

(3)在AlGaN层上利用光刻、腐蚀等工艺，采用光刻胶、金属或介质层掩膜，使对应于有源区之外区域和有源区内欧姆接触中心区域(宽度1000μm，长度约2μm～10μm)暴露，并采用干法刻蚀等方式将这些区域刻蚀去除，刻蚀深度达到高阻GaN层，形成隔离区6’，刻蚀区域内制作介质填充(例如可以采用PECVD或溅射的方式，制备氧化硅、氮化硅等介质)，使各个单胞之间被电学隔离；

(4)利用光刻、腐蚀等工艺使源、漏、栅区暴露(源区、漏区覆盖在隔离区上)，并利用磁控溅射、电子束蒸发、PVD(物理气相沉积)等方式在源、漏区沉积Ti/Al/Ti/Au或Ti/Al/Ni/Au(源、漏区宽度为1000μm，长度为18μm)，在栅区沉积Ni/Au或Cr/Au(栅电极宽度为1000μm，长度为2μm)，分别经退火工艺得到欧姆接触和肖特基接触。源极、漏极覆盖在相应的隔离区上，栅极位于相应的源极、漏极之间。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅是本申请的具体实施方案，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。