存储器阵列及用于形成包括存储器胞元串的存储器阵列的方法

技术领域

本文公开的实施例涉及存储器阵列及用于形成包括存储器胞元串的存储器阵列的方法。

背景技术

存储器是一种类型的集成电路系统且用于计算机系统中以存储数据。存储器可制造在个别存储器胞元的一或多个阵列中。可使用数字线(其也可称为位线、数据线或感测线)及存取线(其也可称为字线)对存储器胞元进行写入或读取。感测线可使沿着阵列的列的存储器胞元导电互连，且存取线可使沿着阵列的行的存储器胞元导电互连。每一存储器胞元可通过感测线及存取线的组合唯一地寻址。

存储器胞元可为易失性、半易失性或非易失性的。非易失性存储器胞元可在不存在电力的情况下长时间存储数据。常规上将非易失性存储器指定为具有至少约10年的保留时间的存储器。易失性存储器消散且因此经刷新/经重写以维持数据存储。易失性存储器可具有数毫秒或更小的保留时间。无论如何，存储器胞元经配置以呈至少两种不同的可选状态来保留或存储存储器。在二进制系统中，所述状态被视为“0”或“1”。在其它系统中，至少一些个别存储器胞元可经配置以存储信息的两个以上电平或状态。

场效应晶体管是一种类型的可用于存储器胞元中的电子组件。这些晶体管包括在其间具有半导电沟道区的一对导电源极/漏极区。导电栅极与沟道区相邻且通过薄的栅极绝缘体与沟道区分离。将合适电压施加到栅极允许电流通过沟道区从所述源极/漏极区中的一者流动到另一者。当从栅极移除电压时，在很大程度上防止电流流动通过沟道区。场效应晶体管还可包含额外结构，例如能够可逆地编程电荷存储区作为栅极绝缘体与导电栅极之间的栅极构造的部分。

快闪存储器是一种类型的存储器且在现代计算机及装置中具有众多用途。例如，现代个人计算机可将BIOS存储在快闪存储器芯片上。作为另一实例，对于计算机及其它装置来说，在固态驱动器中利用快闪存储器来替换传统的硬盘驱动器变得越来越普遍。作为又一实例，快闪存储器在无线电子装置中很流行，因为其使制造商能够在新通信协议标准化时支持所述通信协议，且提供远程升级所述装置以增强特征的能力。

NAND可为集成快闪存储器的基本架构。NAND胞元胞元包括串联耦合到存储器胞元的串行组合(其中串行组合通常被称为NAND串)的至少一个选择装置。NAND构架可以包括垂直堆叠的存储器胞元的三维布置来配置，所述垂直堆叠的存储器胞元个别地包括能够可逆地编程的垂直晶体管。可在垂直堆叠的存储器胞元下方形成控制或其它电路系统。其它易失性或非易失性存储器阵列架构也可包括个别地包括晶体管的垂直堆叠的存储器胞元。

存储器阵列可经布置成存储器页面、存储器块及部分块(例如，子块)及存储器平面，例如如在第2015/0228659号、第2016/0267984号及第2017/0140833号美国专利申请公开案中所展示及所描述。存储器块可至少部分地界定垂直堆叠的存储器胞元的个别字线层面中的个别字线的纵向轮廓。与这些字线的连接可在垂直堆叠的存储器胞元的阵列的端部或边缘处的所谓“阶梯结构”中发生。阶梯结构包含界定个别字线的接触区的个别“楼梯”(替代地被称为“台阶”或“阶梯”)，竖向延伸的导电通孔在所述接触区上接触以提供对所述字线的电接取。

发明内容

在一些实施例中，一种用于形成包括存储器胞元的串的存储器阵列的方法包括形成包括垂直交替的第一层面及第二层面的堆叠。所述堆叠包括横向间隔的存储器块区，在其之间具有水平伸长的沟槽。在所述沟槽中形成牺牲材料。在所述牺牲材料中形成垂直凹部。所述垂直凹部跨所述沟槽横向延伸于所述存储器块区的横向紧邻者之间且沿着所述横向紧邻者纵向间隔。在所述垂直凹部中形成桥接材料以加衬里于且不足量填充所述垂直凹部且从所述凹部形成具有向上敞开的杯型形状的桥接件。所述沟槽中的所述牺牲材料用在所述桥接件正下方的中介材料替换。

在一些实施例中，一种用于形成包括存储器胞元的串的存储器阵列的方法包括形成包括垂直交替的下部第一层面及下部第二层面的下部堆叠。绝缘体层面在所述下部堆叠正上方。所述绝缘体层面及所述下部堆叠包括横向间隔的下部存储器块区，在其之间具有水平伸长的下部沟槽。牺牲材料在所述绝缘体层面中及所述下部堆叠中的所述下部沟槽中。在所述牺牲材料中形成垂直凹部。所述垂直凹部跨所述下部沟槽横向延伸于所述下部存储器块区的横向紧邻者之间且沿着所述横向紧邻者纵向间隔。在所述垂直凹部中形成桥接材料以加衬里于且不足量填充所述垂直凹部且从所述垂直凹部形成具有向上敞开的杯型形状的桥接件。在所述桥接件的所述向上敞开的杯型形状中形成蚀刻停止材料。在所述桥接件及所述蚀刻停止材料的正上方形成包括垂直交替的上部第一层面及上部第二层面的上部堆叠。将水平伸长的上部沟槽蚀刻到所述下部沟槽正上方的所述上部堆叠中到达所述桥接件的所述向上敞开的杯型形状中的所述蚀刻停止材料，以形成在所述下部存储器块区正上方的横向间隔的上部存储器块区。所述下部沟槽中的所述牺牲材料用在所述桥接件正下方的所述下部堆叠中的中介材料替换。在所述桥接件正上方的所述上部堆叠中形成所述中介材料。

在一些实施例中，一种用于形成包括存储器胞元的串的存储器阵列的方法包括形成包括垂直交替的第一层面及第二层面的堆叠，且同时形成(a)及(b)，其中(a)：将水平伸长的沟槽形成到所述堆叠中以形成横向间隔的存储器块区；及(b)：将沟道开口形成到所述堆叠中横向介于所述水平伸长的沟槽之间。在所述沟道开口中形成沟道材料串。形成中介材料使之横向介于所述横向紧邻的存储器块区之间且纵向沿着所述横向紧邻的存储器块区。

在一些实施例中，一种用于形成包括存储器胞元的串的存储器阵列的方法包括形成包括垂直交替的第一层面及第二层面的堆叠。使用一个且仅一个遮掩步骤来共同形成(a)及(b)，其中(a)：将水平伸长的沟槽形成到所述堆叠中以形成横向间隔的存储器块区；及(b)：将沟道开口形成到所述堆叠中横向介于所述水平伸长的沟槽之间。在所述沟道开口中形成沟道材料串。形成中介材料使之横向介于所述横向紧邻的存储器块区之间且纵向沿着所述横向紧邻的存储器块区。

在一些实施例中，一种包括存储器胞元的串的存储器阵列包括横向间隔存储器块，其个别包括垂直堆叠，所述垂直堆叠包括交替的绝缘层面及导电层面。存储器胞元的沟道材料串延伸穿过所述绝缘层面及所述导电层面。桥接件横向延伸于所述存储器块的横向紧邻者之间且沿着所述横向紧邻者纵向间隔。所述桥接件在所述堆叠的底部上方间隔。垂直横截面中的所述桥接件具有基底及从所述基底向上突出的至少两个间隔壁。中介材料横向介于所述横向紧邻的存储器块之间且纵向沿着所述横向紧邻的存储器块。所述中介材料在所述桥接件正下方。

在一些实施例中，一种包括存储器胞元的串的存储器阵列包括横向间隔存储器块，其个别包括垂直堆叠，所述垂直堆叠包括交替的绝缘层面及导电层面。存储器胞元的沟道材料串延伸穿过所述绝缘层面及所述导电层面。桥接件横向延伸于所述存储器块的横向紧邻者之间且沿着所述横向紧邻者纵向间隔。所述桥接件具有向上敞开的杯型形状。中介材料横向介于所述横向紧邻的存储器块之间且纵向沿着所述横向紧邻的存储器块。中介材料在所述桥接件的所述向上敞开的杯型形状中。

附图说明

图1是根据本发明的实施例的处理中的衬底的部分的示意性横截面视图，且通过图2中的线1-1获取。

图2是通过图1中的线2-2获取的示意性横截面视图。

图3到36是根据本发明的一些实施例的处理中的图1及2的构造或其部分的示意性循序截面视图、扩展视图、放大视图及/或部分视图。

具体实施方式

本发明的一些方面的动机是克服与所谓“块弯曲”(块堆叠在制造期间相对于其纵向定向侧向歪斜/倾斜)相关联的问题，但本发明不限于此。

本发明的实施例涵盖用于形成包括存储器胞元串的存储器阵列(例如，NAND或其它存储器胞元的阵列)的方法，存储器阵列在所述阵列下方具有至少一些外围控制电路系统(例如，阵列下CMOS)。本发明的实施例涵盖所谓“后栅极”或“替换栅极”处理、所谓“先栅极”处理及独立于何时形成晶体管栅极的现有或将来开发的其它处理。本发明的实施例还涵盖独立于制造方法的存储器阵列(例如，NAND架构)。参考图1到36描述可被视为“后栅极”或“替换栅极”工艺的第一实例方法实施例。

图1及2展示具有阵列或阵列区域12的构造10，其中将形成晶体管及/或存储器单元的竖向延伸串。构造10包括具有导电性/导体/导电、半导电性/半导体/半导电或绝缘性/绝缘体/绝缘(即，在本文中为电绝缘性/绝缘体/绝缘)材料中的任何一或多者的基底衬底11。已在基底衬底11上方竖向地形成各种材料。材料可在图1及2所描绘的材料的旁边、竖向内侧或竖向外侧。例如，可在基底衬底11上方、周围或内部的某处提供集成电路系统的其它部分或完全制造组件。用于操作存储器单元的竖向延伸串的阵列(例如，阵列12)内的组件的控制及/或其它外围电路系统也可被制造且可或可不完全地或部分地在阵列或子阵列内。此外，还可相对于彼此独立地、串联地或以其它方式制造及操作多个子阵列。在本文档中，“子阵列”也可被视为阵列。

包括导体材料17的导体层面16已经形成在衬底11上方。导体层面16可包括用于控制对将形成在阵列12内的晶体管及/或存储器胞元的读取及写入存取的控制电路系统的部分(例如，外围阵列下电路系统及/或共同源极线或极板)。包括垂直交替的绝缘层面20及导电层面22的堆叠18已经形成在导体层面16上方。无论如何，导电层面22(替代地称为第一层面)可不包括导电材料，且绝缘层面20(替代地称为第二层面)可不包括绝缘材料或在结合为“后栅极”或“替换栅极”的本文最初描述的实例方法实施例的这个处理时间点是绝缘的。在一些实施例中，堆叠18可被视为包括底部45。

在一些实施例中，堆叠18可为下部堆叠18且随后形成上部堆叠(未展示)，如下文描述。在此类实施例中，第一层面22可被视为下部第一层面22，且第二层面20可被视为下部第二层面22。层面20及22中的每一者的实例厚度为22到60纳米。仅展示少量层面20及22，其中更可能的是，堆叠18包括数十、一百或更多个层面20及22。可为或可不为外围电路系统及/或控制电路系统的部分的其它电路系统可介于导体层面16与堆叠18之间。例如，此电路系统的多个垂直交替的导电材料层面及绝缘材料层面可在最下部导电层面22下方及/或在最上部导电层面22上方。例如，一或多个选择栅极层面(未展示)可介于导体层面16与最下部导电层面22之间。此外，一或多个选择栅极层面(未展示)可在导电层面22的最上部导电层面上方(例如，及/或在上部堆叠中的最上部导电层面上方且未展示)。替代地或另外，所描绘的最上部及最下部导电层面22的至少一者可为选择栅极层面。实例第一层面22包括第一材料26(例如，氮化硅)，其可为完全或部分牺牲的。实例第二层面20包括第二材料24(例如，二氧化硅)，其具有不同于第一材料26的组合物的组合物且可为完全或部分牺牲的。

在一些实施例中且如展示，绝缘体层面21在堆叠18(例如，下部堆叠18)的正上方。此可包括任何适当绝缘材料。在一项实施例中，此包括与下部第二层面20中相同的绝缘材料(例如，绝缘材料24)。在一项实施例中，绝缘体层面21比将随后形成的下部堆叠及上部堆叠中的交替的第一层面及第二层面的每一者厚(例如，厚两倍以上)。

参考图3及4，水平伸长的下部沟槽40已经形成(例如，通过各向异性蚀刻)到绝缘体层面21及堆叠18中，以形成在其之间具有沟槽40的横向间隔的下部存储器块区58。下部存储器块区58将包括成品电路系统构造中的横向间隔的存储器块58。在此文件中，“块”一般包含“子块”。存储器块区58及所得存储器块58(尚未展示)可被视为纵向伸长且(例如)沿着方向55定向。沟槽40可具有直接抵靠导体层面16(例如，顶部或其内)的导体材料17的相应底部(如展示)或可具有在导体层面16的导体材料17上方的相应底部(未展示)。

也已经形成(例如，通过各向异性蚀刻)在下部沟槽40之间通过层面20到22到导体层面16的沟道开口25。在一些实施例中，沟道开口25可如展示那样进入导体层面16的导体材料17中，或可停止在其顶上(未展示)。替代地，作为实例，沟道开口25可停止在最下部绝缘层面20顶上或最下部绝缘层面20内。将沟道开口25至少延伸到导体层面16的导体材料17的原因是为了确保随后形成的沟道材料(尚未展示)直接电耦合到导体层面16而无需在需要此连接时使用替代处理及结构如此做。蚀刻停止材料(未展示)可位于导体层面16的导体材料17内或其顶上以在需要时促进停止相对于导体层面16蚀刻沟道开口25。此蚀刻停止材料可为牺牲的或非牺牲的。仅作为实例且为了简洁起见，沟道开口25被展示为布置成每行四个及五个开口25的交错行的群组或列。可使用任何替代的现有或将来开发的布置及构造。

在一项实施例中，同时形成沟槽40及沟道开口25。在一项实施例中，使用一个且仅一个遮掩步骤来形成沟槽40及沟道开口25以共同形成沟槽40及沟道开口25(无论是否同时形成)。作为实例，沟槽40及沟道开口25可使用光刻(例如，具有或不具有间距倍增的光刻)形成。遮掩材料(例如，光阻剂及/或硬遮掩材料且未展示)可形成在绝缘体层面21顶上且经图案化以在其中具有对应于沟槽40及沟道开口25的轮廓的掩膜开口。沟槽40及沟道开口25可接着通过各向异性蚀刻穿过此类掩膜开口形成，这是一个遮掩步骤的实例，且不管怎样，是其中可同时形成沟槽40及沟道开口25的实例。

参考图5及6，牺牲材料59已经形成在绝缘体层面21中及下部堆叠18中的下部沟槽40中。在一项实施例中且如展示，此牺牲材料59也已经形成在沟道开口25中。形成图5及6的构造的实例包含沉积牺牲材料59以过量填充沟槽40及开口25，接着将此至少平坦化(例如，通过化学机械抛光)回到绝缘体层面21的顶部表面。牺牲材料59理想地具有可相对于层面20到22的材料选择性地蚀刻的组合物。仅通过实例，元素钨及Al

参考图7到9，垂直凹部60已经形成在牺牲材料59中以跨下部沟槽40横向延伸于横向紧邻的下部存储器块区58之间且沿着所述横向紧邻的下部存储器块区58纵向间隔。如此做的实例技术包含在绝缘体层面21顶上形成遮掩层(例如，非晶碳硬遮掩材料且未展示)，接着图案化所述层以仅在其中将形成垂直凹部60的区上方形成穿过所述层的开口。此可接着进行牺牲材料59的定时干式各向异性蚀刻，其中在此蚀刻期间或之后移除硬遮掩材料。

参考图10到13，桥接材料35已经形成在垂直凹部60中以加衬里于且不足量填充垂直凹部60。桥接件39已经由桥接材料35形成且在一些实施例中具有向上敞开的杯型形状，例如可能如在单独的图13中最佳展示。在此实例中，向上敞开的杯型形状展示为具有水平笔直的侧壁，不过可取决于垂直凹部60的形状形成圆形或其它此类侧壁。形成桥接件39的方式包含将桥接材料35的保形毯覆层沉积在图7到9的构造顶上，接着至少平坦化此(例如，通过化学机械抛光)回到绝缘体层面21的顶部表面。桥接件39可为绝缘、半导电或导电的，其中桥接材料35是绝缘、半导电或导电中的一或多者。理想地，桥接件39是绝缘的以避免与其它导电或半导体材料发生任何短路接触。在一项实例实施例中，桥接材料35具有与第二/绝缘层面20的绝缘材料24的组合物相同的组合物。无论如何，在一些实施例中，垂直横截面(例如，图11或12的任一者的横截面)中的桥接件39具有基底81及从基底81向上突出的至少两个间隔壁82(无论是否在基底的边缘)。

参考图14到16，蚀刻停止材料41已经形成在桥接件39的向上敞开的杯型形状中。此将充当下文描述的蚀刻的蚀刻停止件。在一项实施例中，蚀刻停止材料41及牺牲材料59具有彼此相同的组合物且在另一实施例中具有彼此不同的组合物。用于形成图14到16构造的实例技术是沉积蚀刻停止材料41以过量填充桥接件39的向上敞开的杯型形状，接着将此至少平坦化(例如，通过化学机械抛光)回到绝缘体层面21及桥接件39的顶部。

参考图17到19，包括垂直交替的上部第一层面22及上部第二层面20的上部堆叠66已经形成在桥接件39及蚀刻停止材料41正上方。上部及下部第一层面以及上部及下部第二层面(包含其相应组合物)可为彼此相同或不同的(包含其相应厚度)。在一项实施例中且如展示，第一层面及第二层面在上部堆叠66及下部堆叠18中分别具有相同的组合物26及24。沟道开口25已经形成在沟道开口25及下部堆叠18的正上方的上部堆叠66中且形成到沟道开口25及下部堆叠18。此后从互连的沟道开口25移除牺牲材料59，如展示(借此在图17及18中的开口25中不展示材料59)。无论如何，在一些实施例中，堆叠66/18可被视为具有顶部85。

晶体管沟道材料可竖向地沿着绝缘层面及导电层面形成在个别沟道开口中，因此包括个别沟道材料串，所述个别沟道材料串与导体层面中的导电材料直接电耦合。形成的实例存储器阵列的个别存储器胞元可包括栅极区(例如，控制栅极区)及横向介于栅极区与沟道材料之间的存储器结构。在一个此类实施例中，存储器结构经形成为包括电荷阻挡区、存储材料(例如，电荷存储材料)及绝缘电荷通过材料。个别存储器胞元的存储材料(例如，例如掺杂或非掺杂硅的浮动栅极材料或例如氮化硅、金属点等的电荷俘获材料)竖向地沿着个别电荷阻挡区。绝缘电荷通过材料(例如，具有夹在两种绝缘体氧化物[例如，二氧化硅]之间的含氮材料[例如，氮化硅]的带隙工程设计结构)横向介于沟道材料与存储材料之间。

图20到23展示其中电荷阻挡材料30、存储材料32及电荷通过材料34已竖向沿着绝缘层面20及导电层面22形成在个别互连沟道开口25中的一个实施例。晶体管材料30、32及34(例如，存储器胞元材料)可通过例如在堆叠18上方及在个别互连的沟道开口25内沉积其相应薄层之后将其至少平坦化回到堆叠18的顶表面来形成。沟道材料36也已竖向地沿着绝缘层面20及导电层面22形成在互连的沟道开口25中，因此包括个别操作的沟道材料串53。材料30、32、34及36由于尺度而在图20及21中共同地被展示为且仅被指示为材料37。实例沟道材料36包含适当掺杂的结晶半导体材料(例如一或多种硅、锗)，及所谓III/V族半导体材料(例如，GaAs、InP、GaP及GaN)。材料30、32、34及36中的每一者的实例厚度是25埃到100埃。可如所展示那样进行冲孔蚀刻以从互连的沟道开口25的基底移除材料30、32及34以暴露导体层面16，使得沟道材料36直接抵靠导体层面16的导体材料17。此冲孔蚀刻可相对于材料30、32及34中的每一者单独地发生(如所展示)或可在沉积材料34之后相对于所有材料共同地发生(未展示)。替代地，且仅作为实例，可不进行冲孔蚀刻且可通过单独导电互连件(未展示)将沟道材料36直接电耦合到导体层面16的导体材料17。互连的沟道开口25被展示为包括径向居中的固体电介质材料38(例如，旋涂电介质、二氧化硅及/或氮化硅)。替代地，且仅作为实例，互连的沟道开口25内的径向居中部分可包含(若干)空隙空间(未展示)及/或缺乏固体材料(未展示)。导电插塞(未展示)可经形成到沟道材料串53以更好地导电连接到上覆电路系统(未展示)。

参考图24到26，水平伸长的上部沟槽67已经蚀刻到下部沟槽40正上方的上部堆叠66中到达桥接件39的向上敞开的杯型形状中的蚀刻停止材料41。此形成在下部存储器块区58正上方的横向间隔的上部存储器块区70。所属领域的技术人员能够选择适当干式各向异性蚀刻化学物(例如)用于蚀刻上部堆叠66中的上部沟槽67以在蚀刻停止材料41(及/或桥接材料35)上(即，顶上或其内)停止。上部存储器块区70及下部存储器块区58的边缘可或可不完美的对准(展示完美对准)，且上部存储器块区70及下部存储器块区58不需要具有相同的形状及/或大小。

下部沟槽中的牺牲材料最终用在下部堆叠中且在桥接件正下方且在一项实施例中在桥接件正上方的上部堆叠中的中介材料替换。图27及28展示从沟槽40移除蚀刻停止材料41(未展示)及牺牲材料59(未展示)。在一项实施例中且如展示，在从沟槽40移除牺牲材料59之前，已从沟道开口25移除牺牲材料59(未展示)(例如，如通过图17及18展示)。图27及28展示其中所有剩余蚀刻停止材料41(未展示)已经在形成上部沟槽67之后被蚀刻掉且在一项实施例中其可在蚀刻掉牺牲材料59的同时进行的实例实施例。

参考图29到32，且在一项实施例中，导电层面22的材料26(未展示)已例如通过相对于其它暴露材料理想地选择性地各向异性蚀刻掉(例如，使用液体或蒸气H

可在形成导电材料48之前形成薄的绝缘衬里(例如，Al

电荷阻挡区(例如，电荷阻挡材料30)介于存储材料32与个别控制栅极区52之间。电荷块在存储器胞元中可具有以下功能：在编程模式中，电荷块可防止电荷载流子从存储材料(例如，浮动栅极材料、电荷俘获材料等)朝向控制栅极传出，及在擦除模式中，电荷块可防止电荷载流子从控制栅极流动到存储材料中。因此，电荷块可用于阻挡个别存储器胞元的控制栅极区与存储材料之间的电荷迁移。如所展示的实例电荷阻挡区包括绝缘体材料30。作为进一步实例，电荷阻挡区可包括存储材料(例如，材料32)的横向(例如，径向)外部部分，其中此存储材料是绝缘的(例如，在绝缘存储材料32与导电材料48之间不存在任何不同组合物的材料的情况下)。无论如何，作为额外实例，在不存在任何单独组合物的绝缘体材料30的情况下，控制栅极的存储材料及导电材料的界面可足以用作电荷阻挡区。此外，导电材料48与材料30(当存在时)的界面与绝缘体材料30组合可一起用作电荷阻挡区，且替代地或另外可作为绝缘存储材料(例如，氮化硅材料32)的横向外部区。实例材料30是氧化硅铪及二氧化硅中的一或多者。

参考图33到36，中介材料57已形成在沟槽67及下部堆叠18中且在桥接件39正下方的沟槽40中。在一项实施例中且如展示，中介材料57已形成在桥接件39正上方的上部堆叠66中。此仅为用桥接件正下方的下部堆叠中的中介材料替换下部沟槽中的牺牲材料及在桥接件正上方的上部堆叠中形成中介材料的一个实例。中介材料57可在横向紧邻的存储器块区58之间提供横向电隔离(绝缘)。此可包含绝缘、半导电及导电材料的一或多者，且无论如何，可促进防止导电层面22在成品电路系统构造中彼此短路。实例绝缘材料是SiO

虽然实例以上处理展示且描述为相对于上部及下部堆叠，但此处理可替代地关于垂直交替的第一及第二层面的仅单个堆叠或不仅是上部堆叠及下部堆叠而发生。

本文中关于其它实施例展示及/或描述的任何其它(若干)属性或(若干)方面可用于所展示的实施例中且参考图1到36描述。

在一项实施例中，用于形成包括存储器胞元(例如，56)的串(例如，49)的存储器阵列(例如，12)的方法包括形成包括垂直交替的第一层面及第二层面(例如，分别为22及20)的堆叠(例如，18及/或66)。同时进行(a)及(b)的形成，其中(a)：将水平伸长的沟槽(例如，40及/或67)形成到堆叠中以形成横向间隔的存储器块区(例如，58及/或70)；及(b)：将沟道开口(例如，25)形成到堆叠中横向介于水平伸长的沟槽之间(不管是否形成桥接件)。在沟道开口中形成沟道材料串(例如，53)。形成中介材料(例如，57)使之横向介于横向紧邻的存储器块区之间且纵向沿着所述横向紧邻的存储器块区。在一项此实施例中，桥接件(例如，39)形成在沟槽中以具有向上敞开的杯型形状(不管此在堆叠中竖向什么位置)。可使用本文中关于其它实施例展示及/或描述的任何其它(若干)属性或(若干)方面。

在一项实施例中，用于形成包括存储器胞元(例如，56)的串(例如，49)的存储器阵列(例如，12)的方法包括形成包括垂直交替的第一层面及第二层面(例如，分别为22及20)的堆叠(例如，18及/或66)。使用一个且仅一个遮掩步骤来共同形成(a)及(b)，其中(a)：将水平伸长的沟槽(例如，40及/或67)形成到堆叠中以形成横向间隔的存储器块区(例如，58及/或70)；及(b)：将沟道开口(例如，25)形成到堆叠中横向介于水平伸长的沟槽之间(不管是否形成桥接件且不管是否同时形成(a)及(b))。在沟道开口中形成沟道材料串(例如，53)。形成中介材料(例如，57)使之横向介于横向紧邻的存储器块区之间且纵向沿着所述横向紧邻的存储器块区。在一项此实施例中，桥接件(例如，39)在沟槽中形成以具有向上敞开的杯型形状(不管此在堆叠中竖向什么位置)。可使用本文中关于其它实施例展示及/或描述的任何其它(若干)属性或(若干)方面。

替代实施例构造可由上文所描述的方法实施例产生或以其它方式产生。无论如何，本发明的实施例涵盖独立于制造方法的存储器阵列。然而，此类存储器阵列可具有如本文在方法实施例中所描述的属性中的任一者。同样地，上述方法实施例可并入、形成及/或具有相对于装置实施例所描述的属性中的任一者。

本发明的实施例包含存储器阵列(例如，12)，其包括存储器胞元(例如，56)的串(例如，49)。存储器阵列包括横向间隔的存储器块(例如，70及/或58)，其个别包括垂直堆叠(例如，18及/或66)，垂直堆叠包括交替的绝缘层面(例如，20)及导电层面(例如，22)。存储器胞元的沟道材料串(例如，53)延伸穿过绝缘层面及导电层面。桥接件(例如，39)横向延伸在横向紧邻的存储器块之间且沿着所述横向紧邻的存储器块纵向间隔。桥接件在堆叠的底部(例如，45)上方间隔(即，在最下部绝缘及导电层面中的较低者的底部上方间隔)。垂直横截面(例如，图35或36的任一者的横截面)中的桥接件具有基底(例如，81)及从基底向上突出的至少两个间隔壁(例如，82)。中介材料(例如，57)横向介于横向紧邻的存储器块之间且纵向沿着所述横向紧邻的存储器块，其中中介材料在桥接件正下方。在一项此实施例中，桥接件在堆叠的顶部(例如，85)下方间隔(即，在最上部绝缘及导电层面中的较高者的顶部下方间隔)。在一项实施例中，存储器阵列包括垂直横截面中的仅两个此类间隔壁。在一项实施例中，阵列包括与首先陈述的垂直横截面正交的另一垂直横截面(例如，相较于图34或35的一个横截面的图34或35的另一横截面)。另外至少两个间隔壁(例如，82)在另一垂直横截面中。在一项实施例中，中介材料在桥接件正上方且在一项此实施例中，中介材料横向介于至少两个间隔壁之间。在一项实施例中，垂直堆叠包括上部堆叠(例如，66)及下部堆叠(例如，18)，其中绝缘体层面(例如，21)垂直介于上部堆叠与下部堆叠之间。在一项此实施例中，桥接件在绝缘体层面中，且在一项此实施例中，桥接件未延伸到上部堆叠或下部堆叠中。可使用本文中关于其它实施例展示及/或描述的任何其它(若干)属性或(若干)方面。

本发明的实施例包含存储器阵列(例如，12)，其包括存储器胞元(例如，56)的串(例如，49)。存储器阵列包括横向间隔的存储器块(例如，70及/或58)，其个别包括垂直堆叠(例如，18及/或66)，垂直堆叠包括交替的绝缘层面(例如，20)及导电层面(例如，22)。存储器胞元的沟道材料串(例如，53)延伸穿过绝缘层面及导电层面。桥接件(例如，39)横向延伸在横向紧邻的存储器块之间且沿着所述横向紧邻的存储器块纵向间隔。桥接件具有向上敞开的杯型形状。中介材料(例如，57)横向介于横向紧邻的存储器块之间且纵向沿着所述横向紧邻的存储器块。中介材料在桥接件的向上敞开的杯型形状中。在一项实施例中，桥接件在堆叠的底部(例如，45)上方间隔，且在一项此实施例中，中介材料在桥接件正下方。可使用本文中关于其它实施例展示及/或描述的任何其它(若干)属性或(若干)方面。

上述(若干)处理或(若干)构造可被视为相对于组件阵列，所述组件阵列经形成为此类组件的两个堆叠或两个层叠或形成在此类组件的两个堆叠或两个层叠内，此类组件的两个堆叠或两个层叠在下伏基底衬底上方或作为下伏基底衬底的部分(尽管如此，两个堆叠/层叠可具有多个层面)。用于操作或存取阵列内的此类组件的控制及/或其它外围电路系统也可形成在任何地方作为成品构造的部分，且在一些实施例中可在所述阵列下方(例如，阵列下CMOS)。无论如何，可在附图中所展示或上文所描述的堆叠/层叠上方及/或下方提供或制造一或多个额外的此(类)堆叠/层叠。此外，(若干)组件阵列在不同堆叠/层叠中可相对于彼此相同或不同且不同堆叠/层叠可相对于彼此具有相同厚度或不同厚度。可在垂直紧邻的堆叠/层叠(例如，额外电路系统及/或电介质层)之间提供中介结构。而且，不同堆叠/层叠可相对于彼此电耦合。可单独且循序地(例如，彼此叠置)制造多个堆叠/层叠，或可本质上同时制造两个或更多个堆叠/层叠，替代地，(若干)处理或构造可关于下伏基底衬底上方的单个堆叠或单个层叠或下伏基底衬底的部分。

上文论述的组合件及结构可用于集成电路/电路系统中且可并入电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、电源模块、通信调制解调器、处理器模块及专用模块中，且可包含多层、多芯片模块。电子系统可为广泛范围的系统中的任一者，例如举例来说相机、无线装置、显示器、芯片组、机顶盒、游戏机、照明、交通工具、时钟、电视、手机、个人计算机、汽车、工业控制系统、飞机等。

在本文档中，除非另有指示，否则“竖向”、“较高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“下面”、“之下”、“向上”及“向下”通常参考垂直方向。“水平”是指沿着主要衬底表面的大致方向(即，在10度内)且可相对于在制造期间处理衬底的方向，而垂直是大致正交于水平的方向。对“完全水平”的引用是沿着主要衬底表面的方向(即，与主要衬底表面不成角度)且可相对于在制造期间处理衬底的方向。此外，如本文中所使用的“垂直”及“水平”是相对于彼此大体上垂直的方向且与衬底在三维空间中的定向无关。另外，“竖向地延伸(elevationally-extending/extend(ing)elevationally)”是指与完全水平成至少45°角的方向。此外，相对于场效应晶体管的“竖向地延伸(extend(ing)elevationally/elevationally-extending)”、水平地延伸(extend(ing)horizontally/horizontally-extending)等是参考电流在操作中沿其在源极/漏极区之间流动的晶体管的沟道长度的定向。对于双极结型晶体管，“竖向地延伸(extend(ing)elevationally/elevationally-extending)”、“水平地延伸(extend(ing)horizontally/horizontally-extending)”等是参考电流在操作中沿其在发射极与集电极之间流动的基底长度的定向。在一些实施例中，竖向地延伸的任何组件、特征及/或区垂直地延伸或在垂直的10°内延伸。

此外，“在…正上方”、“在…正下方”及“在…正下方”要求两个所述区/材料/组件相对于彼此至少部分横向(即，水平地)重叠。而且，使用前面没有加“正”的“在…上方”仅要求在所述区/材料/组件的另一部分上方的所述区/材料/组件的某个部分在另一部分部分的竖向外侧(即，与两个所述区/材料/组件是否存在任何横向重叠无关)。类似地，使用前面没有加“正”的“在…下方”及“在…下方”仅要求在所述区/材料/组件的另一部分下方/上方的所述区/材料/组件的某个部分在另一部分的竖向内侧(即，与两个所述区/材料/组件是否存在任何横向重叠无关)。

本文中所描述的材料、区及结构中的任一者可为均质的或非均质的，且无论如何在其所上覆的任何材料上方可为连续或不连续的。在为任何材料提供一或多种实例组合物的情况下，那种材料可包括此一或多种组合物，本质上由其组成或由其组成。此外，除非另有所述，否则可使用任何合适的现存或将来开发的技术形成每种材料，以原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入为例。

另外，“厚度”本身(前面没有方向形容词)被定义为从不同组合物的紧邻材料或紧邻区的最接近表面垂直穿过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区可具有基本上恒定的厚度或可变的厚度。如果具有可变厚度，那么除非另有指示，否则厚度是指平均厚度，且由于厚度可变，因此此材料或区将具有某个最小厚度及某个最大厚度。如本文中所使用，“不同组合物”仅要求两种所述材料或区中可能彼此直接抵靠的那些部分在化学及/或物理上是不同的，例如，如果此类材料或区并非均质。如果两种所述材料或区并非彼此直接抵靠，那么“不同组合物”仅要求两种所述材料或区中彼此最接近的那些部分在化学及/或物理上是不同的(如果此类材料或区并非均质)。在本文档中，当材料、区或结构相对于彼此存在至少一些物理触碰接触时，所述材料、区或结构彼此“直接抵靠”。相比之下，前面没有加“直接”的“在…上方”、“在…上”、“相邻”、“沿着”及“抵靠”涵盖“直接抵靠”以及其中(若干)中介材料、区、结构导致所述材料、区或结构相对于彼此无物理触碰接触的构造。

在本文中，如果在正常操作时电流能够从一个区-材料-组件流动到另一区-材料-组件且在充足地产生亚原子正电荷及/或负电荷时主要是通过亚原子正电荷及/或负电荷的移动来进行此电流流动，那么区-材料-组件相对于彼此“电耦合”。另一电子组件可在区-材料-组件之间且电耦合到区-材料-组件。相比之下，当区-材料-组件被称为“直接电耦合”时，在直接电耦合的区-材料-组件之间无中介电子组件(例如，无二极管、晶体管、电阻器、换能器、开关、熔丝等)。

在本文档中对“行”及“列”的任何使用是为了方便区分一个系列或定向的特征与另一系列或定向的特征且沿着其已形成或可形成组件。相对于独立于功能的任何系列的区、组件及/或特征，同义地使用“行”及“列”。无论如何，行可为笔直的及/或弯曲的及/或相对于彼此平行及/或不平行，列也可如此。此外，行及列可以90°或以一或多个其它角度(即，除了直角外)相对于彼此相交。

本文中的导电性/导体/导电材料中的任一者的组合物可为金属材料及/或导电掺杂半导电性/半导体/半导体材料。“金属材料”是元素金属、两种或更多种元素金属的任何混合物或合金及任何一或多种导电金属化合物的任一者或组合。

在本文中，关于蚀刻(etch/etching)、移除(removing/removal)、沉积及/或形成(forming/formation)的“选择性”的任何使用是一种所述材料相对于另一(些)所述材料的作用，如此起作用时的体积比是至少2:1。此外，选择性地沉积、选择性地生长或选择性地形成的任何使用是针对至少第一个75埃的沉积、生长或形成以至少2:1的体积比相对于另一(些)所述材料沉积、生长或形成一种材料。

除非另有指示，否则本文中“或”的使用涵盖任一者及两者。

根据法规，已用或多或少特定于结构及方法特征的语言描述本文中所公开的标的物。然而，应理解，权利要求书不限于所展示及所描述的特定特征，因为本文中所公开的部件包括实例实施例。因此，权利要求书应按字面意义被提供全范围，且应根据等效原则适当地解释。