像素驱动电路以及包括像素驱动电路的电致发光显示装置

相关申请的交叉引用

本申请要求于2019年12月10日提交的韩国专利申请No.10-2019-0163746的优先权和权益，其公开内容通过整体引用合并于此。

技术领域

本公开涉及一种像素驱动电路以及包括像素驱动电路的电致发光显示装置，更具体地，涉及一种有效用于变频驱动的电致发光显示装置和像素驱动电路。

背景技术

随着信息技术的发展，作为信息与用户之间的连接介质的显示装置的市场正在增长。除了基于文本的信息的传送之外，在用户之间积极地执行各种形式的通信。随着信息类型的改变，用于显示信息的显示装置的性能也在发展。因此，诸如有机发光显示装置、微发光二极管(LED)显示装置、液晶显示(LCD)装置和量子点显示装置之类的各种类型的显示装置的使用正在增加，并且已经积极地研究了高清晰度显示装置以增加信息清晰度。

电致发光显示装置包括：包括多个子像素的显示面板、提供用于驱动所述显示面板的信号的驱动电路、向显示面板供电的电源等。驱动电路包括向显示面板提供选通信号的选通驱动电路、向显示面板提供数据信号的数据驱动电路等。

例如，电致发光显示装置可以使用当向子像素提供选通信号、数据信号等时发光的所选子像素的发光元件来显示图像。发光元件可以基于有机材料或无机材料来实现。

电致发光显示装置基于从子像素中的发光元件产生的光来显示图像，因此具有各种优点，但是需要提高像素驱动电路的精度，该像素驱动电路控制子像素的发光以提高图像质量。例如，可以通过补偿包括在像素驱动电路中的驱动晶体管的阈值电压来提高像素驱动电路的精度。

发明内容

随着电致发光显示装置的分辨率和功耗的增加，已经开发了用于降低所述电致发光显示装置的功耗的驱动技术。为了降低功耗，可以通过降低帧速率在特定时段期间以低速驱动像素。例如，在移动模块的情况下，在实际使用模式下以60Hz、120Hz等的频率执行正常驱动，并且在待机模式下以诸如1Hz等的频率执行低速驱动，从而降低功耗。

如上所述，为了提高像素驱动电路的精度，补偿驱动晶体管的阈值电压的所述像素驱动电路在水平扫描时段(1H时间)期间感测所述驱动晶体管的阈值电压。考虑到实质上的定时裕度，用于感测所述驱动晶体管的所述阈值电压的时间小于所述水平扫描时段。所述水平扫描时段随着所述电致发光显示装置的分辨率和驱动频率的增大而减小。例如，分配用于在120Hz下驱动具有四倍高清晰度(QHD)分辨率的电致发光显示装置的水平扫描时段是非常短的3μs，因此实际上难以确保2μs的感测时间。当在高速驱动(正常驱动)中在多于一个水平扫描时段内没有确保感测时间时，可能发生诸如屏幕上的斑点、余像和串扰的图像质量缺陷。

此外，当包括在所述像素驱动电路中的晶体管被实现为p型多晶晶体管时，在低速驱动中可能在所述驱动晶体管的栅极节点处产生泄露电流。所述漏电流的产生使得发光元件难以在一帧内保持相同的亮度，并且导致长的数据更新周期，因此可以看到闪烁。

此外，当屏幕从黑屏切换到白屏时，由于所述驱动晶体管的滞后而发生第一帧的亮度降低的现象。由于在低速驱动中可见度增加，因此所述第一帧的亮度降低的这种现象可能使所述电致发光显示装置的质量劣化。从黑屏到白屏的切换可以意味着所述电致发光显示装置通电的状态，并且还可以意味着从具有低亮度的屏幕切换到具有高亮度的屏幕。在这种情况下，所述第一帧的亮度的降低可以以运动模糊的形式出现。

本公开的发明人认识到上述问题，并且发明了一种电致发光显示装置，该电致发光显示装置包括像素驱动电路，该像素驱动电路允许在应用了使用频率变化的驱动方法的电致发光显示装置中减少当以可变频率驱动显示面板时可能发生的亮度不均匀现象。

根据本公开的实施例要实现的目的是提供一种电致发光显示装置，该电致发光显示装置包括像素驱动电路，在该像素驱动电路中，充分确保用于补偿驱动晶体管的阈值电压的补偿时间，使得通过高速驱动来提高响应速度，并且通过去除屏幕上的斑点、余像和串扰来提高图像质量。

根据本公开的实施例要实现的另一目的是提供一种电致发光显示装置，该电致发光显示装置包括像素驱动电路，在该像素驱动电路中，减少了在低速驱动中可能发生的亮度降低的现象。

本公开的目的不限于上述目的，并且本领域技术人员将从以下描述中明显地理解在此未描述的其他目的。

本公开的一个方面提供一种像素驱动电路，所述像素驱动电路包括：驱动晶体管，该驱动晶体管包括连接到第一节点的栅极、连接到第二节点的漏极，以及连接到提供高电位电压的高电位电压线的源极；第一电容器，该第一电容器连接到第一节点和第三节点；第二电容器，该第二电容器连接到第三节点和第四节点；第一开关电路，该第一开关电路由第(n-2)扫描信号控制并响应于所述第(n-2)扫描信号导通以向所述第一节点提供V1电压、向所述第三节点提供V3电压、并且向所述阳极提供V2电压；第二开关电路，该第二开关电路由第n扫描信号控制并且响应于所述第n扫描信号导通以将所述第一节点电连接到所述第二节点、向所述第三节点提供V5电压、并且将数据电压提供给所述第四节点；以及发射控制电路，该发射控制电路由第n发射信号控制并且响应于第n发射信号导通以将所述第二节点电连接到所述阳极并且将参考电压提供给所述第四节点。本公开的一个方面提供一种电致发光显示装置，其包括在其第n行中包括的多个像素(这里，n是自然数)，每个像素包括发光元件和像素驱动电路。发光元件包括阳极、有机化合物层和发光层。因此，在应用低速驱动的所述电致发光显示装置中，可以减少可以在低灰度级识别的亮度不均匀现象，并且充分确保用于感测所述驱动晶体管的阈值电压的时段，从而提高所述像素驱动电路的精度。

在详细描述和附图中描述了其它实施例的详细描述。

附图说明

通过参照附图详细描述本发明的示例性实施例，本公开的上述和其它目的、特征和优点对于本领域普通技术人员将变得更加明显，其中：

图1是示出根据本公开的一个实施例的电致发光显示装置的框图；

图2示出了根据本公开的一个实施例的像素驱动电路；

图3A、图4A、图5A和图6A是各自示出像素驱动电路的驱动处理的图，图3B、图4B、图5B和图6B是各自示出在相应的驱动处理中输入或输出的信号的波形图；

图7A、图7B和图7C示出从根据本公开的一个实施例的像素驱动电路修改的电路；

图8A示出了根据本公开的一个实施例的像素驱动电路，并且图8B和图8C是波形图，每个波形示出当使用不同方法驱动像素驱动电路时输入或输出的信号；以及

图9A示出了根据本公开的一个实施例的像素驱动电路，并且9B是示出当像素驱动电路被驱动时输入或输出的信号的波形图。

具体实施方式

参照将参照附图详细描述的实施例，本公开的优点和特征及其实现方法将是显而易见的。然而，本公开不限于下面描述的实施例，并且可以通过各种不同的修改来实现。提供实施例仅仅是为了允许本领域技术人员完全理解本公开的范围，并且本公开仅由权利要求书的范围限定。

用于描述本公开的实施例的附图中公开的附图、尺寸、比率、角度、数量等仅是说明性的，而不限于本公开中示出的项。在整个公开中，相同的附图标记表示相同的元件。此外，在描述本公开时，当确定公知技术可能不必要地模糊本公开的要点时，将省略对公知技术的详细描述。这里使用的术语如“包括”、“具有”和“由..组成”旨在允许添加其它元素，除非这些术语与术语“仅”一起使用。除非另有明确规定，否则对单数的任何引用均可包括复数。

即使没有明确说明，组件也被解释为包括普通的误差范围。

为了描述位置关系，例如，当两个部件之间的位置关系被描述为“上”、“之上”、“下”、“旁边”等时，可以在它们之间插入一个或多个部件，除非在表达式中使用术语“立即”或“直接”。

对于时间关系的描述，例如，当时间关系被描述为“后”、“之后”、“下一步”、“之前”等时，可以包括非连续的情况，除非在表达式中使用术语“立即”或“直接”。

本公开的各种实施例的特征可以部分地或完全地彼此结合或组合。这些实施例可以在技术上以各种方式互操作和执行，并且可以彼此独立地或相关联地执行。

在本公开中，形成在显示面板的基板上的像素驱动电路和选通驱动电路可以实现为n型或p型晶体管。例如，晶体管可以实现为具有金属氧化物半导体场效应晶体管(MOSFET)结构的晶体管。晶体管是包括栅极、源极和漏极的三电极元件。源极是向晶体管提供载流子的电极。在晶体管中，载流子从源极移动到漏极。在n型晶体管的情况下，载流子是电子。因此，电子从源极移动到漏极，并且源极电压低于漏极电压。在n型晶体管中，电流从漏极流到源极，因为电子从源极移动到漏极。在p型晶体管的情况下，载流子是电子。因此，源极电压高于漏极电压，使得空穴可以从源极移动到漏极。因为p型晶体管的空穴从源极移动到漏极，所以电流从源极流到漏极。晶体管的源极和漏极不固定，并且晶体管的源极和漏极可以根据施加的电压而改变。

在下文中，选通导通电压可以是可以导通晶体管的选通信号的电压。选通截止电压可以是可以截止晶体管的电压。在p型晶体管中，选通截止电压可以是选通高电压，选通导通电压可以是选通低电压。在n型晶体管中，选通截止电压可以是选通低电压，选通导通电压可以是选通高电压。

以下，将参照附图描述根据本公开的实施例的像素驱动电路和包括该像素驱动电路的电致发光显示装置。

图1是示出根据本公开的一个实施例的电致发光显示装置的框图。

参照图1，电致发光显示装置100包括显示面板101，并且还包括用于向显示面板101提供信号的数据驱动电路102、选通驱动电路108和定时控制器110。

显示面板101可以被划分为显示图像的显示区域DA和不显示图像的非显示区域NDA。在显示区域DA中，布置用于显示图像的像素。每个像素可以包括用于实现各个颜色的多个子像素。子像素可以被划分为红色子像素、绿色子像素和蓝色子像素以实现颜色。另外，每个像素还可以包括白色子像素。由包括在一个像素中的子像素发射的颜色可以被配置为使得当所有子像素发射光时，颜色根据减色混合而变为白色。

每个像素连接到沿Y轴(或列方向)形成的数据线，并且连接到沿X轴(或行方向)形成的选通线。沿X轴布置的像素连接到相同的选通线以接收相同的选通信号。

每个像素包括发光元件和使发光元件发射具有预定亮度的光的像素驱动电路。像素驱动电路接收数据信号、选通信号和电源信号以进行操作。数据信号通过数据线4a从数据驱动电路102提供给像素，选通信号通过选通线2a和2b从选通驱动电路108提供给像素，并且电源信号通过电源线4b提供给像素。电源线4b可以包括用于向像素供应高电位电压的高电位电压线、用于向像素供应低电位电压的低电位电压电极、用于向像素供应参考电压的参考电压线、用于向像素供应另一预定电压的电压线等。高电位电压是比低电位电压高的电压。选通线2a和2b可以包括通过其提供扫描信号的多条扫描线2a和通过其提供发射控制信号的多条发射信号线2b。

数据驱动电路102在定时控制器110的控制下通过将从定时控制器110接收的输入图像的数据转换为伽马补偿电压来生成数据电压，并将生成的数据电压输出到数据线4a。数据驱动电路102可以以集成电路(IC)的形式形成在显示面板101上，或者可以以膜上芯片(COF)的形式形成在显示面板101上。

选通驱动电路108包括扫描驱动电路103和发射驱动电路104。扫描驱动电路103在定时控制器110的控制下将扫描信号顺序地提供给扫描线2a。第n选通线设置在第n行中。例如，施加到第n选通线的第n扫描信号可以与第m数据电压同步。在这种情况下，n和m是自然数。发射驱动电路104在定时控制器110的控制下生成发射信号。发射驱动电路104将发射信号顺序地提供给发射信号线2b。扫描驱动电路103和发射驱动电路104均包括用于向选通线提供信号的多个级。

选通驱动电路108可以形成为IC，或者可以形成为嵌入在显示面板101中的面板内栅极(GIP)。选通驱动电路108可以设置在显示面板101的左侧和右侧中的一个或每个上。另外，选通驱动电路108可以根据显示面板101的形状设置在显示面板101的上侧或下侧。

定时控制器110从主机系统接收输入图像的数字视频数据和与数字视频数据同步的定时信号。定时信号可以包括数据使能信号、垂直同步信号、水平同步信号和时钟信号。主机系统可以是电视(TV)系统、机顶盒、导航系统、数字视频盘(DVD)播放器、蓝光播放器、个人计算机、家庭影院系统或移动信息设备。

定时控制器110基于从主机系统接收的定时信号生成用于控制数据驱动电路102的操作定时的数据定时控制信号、用于控制选通驱动电路108的操作定时的选通定时控制信号等。选通定时控制信号包括起始脉冲、移位时钟等。开始脉冲可以定义针对扫描驱动电路103和发射驱动电路104的每个移位寄存器生成第一输出的开始定时。当开始脉冲被输入时，移位寄存器开始被驱动，并且在第一时钟定时生成第一输出信号。移位时钟控制移位寄存器的输出移位定时。

选通信号和数据信号被一次施加到在列方向上布置在显示区域DA中的所有像素的时段可以被称为一个帧时段。所述一个帧时段可以被划分为扫描时段和发光时段，在扫描时段中，输入图像的数据通过连接到像素的每个选通线被提供到每个像素上，以在每个像素中写入数据，在发光时段中，像素在扫描时段之后根据发射信号被重复地导通和截止。扫描时段可以包括初始化时段、采样时段等。采样时段可以包括编程时段。在扫描时段期间，包括在像素驱动电路中的节点被初始化，驱动晶体管的阈值电压被补偿，并且数据电压被充电，并且在发光时段期间，执行发光操作。扫描时段仅包括几个水平扫描时段，并且一个帧时段的大部分是发光时段。

随着显示面板101的分辨率增加，在列方向上布置的像素的数量增加，因此减少了一个水平扫描时段(1H时间)。当在相同分辨率的显示面板中频率增加时，一个水平扫描时段(1H时间)减少。一个水平扫描时段(1H时间)的减少导致扫描时段减少，因此难以确保精确补偿驱动晶体管的阈值电压的时间。因此，下面将描述即使当显示面板的分辨率和/或频率增加时也可以精确地补偿驱动晶体管的阈值电压的像素驱动电路。

图2示出了根据本公开的一个实施例的像素驱动电路。图2所示的像素驱动电路用于描述布置在第n行中的像素。

参照图2，用于向发光元件EL提供驱动电流的像素驱动电路包括多个晶体管和多个电容器。根据本公开的一个实施例的像素驱动电路是内部补偿电路，在该内部补偿电路中，可以通过像素驱动电路补偿驱动晶体管DT的阈值电压。

向像素驱动电路施加包括高电位电压VDD、低电位电压VSS、参考电压Vref和附加电压V1、V2、V3和V5的电源电压、包括第n扫描信号S(n)、第(n-2)扫描信号S(n-2)和第n发射信号EM(n)的选通信号以及具有数据电压Vdata的像素驱动信号。第n扫描信号S(n)是施加到布置在第n行中的像素的扫描信号，第(n-2)扫描信号S(n-2)是施加到布置在第(n-2)行中的像素的扫描信号，并且第n发射信号EM(n)是施加到布置在第n行中的像素的发射信号。

扫描信号S(n)和S(n-2)以及发射信号EM(n)中的每一个以规律的时间间隔具有导通电平脉冲或截止电平脉冲。根据本公开的一个实施例的晶体管被实现为p型金属氧化物半导体(PMOS)晶体管和n型金属氧化物半导体(NMOS)晶体管。PMOS晶体管的导通电压是选通低电压(或导通电平脉冲)，并且其截止电压是选通高电压(或截止电平脉冲)。NMOS晶体管的导通电压是选通高电压(或导通电平脉冲)，并且其截止电压是选通低电压(或截止电平脉冲)。

发光元件EL通过接收由驱动晶体管DT根据数据电压Vdata调节的电流来发光，从而表示与输入图像的灰阶数据相对应的亮度。发光元件EL可以包括阳极、阴极和形成在阳极和阴极之间的有机化合物层。有机化合物层可以包括发光层、空穴注入层、空穴传输层、电子传输层和电子注入层，但是本公开不限于此。发光元件EL的阳极可以连接到用于控制发光元件EL的发光的驱动晶体管或发光晶体管。另外，发光元件EL的阴极与施加有低电位电压VSS的低电位电压电极连接。

驱动晶体管DT是根据栅极-源极电压Vgs调节流向发光元件EL的电流的驱动元件，并且被实现为PMOS晶体管。驱动晶体管DT包括连接到第一节点n1的栅极、连接到提供有高电位电压VDD的高电位电压线的源极以及连接到第二节点n2的漏极。

第一电容器C1包括两个电极以形成第一电容。两个电极中的一个电极连接到第一节点n1，另一个电极连接到第三节点n3。第二电容器C2包括两个电极以形成第二电容。两个电极中的一个电极连接到第三节点n3，另一个电极连接到第四节点n4。

根据本公开的一个实施例的像素驱动电路的第一开关电路响应于第(n-2)扫描信号S(n-2)而导通，以使发光元件EL的阳极初始化并使驱动晶体管DT导通达预定时间段，从而减少第一帧的亮度降低的现象。第一开关电路可以包括第一晶体管T1、第二晶体管T2和第三晶体管T3。第一开关电路可以被实现为NMOS晶体管，并且第一开关电路的第二晶体管T2也可以被实现为PMOS晶体管。当第二晶体管T2被实现为PMOS晶体管时，因为提供给第二晶体管T2的扫描信号必须不同于提供给第一晶体管T1和第三晶体管T3的扫描信号，所以需要用于将扫描信号提供给第二晶体管T2的附加扫描驱动电路。

第一晶体管T1响应于第(n-2)扫描信号S(n-2)而导通，以向第一节点n1提供V1电压V1。第一晶体管T1连接到第一节点n1和向其提供V1电压V1的V1电压线。

第二晶体管T2响应于第(n-2)扫描信号S(n-2)而导通，以向第五节点n5提供V2电压V2。第二晶体管T2连接到V2电压线和第五节点n5。

第三晶体管T3响应于第(n-2)扫描信号S(n-2)而导通，以向第三节点n3提供V3电压V3。第三晶体管T3连接到第三节点n3和提供有V3电压V3的V3电压线。

根据本公开的一个实施例的像素驱动电路的第二开关电路响应于第n扫描信号S(n)而导通，以对数据电压Vdata进行编程并对驱动晶体管DT的阈值电压进行采样。另外，通过将第二开关电路中包括的晶体管实现为NMOS晶体管，第二开关电路还可以从向第一开关电路提供扫描信号的扫描驱动电路接收扫描信号。第二开关电路可以包括第四晶体管T4、第五晶体管T5和第六晶体管T6。第二开关电路可以被实现为NMOS晶体管，并且第二开关电路的第六晶体管T6也可以被实现为PMOS晶体管。当第六晶体管T6被实现为PMOS晶体管时，因为提供给第六晶体管T6的扫描信号必须不同于提供给第四晶体管T4和第五晶体管T5的扫描信号，所以需要用于将扫描信号提供给第六晶体管T6的附加扫描驱动电路。

第四晶体管T4响应于第n扫描信号S(n)而导通，以连接驱动晶体管DT的栅极和漏极。第四晶体管T4连接到第一节点n1和第二节点n2。

第五晶体管T5响应于第n扫描信号S(n)而导通，以向第三节点n3提供V5电压V5。第五晶体管T5连接到第三节点n3和提供V5电压V5的V5电压线。

第六晶体管T6响应于第n扫描信号S(n)而导通，以将数据电压Vdata提供给第四节点n4。第六晶体管T6连接到第四节点n4和向其提供数据电压Vdata的数据电压线。

提供给第一开关电路和第二开关电路的第n扫描信号S(n)和第(n-2)扫描信号S(n-2)是从包括在同一扫描驱动电路中的不同级输出的信号。

通过将第一开关电路和第二开关电路中的连接到第一电容器C1和驱动晶体管DT的栅极的第一晶体管T1、第三晶体管T3、第四晶体管T4和第五晶体管T5实现为NMOS晶体管，可以减小可能在驱动晶体管DT的栅极处产生的漏电流，从而发光元件EL可以在一帧内保持相同的亮度。例如，NMOS晶体管的有源沟道可以是主要包含铟、镓和锌中的至少一种的氧化物半导体。另外，通过将第二晶体管T2和第六晶体管T6实现为NMOS晶体管，不需要附加的扫描驱动电路，因此可以简化选通驱动电路的配置，并且可以减小电致发光显示面板的非显示区域NDA。

根据本公开的一个实施例的像素驱动电路的发射控制电路响应于第n发射信号EM(n)而导通，以向第四节点n4提供参考电压Vref并向发光元件EL提供驱动电流。发射控制电路被实现为PMOS晶体管，并且包括第七晶体管T7和第八晶体管T8。

第七晶体管T7响应于第n发射信号EM(n)而导通，以向第四节点n4提供参考电压Vref。第七晶体管T7连接到第四节点n4和被提供参考电压Vref的参考电压线。

第八晶体管T8响应于第n发射信号EM(n)而导通，以将从驱动晶体管DT提供的驱动电流提供给发光元件EL的阳极。第八晶体管T8连接到第二节点n2和第五节点n5。第八晶体管T8可以被称为发射晶体管。

图3A、图4A、图5A和图6A是各自示出像素驱动电路的驱动处理的图，图3B、图4B、图5B和图6B是各自示出在相应的驱动处理中输入或输出的信号的波形图。像素驱动电路的驱动时段可以划分为初始化时段①、采样时段②、保持时段③和发光时段④。

图3A是示出像素驱动电路的驱动处理中的初始化时段①的图，图3B是示出在初始化时段①中输入或输出的信号的波形图。初始化时段①具有2个水平扫描时段(2H时间)，由第(n-2)扫描信号S(n-2)控制。第(n-2)扫描信号S(n-2)在初始化时段①具有导通电平脉冲，在初始化时段①以外的期间具有截止电平脉冲。当第(n-2)扫描信号S(n-2)具有导通电平脉冲时，第n扫描信号S(n)和第n发射信号EM(n)具有截止电平脉冲。在这种情况下，为了防止第n发射信号EM(n)和第(n-2)扫描信号S(n-2)被混合并输入到像素驱动电路中并且使得发光元件EL发光，在初始化时段①之前，第n发射信号EM(n)被切换到具有裕度时段M的截止电平脉冲的状态。例如，裕度时段M可以是两个水平扫描时段(2H时间)，但是本公开不限于此，并且裕度时段M可以大于或等于一个水平扫描时段(1H时间)。

在初始化时段①期间，第一开关电路(T1、T2和T3)和驱动晶体管DT导通，并且第二开关电路(T4、T5和T6)和发射控制电路(T7和T8)截止。

在初始化时段①期间，第一晶体管T1导通，以向驱动晶体管DT的栅极提供V1电压V1，从而导通驱动晶体管DT。驱动晶体管DT的源极连接到施加有高电位电压VDD的线，使得高电位电压VDD总是保持在源极。因此，根据施加到驱动晶体管DT的栅极的V1电压V1来确定施加到驱动晶体管DT的应力电压(stress voltage)。在初始化时段①期间，V1电压V1的状态保持在第一节点n1处，以导通驱动晶体管DT并向驱动晶体管DT施加恒定应力。因为应力由于通过第一晶体管T1提供到第一节点n1的V1电压V1而施加到驱动晶体管DT达预定时间段，所以可以减少由于驱动晶体管DT的滞后而发生的第一帧的亮度降低的现象。在这种情况下，V1电压V1是在导通驱动晶体管DT的同时使驱动晶体管DT的栅极初始化的固定电压。V1电压V1越低，能够感测的驱动晶体管DT的阈值电压Vth的范围越大。在初始化时段①期间，驱动晶体管DT的栅极-源极电压Vgs是V1电压V1和高电位电压VDD之间的差。在采样时段②中，驱动晶体管DT的栅极-源极电压Vgs从V1电压V1和高电位电压VDD之间的差上升直到驱动晶体管DT的阈值电压Vth。当V1电压V1和高电位电压VDD之间的差高于驱动晶体管DT的阈值电压Vth时，可以不感测驱动晶体管DT的阈值电压Vth。因此，V1电压V1是高于驱动晶体管DT的阈值电压Vth和高电位电压VDD之和的电压。换句话说，尽管优选V1电压V1具有低电压以导通驱动晶体管DT，使得驱动晶体管DT在预定时间段内处于受应力状态，但是为了感测驱动晶体管DT的阈值电压Vth，V1电压V1可以被设置为高于驱动晶体管DT的阈值电压Vth和高电位电压VDD之和的电压。采样时段②的详细描述将在下面给出。

另外，可以通过调整初始化时段①来改变向驱动晶体管DT施加应力的时间。为了改善驱动晶体管DT的滞后，驱动晶体管DT应当在预定时间段内保持在导通状态，并且根据本公开的一个实施例的第一开关电路可以使用第(n-2)扫描信号S(n-2)来调整驱动晶体管DT导通的时间，以减小由于驱动晶体管DT的滞后引起的影响。根据本公开的一个实施例的像素驱动电路可以确保两个水平扫描时段(2H时间)或更多作为采样时段②，使得可以在不将控制初始化时段①的扫描驱动电路与控制采样时段②的扫描驱动电路分离的情况下调整向驱动晶体管DT施加应力的时间。在这种情况下，初始化时段①被设置为不与采样时段②重叠。

如上所述，在低速驱动期间，第一帧的亮度降低的现象是明显的。为了实现低速驱动以降低功耗，必须解决由于亮度劣化引起的亮度不均匀现象。因此，通过在初始化时段①期间向驱动晶体管DT施加应力达预定时段以减少亮度降低的现象，可以实现可以低速驱动的显示面板。

在初始化时段①期间，第二晶体管T2导通以向发光元件EL的阳极提供V2电压V2，使得发光元件EL的阳极放电以具有V2电压V2。由于V2电压V2是低于或等于低电位电压VSS的电压，所以发光元件EL不发光。在高速驱动中，周期性地出现用于感测驱动晶体管DT的阈值电压Vth的时段，并且在该时段期间，发光元件EL不发光。换句话说，通过允许补偿电路在高速驱动中操作来显示每一帧。在这种情况下，每个帧可以被称为刷新帧。例如，当以60Hz驱动时，在一秒内产生60次刷新帧。另一方面，在低速驱动中，不执行感测驱动晶体管DT的阈值电压Vth的操作，而是执行使发光元件EL发光的操作。在这种情况下，每个帧可以被称为跳过帧。当发光元件EL在刷新帧中周期性地截止并且在跳过帧中连续地发光时，可以将其识别为闪烁，并且因此发射晶体管可以用于减少发光元件EL甚至在跳过帧中周期性地发光的可能性。例如，当在60Hz驱动显示面板上以1Hz的低速驱动时，刷新帧在第一帧中出现一秒，跳过帧出现在其余59帧中。然而，当仅截止发射晶体管时，因为发光元件EL的阳极的开始电压在刷新帧和跳过帧中不同，所以产生闪烁。因此，通过经由第二晶体管T2将V2电压V2提供给第五节点n5以调节提供给发光元件EL的阳极的电压，可以减少可以在低灰度级中识别的闪烁。

另外，在初始化时段①期间，第三晶体管T3导通以向第三节点n3提供V3电压V3，使得第一电容器C1的一个电极被初始化为具有V3电压V3。V3电压V3是高于或等于V5电压V5的固定电压。通过使V3电压V3高于或等于V5电压V5，在开始感测时降低提供给驱动晶体管DT的栅极的电压，从而增大可以感测驱动晶体管DT的阈值电压Vth的范围。

图4A是示出像素驱动电路的驱动处理中的采样时段②的图，图4B是示出在采样时段中输入或输出的信号的波形图。采样时段②具有两个水平扫描时段(2H时间)，并且由第n扫描信号S(n)控制。第n扫描信号S(n)在采样时段②具有导通电平脉冲，在采样时段②以外的时段具有截止电平脉冲。

在采样时段②期间，第二开关电路(T4、T5和T6)和驱动晶体管DT导通，并且第一开关电路(T1、T2和T3)和发射控制电路(T7和T8)截止。另外，采样时段②可以包括第一采样时段②-1和第二采样时段②-2。第一采样时段②-1和第二采样时段②-2可以各自具有一个水平扫描时段(1H时间)。

在第一采样时段②-1期间，第四晶体管T4导通以连接驱动晶体管DT的栅极和漏极，使得实现驱动晶体管DT的二极管连接，从而导通驱动晶体管DT。作为导通的驱动晶体管DT的栅极节点的第一节点n1的电压上升，直到驱动晶体管DT的栅极-源极电压Vgs达到驱动晶体管DT的阈值电压Vth。

在第一采样时段②-1期间，第五晶体管T5导通以向第三节点n3提供V5电压V5。V5电压V5是低于或等于V3电压V3的电压，并且是在采样时段②期间固定第三节点n3的电压的固定电压。

此外，在第一采样时段②-1期间，第六晶体管T6导通以将数据电压Vdata提供给第四节点n4。由于第四节点n4连接到第二电容器C2的一个电极，因此第二电容器C2存储数据电压Vdata。

在第一采样时段②-1之后的第二采样时段②-2期间，第一节点n1的电压继续上升为高电位电压VDD与驱动晶体管DT的阈值电压Vth之和，并且第一电容器C1感测驱动晶体管DT的阈值电压Vth。在这种情况下，将作为高电位电压VDD和阈值电压Vth之和的电压存储在第一电容器C1的一个电极中，并且将V5电压V5存储在第一电容器C1的另一个电极中。根据本公开的一个实施例的像素驱动电路被实现为包括第二采样时段②-2，使得用于感测驱动晶体管DT的阈值电压Vth的时间被充分确保以增强像素驱动电路的可靠性。

第三节点n3是由第一电容器C1和第二电容器C2共享的节点。在采样时段②期间，第三节点n3的电压被固定为V5电压V5，使得可以独立于数据电压Vdata的输入来执行驱动晶体管DT的阈值电压Vth的感测。在这种情况下，第一电容器C1和第二电容器C2分别存储驱动晶体管DT的阈值电压Vth和数据电压Vdata。

由于从同一扫描驱动电路提供控制初始化时段①和采样时段②的扫描信号S(n-2)和S(n)，所以初始化时段①可以具有与采样时段②相同的时间。然而，当要通过调节来设置应力施加到驱动晶体管DT的时间和感测驱动晶体管DT的阈值电压Vth的时间中的每一个时，选通驱动电路可以被实现为使得在不同的扫描驱动电路中提供控制初始化时段①的扫描信号和控制采样时段②的扫描信号。

图5A是示出像素驱动电路的驱动处理中的保持时段③的图，图5B是示出在保持时段中输入或输出的信号的波形图。保持时段③可以由第n发射信号EM(n)控制。在保持时段③期间，第(n-2)扫描信号S(n-2)、第n扫描信号S(n)和第n发射信号EM(n)具有截止电平脉冲，并且保持时段③被保持，直到第n发射信号EM(n)被切换到导通电平脉冲为止。发射信号EM(n)将截止电平脉冲维持达与第(n-2)扫描信号S(n-2)和第n扫描信号S(n)重叠的至少四个水平扫描时段。与上述裕度时段M类似，保持时段③防止具有导通电平脉冲的第n发射信号EM(n)和第n扫描信号S(n)彼此混合。在图5B中示出了保持时段③具有两个水平扫描时段(2H时间)，但是本公开不限于此，并且保持时段③可以大于或等于一个水平扫描时段(1H时间)。

图6A是示出像素驱动电路的驱动处理中的发光时段④的图，图6B是示出在发光时段中输入或输出的信号的波形图。发光时段④占据一帧时段的大部分并且由第n发光信号EM(n)控制。第n发射信号EM(n)在发光时段④期间具有导通电平脉冲，并且在除发光时段④之外的时段期间具有截止电平脉冲。在发光时段④期间，第(n-2)扫描信号S(n-2)和第n扫描信号S(n)都具有截止电平脉冲。

在发光时段④期间，第一开关电路(T1、T2和T3)和第二开关电路(T4、T5和T6)截止，并且发光控制电路(T7和T8)和驱动晶体管DT导通。

在发光时段④期间，第七晶体管T7导通以向第四节点n4提供参考电压Vref。当第四节点n4的电压从数据电压Vdata变为参考电压Vref时，由于连接到第四节点n4的第二电容器C2的耦合现象，第三节点n3的电压变为通过从V5电压V5和参考电压Vref之和减去数据电压Vdata而获得的电压。另外，由第一电容器C1的耦合现象引起的第三节点n3中的电压变化改变了第一节点n1的电压。通过将驱动晶体管DT的阈值电压Vth与高电位电压VDD之和加上参考电压Vref与数据电压Vdata之间的差来获得第一节点n1的电压。参考电压Vref可以被确定为在数据电压Vdata的范围中的中间值的范围内的固定电压。当参考电压Vref变为参考时，可以用高于参考电压Vref的数据电压Vdata来表示高灰度级，并且可以用低于参考电压Vref的数据电压Vdata来表示低灰度级。

另外，在发光时段④期间，驱动晶体管DT由第一节点n1的电压导通，以向发光元件EL的阳极提供驱动电流。在这种情况下，驱动电流I

[等式1]

I

其中，K是反映驱动晶体管DT的特性的常数，例如沟道的长度、沟道的宽度、栅极和有源沟道之间的寄生电容以及迁移率。

参照等式1，从驱动电流I

根据本公开的一个实施例的像素驱动电路可以减少驱动晶体管DT的栅极节点处的漏电流，该漏电流可以在高速驱动(正常驱动)期间产生，并且减少在低速驱动期间可能发生的亮度劣化，使得应用了根据本公开的一个实施例的像素驱动电路的电致发光显示装置可以在提高图像质量的同时降低功耗。

图7A、图7B和图7C示出从根据本公开的一个实施例的像素驱动电路修改的电路，因此，可以简要描述来自参照图2所示的像素驱动电路的复制组件，或者可以省略其描述。

在图7A中，图2中所示的根据本发明的一个实施例的像素驱动电路的第一晶体管T1、第二晶体管T2和第五晶体管T5全部连接到V125电压线，V125电压V125被提供到V125电压线，并且其余部件之间的连接关系与图2中的连接关系基本相同。在这种情况下，在初始化时段①中提供给第一节点n1的电压和提供给第五节点n5的电压以及在采样时段②中提供给第三节点n3的电压与V125电压V125相同。V125电压V125可以是低于高电位电压VDD、低电位电压VSS和参考电压Vref并且高于高电位电压VDD和驱动晶体管DT的阈值电压Vth之和的负电压，并且可以被称为初始化电压。

在图7B中，图2中所示的根据本公开的一个实施例的像素驱动电路的第一晶体管T1和第二晶体管T2连接到V12电压线，V12电压V12被提供到V12电压线，第五晶体管T5连接到V5电压线，并且其余组件之间的连接关系与图2中的连接关系基本相同。在这种情况下，在初始化时段①中提供给第一节点n1的电压和提供给第五节点n5的电压与V12电压V12相同。V5电压V5可以是低于或等于V3电压V3的电压，或者是低于高电位电压VDD、低电位电压VSS和参考电压Vref的负电压，并且可以被称为初始化电压。此外，V12电压V12可以是低于或等于低电位电压VSS的电压。如在V2电压V2的描述中提到的，通过经由第二晶体管T2将V12电压V12提供给第五节点n5以调节提供给发光元件EL的阳极的电压，可以减少可以在低灰度级中识别的闪烁。

在图7C中，图2中所示的根据本公开的一个实施例的像素驱动电路的第二晶体管T2和第五晶体管T5连接到V25电压线，V25电压V25被提供到V25电压线，第一晶体管T1连接到V1电压线，并且其余组件之间的连接关系与图2中的连接关系基本相同。在这种情况下，在初始化时段①中提供给第五节点n5的电压和在采样时段②中提供给第三节点n3的电压与V25电压V25相同。V1电压V1可以是低于高电位电压VDD、低电位电压VSS和参考电压Vref的负电压，并且可以被称为初始化电压。另外，V25电压V25可以是低于或等于低电位电压VSS的电压。如在V2电压V2的描述中提到的，通过经由第二晶体管T2将V25电压V25提供给第五节点n5以调节提供给发光元件EL的阳极的电压，可以减少可以在低灰度级中识别的闪烁。

图8A示出了根据本公开的一个实施例的像素驱动电路。

图8A示出图2所示的根据本公开的一个实施例的从像素驱动电路修改的电路。图8B是示出当图8A的像素驱动电路以高速被驱动时输入或输出的信号的波形图。图8C是示出当图8A的像素驱动电路以低速被驱动时输入或输出的信号的波形图。图8A、图8B和图8C中的组件具有来自图2至图6B所示的像素驱动电路和像素驱动电路的驱动处理的重复内容，可以简要描述这些组件，或者可以省略其描述。

在图8A中，除了图2中所示的根据本公开的一个实施例的像素驱动电路的除了第一晶体管T1、第二晶体管T2和第五晶体管T5之外的其他组件之间的连接关系与图2中所示的连接关系基本相同。在根据本公开的一个实施例的像素驱动电路中，第一晶体管T1和第五晶体管T5连接到提供有V51电压V51的V51电压线，并且第二晶体管T2连接到V2电压线。V51电压V51可以低于或等于V3电压V3，或者可以是低于高电位电压VDD、低电位电压VSS和参考电压Vref的负电压。在这种情况下，V51电压V51可以被称为初始化电压。另外，V2电压V2可以是低于或等于低电位电压VSS的电压。

根据本公开的一个实施例的像素驱动电路包括第一开关电路、第二开关电路、发射控制电路和第三开关电路。第一开关电路包括由第(n-2)SCAN1信号S1(n-2)控制的第三晶体管T3。第二开关电路包括由第n scan1信号S1(n)控制的第四晶体管T4、第五晶体管T5和第六晶体管T6。另外，第三开关电路包括由第n scan2信号S2(n)控制的第一晶体管T1和第二晶体管T2。在这种情况下，第n scan1信号S1(n)和第(n-2)scan1信号S1(n-2)是从第一扫描驱动电路输出的信号，并且第n scan2信号S2(n)是从第二扫描驱动电路输出的信号。第一扫描驱动电路和第二扫描驱动电路是输出不同扫描信号的扫描驱动电路。

图8B是示出在高速驱动(正常驱动)中根据本公开的一个实施例的像素驱动电路的每个驱动处理处的信号波形的图。像素驱动电路的驱动时段可以划分为初始化时段①、采样时段②、保持时段③和发光时段④。初始化时段①具有两个水平扫描时段(2H时间)，并且由第(n-2)scan1信号S1(n-2)和第n scan2信号S2(n)控制。第(n-2)scan1信号S(n-2)在初始化时段①具有导通电平脉冲，在初始化时段①以外的期间具有截止电平脉冲。当第(n-2)scan1信号S(n-2)具有导通电平脉冲时，第n scan1信号S(n)和第n发射信号EM(n)具有截止电平脉冲。在这种情况下，为了防止第n发射信号EM(n)与扫描信号S1(n-2)和S(n)混合并输入到像素驱动电路中，在初始化时段①之前，第n发射信号EM(n)被切换到具有裕度时段M的截止电平脉冲的状态。例如，裕度时段M可以具有两个水平扫描时段(2H时间)，但是本公开不限于此，并且裕度时段M可以大于或等于一个水平扫描时段(1H时间)。

在初始化时段①期间，第一开关电路(T3)、第三开关电路(T1和T2)和驱动晶体管DT导通，并且第二开关电路(T4、T5和T6)和发射控制电路(T7和T8)截止。

在初始化时段①期间，第一晶体管T1导通以向驱动晶体管DT的栅极提供V51电压V51，从而导通驱动晶体管DT。驱动晶体管DT的源极连接到施加有高电位电压VDD的线，使得高电位电压VDD总是保持在源极。因此，根据施加到驱动晶体管DT的栅极的V51电压V51来确定施加到驱动晶体管DT的应力电压。在初始化时段①期间，V51电压V51的状态保持在第一节点n1处以导通驱动晶体管DT，并且恒定应力被施加到驱动晶体管DT。由于应力由于通过第一晶体管T1提供到第一节点n1的V51电压V51而施加到驱动晶体管DT达预定时间段，所以可以减少由于驱动晶体管DT的滞后而发生的第一帧的亮度降低的现象。在这种情况下，V51电压V51是在导通驱动晶体管DT的同时使驱动晶体管DT的栅极初始化的固定电压。V51电压V51越低，能够感测的驱动晶体管DT的阈值电压Vth的范围越大。尽管优选V51电压V51具有低电压以导通驱动晶体管DT，使得驱动晶体管DT在预定时间段内处于受应力状态，但是为了感测驱动晶体管DT的阈值电压Vth，V51电压V51可以被设置为高于驱动晶体管DT的阈值电压Vth和高电位电压VDD之和的电压。

另外，可以通过调整初始化时段①来改变向驱动晶体管DT施加应力的时间。为了改善驱动晶体管DT的滞后，驱动晶体管DT应当在预定时间段内保持在导通状态，并且根据本公开的一个实施例的第一开关电路可以使用第(n-2)scan1信号S(n-2)来调整驱动晶体管DT导通的时间，从而可以减小由于驱动晶体管DT的滞后引起的影响。在这种情况下，初始化时段①被设置为不与采样时段②重叠。

如上所述，在低速驱动期间，第一帧的亮度降低的现象是明显的。为了实现低速驱动以降低功耗，必须解决由于亮度劣化引起的亮度不均匀现象。因此，通过在初始化时段①期间向驱动晶体管DT施加恒定应力以减少亮度降低的现象，可以实现可以低速驱动的显示面板。

在初始化时段①期间，第二晶体管T2导通以向发光元件EL的阳极提供V2电压V2，使得发光元件EL的阳极放电以具有V2电压V2。由于V2电压V2是低于或等于低电位电压VSS的电压，所以发光元件EL不发光。

另外，在初始化时段①期间，第三晶体管T3导通以向第三节点n3提供V3电压V3，使得第一电容器C1的一个电极被初始化为具有V3电压V3。V3电压V3是高于或等于V51电压V51的固定电压。通过使V3电压V3高于或等于V51电压V51，在开始感测时降低提供给驱动晶体管DT的栅极的电压，从而增大可以感测驱动晶体管DT的阈值电压Vth的范围。

初始化时段①之后的采样时段②具有两个水平扫描时段(2H时间)，并且由第nscan1信号S1(n)控制。第n scan1信号S(n)在采样时段②具有导通电平脉冲，在采样时段②以外的时段具有截止电平脉冲。

在采样时段②期间，第二开关电路(T4、T5和T6)和驱动晶体管DT导通，并且第一开关电路(T3)第三开关电路(T1和T2)和发射控制电路(T7和T8)截止。另外，采样时段②可以包括第一采样时段②-1和第二采样时段②-2。第一采样时段②-1和第二采样时段②-2可以各自具有一个水平扫描时段(1H时间)。

在第一采样时段②-1期间，第四晶体管T4导通以连接驱动晶体管DT的栅极和漏极，使得实现驱动晶体管DT的二极管连接，从而导通驱动晶体管DT。作为导通的驱动晶体管DT的栅极节点的第一节点n1的电压上升，直到驱动晶体管DT的栅极-源极电压Vgs达到驱动晶体管DT的阈值电压Vth。

在第一采样时段②-1期间，第五晶体管T5导通以向第三节点n3提供V51电压V51。V51电压V51是低于或等于V3电压V3的电压，并且是在采样时段②期间固定第三节点n3的电压的固定电压。

另外，在第一采样时段②-1期间，第六晶体管T6导通以将数据电压Vdata提供给第四节点n4。由于第四节点n4连接到第二电容器C2的一个电极，因此第二电容器C2存储数据电压Vdata。

在第一采样时段②-1之后的第二采样时段②-2期间，第一节点n1的电压继续上升为高电位电压VDD与驱动晶体管DT的阈值电压Vth之和，并且第一电容器C1感测驱动晶体管DT的阈值电压Vth。在这种情况下，将作为高电位电压VDD和阈值电压Vth之和的电压存储在第一电容器C1的一个电极中，并且将V51电压V51存储在第一电容器C1的另一个电极中。根据本公开的一个实施例的像素驱动电路被实现为包括第二采样时段②-2，使得用于感测驱动晶体管DT的阈值电压Vth的时间被充分确保以增强像素驱动电路的可靠性。

第三节点n3是由第一电容器C1和第二电容器C2共享的节点。在采样时段②期间，第三节点n3的电压被固定为V51电压V51，使得可以独立于数据电压Vdata的输入来执行驱动晶体管DT的阈值电压Vth的感测。在这种情况下，第一电容器C1和第二电容器C2分别存储驱动晶体管DT的阈值电压Vth和数据电压Vdata。

采样时段②之后的保持时段③可以具有两个水平扫描时段(2H时间)，并且可以由第n发射信号EM(n)控制。在保持时段③期间，第(n-2)scan1信号S1(n-2)、第n scan1信号S1(n)、第n scan2信号S2(n)和第n发射信号EM(n)具有截止电平脉冲，并且保持时段③被保持，直到第n个发射信号EM(n)被切换为具有导通电平脉冲为止。发射信号EM(n)在与第(n-2)scan1信号S1(n-2)、第n scan1信号S1(n)和第n scan2信号S2(n)重叠的至少四个水平扫描时段内维持截止电平脉冲。与上述裕度时段M类似，保持时段③防止具有导通电平脉冲的第n发射信号EM(n)和第n scan1信号S(n)彼此混合。在图8B中示出了保持时段③具有两个水平扫描时段(2H时间)，但是本公开不限于此，并且保持时段③可以大于或等于一个水平扫描时段(1H时间)。

保持时段③之后的发光时段④占据一帧时段的大部分，并且由第n发射信号EM(n)控制。第n发射信号EM(n)在发光时段④期间具有导通电平脉冲，并且在除发光时段④之外的时段期间具有截止电平脉冲。在发光时段④期间，第(n-2)scan1信号S1(n-2)、第n scan1信号S1(n)和第n scan2信号S2(n)都具有截止电平脉冲。

在发光时段④期间，第一开关电路(T3)、第二开关电路(T4、T5和T6)和第三开关电路(T1和T2)截止，并且发光控制电路(T7和T8)和驱动晶体管DT导通。

在发光时段④期间，第七晶体管T7导通以向第四节点n4提供参考电压Vref。当第四节点n4的电压从数据电压Vdata变为参考电压Vref时，由于连接到第四节点n4的第二电容器C2的耦合现象，第三节点n3的电压变为通过从V51电压V51和参考电压Vref之和减去数据电压Vdata而获得的电压。另外，由第一电容器C1的耦合现象引起的第三节点n3中的电压变化改变了第一节点n1的电压。通过将驱动晶体管DT的阈值电压Vth与高电位电压VDD之和加上参考电压Vref与数据电压Vdata之间的差来获得第一节点n1的电压。参考电压Vref可以被确定为在数据电压Vdata的范围中的中间值的范围内的固定电压。当参考电压Vref变为参考时，可以用高于参考电压Vref的数据电压Vdata来表示高灰度级，并且可以用低于参考电压Vref的数据电压Vdata来表示低灰度级。

另外，在发光时段④期间，驱动晶体管DT由第一节点n1的电压导通，以向发光元件EL的阳极提供驱动电流。在这种情况下，驱动电流I

图8C是示出在低速驱动中根据本公开的一个实施例的像素驱动电路的每个驱动处理处的信号波形的图。

如上所述，在高速驱动中，感测驱动晶体管DT的阈值电压Vth以在刷新帧中显示屏幕。在刷新帧中，周期性地出现用于感测驱动晶体管DT的阈值电压Vth的时段，并且在该时段期间，发光元件EL不发光。例如，当以60Hz驱动时，在一秒内产生60次刷新帧。另一方面，在低速驱动中，不执行感测驱动晶体管DT的阈值电压Vth的操作，而是执行使发光元件EL发光的操作。在这种情况下，每个帧可以被称为跳过帧。当发光元件EL在刷新帧中周期性地截止并且在跳过帧中连续地发光时，可以将其识别为闪烁，并且因此发射晶体管可以用于减少发光元件EL甚至在跳过帧中周期性地发光的可能性。例如，当在60Hz驱动显示面板上以1Hz的低速驱动时，刷新帧在第一帧中出现一秒，跳过帧出现在其余59帧中。然而，当仅截止发射晶体管时，因为发光元件EL的阳极的开始电压在刷新帧和跳过帧中不同，所以产生闪烁。因此，通过经由第二晶体管T2将V2电压V2提供给第五节点n5以调节提供给发光元件EL的阳极的电压，可以减少可以在低灰度级中识别的闪烁。换句话说，在跳过帧中，像素驱动电路通过向第五节点n5提供V2电压V2来使发光元件EL的阳极电压周期性地复位。图8B示出用于在刷新帧中驱动像素驱动电路的信号的波形，图8C示出用于在跳过帧中驱动像素驱动电路的信号的波形。在下文中，将描述可以应用于跳过帧的像素驱动电路的驱动处理。

参照图8C，像素驱动电路的驱动时段可以被划分为初始化时段①’、保持时段③’和发光时段④’。

初始化时段①’具有两个水平扫描时段(2H时间)，并且由第n scan2信号S2(n)控制。第n scan2信号S2(n)在初始化时段①’具有导通电平脉冲，在初始化时段①’以外的期间具有截止电平脉冲。当第n scan2信号S2(n)具有导通电平脉冲时，第n scan1信号S1(n)、第(n-2)scan1信号S1(n-2)和第n发射信号EM(n)具有截止电平脉冲。在这种情况下，为了防止第n发射信号EM(n)和第n scan2信号S2(n)被混合并输入到像素驱动电路中，在初始化时段①’之前，第n发射信号EM(n)被切换到具有裕度时段M的截止电平脉冲的状态。例如，裕度时段M可以是两个水平扫描时段(2H时间)，但是本公开不限于此，并且裕度时段M可以大于或等于一个水平扫描时段(1H时间)。

在初始化时段①’期间，第三开关电路(T1和T2)和驱动晶体管DT导通，并且第一开关电路(T3)、第二开关电路(T4、T5和T6)和发射控制电路(T7和T8)截止。

在初始化时段①’期间，第一晶体管T1导通以向驱动晶体管DT的栅极提供V51电压V51，从而导通驱动晶体管DT。驱动晶体管DT的源极连接到施加有高电位电压VDD的线，使得高电位电压VDD总是保持在源极。因此，根据施加到驱动晶体管DT的栅极的V51电压V51来确定施加到驱动晶体管DT的应力电压。在初始化时段①’期间，V51电压V51的状态保持在第一节点n1处以导通驱动晶体管DT，并且恒定应力被施加到驱动晶体管DT。由于应力由于通过第一晶体管T1提供到第一节点n1的V51电压V51而施加到驱动晶体管DT达预定时间段，所以可以减少由于驱动晶体管DT的滞后而发生的第一帧的亮度降低的现象。在这种情况下，V51电压V51是固定电压，该固定电压是在导通驱动晶体管DT的同时使驱动晶体管DT的栅极初始化的电压。V51电压V51越低，能够感测的驱动晶体管DT的阈值电压Vth的范围越大。

另外，可以通过调整初始化时段①’来改变向驱动晶体管DT施加应力的时间。为了改善驱动晶体管DT的滞后，驱动晶体管DT应当在预定时间段内保持在导通状态，并且根据本公开的一个实施例的第一开关电路可以使用第(n-2)个scan1信号S(n-2)来调整驱动晶体管DT导通的时间，从而可以减小由于驱动晶体管DT的滞后引起的影响。

如上所述，在低速驱动期间，第一帧的亮度降低的现象是明显的。为了实现低速驱动以降低功耗，必须解决由于亮度劣化引起的亮度不均匀现象。因此，通过在初始化时段①’期间向驱动晶体管DT施加恒定应力以减少亮度降低的现象，可以实现可以低速驱动的显示面板。为了减少由于驱动晶体管DT的滞后引起的驱动电流的变化，驱动晶体管DT在跳过帧以及刷新帧中导通达预定时间段。

如上所述，在初始化时段①’期间，第二晶体管T2导通以向发光元件EL的阳极提供V2电压V2，从而周期性地复位阳极，由此减少可以在低灰度级中识别的闪烁。

在初始化时段①’之前的发光时段④’中，第一节点n1处于用于驱动晶体管DT向发光元件EL提供驱动电流I

在跳过帧中，采样时段被省略，保持时段③’在初始化时段①’之后继续。保持时段③’可以具有四个水平扫描时段(4H时间)，并且可以由第n发射信号EM(n)控制。在保持时段③’期间，第(n-2)scan1信号S1(n-2)、第n scan1信号S1(n)、第n scan2信号S2(n)和第n发射信号EM(n)具有截止电平脉冲，并且保持时段③’被保持，直到第n发射信号EM(n)被切换为具有导通电平脉冲为止。发射信号EM(n)将截止电平脉冲维持与第n scan2信号S2(n)重叠的至少两个水平扫描时段。与上述裕度时段M类似，保持时段③’防止具有导通电平脉冲的第n发射信号EM(n)和第n scan2信号S2(n)彼此混合。保持时段③’可以保持四个水平扫描时段(4H时间)，以便与刷新帧中的发光时段相同，但不限于此，并且可以保持多于一个水平扫描时段。

保持时段③’之后的发光时段④’占据一帧时段的大部分，并且由第n发射信号EM(n)控制。第n发射信号EM(n)在发光时段④’期间具有导通电平脉冲，并且在除发光时段④’之外的时段期间具有截止电平脉冲。在发光时段④’期间，第(n-2)scan1信号S1(n-2)、第nscan1信号S1(n)和第n scan2信号S2(n)都具有截止电平脉冲。

在发光时段④’期间，第一开关电路(T3)、第二开关电路(T4、T5和T6)和第三开关电路(T1和T2)截止，并且发光控制电路(T7和T8)和驱动晶体管DT导通。

在发光时段④’期间，第七晶体管T7导通以向第四节点n4提供参考电压Vref。当第四节点n4从数据电压Vdata改变为参考电压Vref时，由第二电容器C2和第一电容器C1的耦合现象引起的第三节点n3中的电压变化改变第一节点n1的电压。第一节点n1的电压再次变为设定电压。另外，由驱动晶体管DT在发光时段④’期间提供的驱动电流I

因此，根据本公开的一个实施例的像素驱动电路可以减少驱动晶体管DT的栅极节点处的漏电流，该漏电流可以在高速驱动(正常驱动)期间产生，并且减少在低速驱动期间可能发生的亮度劣化，使得应用了根据本公开的一个实施例的像素驱动电路的电致发光显示装置可以在提高图像质量的同时降低功耗。

图9A示出图2所示的根据本公开的一个实施例的从像素驱动电路修改的电路。图9B是示出当图9A的像素驱动电路以高速被驱动时输入或输出的信号的波形图。图9A和图9B中的组件具有来自图2至图6B所示的像素驱动电路和像素驱动电路的驱动处理的重复内容，可以简要描述这些组件，或者可以省略其描述。

根据图2所示的本公开的一个实施例的像素驱动电路中包括的组件之间的连接关系同样适用于图9A。然而，在图9A所示的像素驱动电路中，包括在第一开关电路和第二开关电路中的所有晶体管都是p型晶体管。另外，参照图9B，第(n-2)扫描信号和第n扫描信号中的每一个的导通电平脉冲具有选通低电压。

根据本公开的一个实施例的像素驱动电路通过被划分为初始化时段①、采样时段②、保持时段③和发光时段④来操作。

初始化时段①具有两个个水平扫描时段(2H时间)，由第(n-2)扫描信号S(n-2)控制。第(n-2)扫描信号S(n-2)在初始化时段①具有导通电平脉冲，在初始化时段①以外的期间具有截止电平脉冲。在这种情况下，为了防止第n发射信号EM(n)与扫描信号S1(n-2)和S(n)混合并输入到像素驱动电路中，在初始化时段①之前，第n发射信号EM(n)被切换到具有裕度时段M的截止电平脉冲的状态。例如，裕度时段M可以具有两个水平扫描时段(2H时间)，但是本公开不限于此，并且裕度时段M可以大于或等于一个水平扫描时段(1H时间)。

在初始化时段①期间，第一开关电路(T1、T2和T3)和驱动晶体管DT导通，并且第二开关电路(T4、T5和T6)和发射控制电路(T7和T8)截止。

在初始化时段①期间，第一晶体管T1导通，以向驱动晶体管DT的栅极提供V1电压V1，从而导通驱动晶体管DT。驱动晶体管DT的源极连接到施加有高电位电压VDD的线，使得高电位电压VDD总是保持在源极。因此，根据施加到驱动晶体管DT的栅极的V1电压V1来确定施加到驱动晶体管DT的应力电压。在初始化时段①期间，V1电压V1的状态保持在第一节点n1处以导通驱动晶体管DT，并且恒定应力被施加到驱动晶体管DT。由于应力由于通过第一晶体管T1提供到第一节点n1的V1电压V1而施加到驱动晶体管DT达预定时间段，所以可以减少由于驱动晶体管DT的滞后而发生的第一帧的亮度降低的现象。在这种情况下，V1电压V1是在导通驱动晶体管DT的同时使驱动晶体管DT的栅极初始化的固定电压。V1电压V1越低，能够感测的驱动晶体管DT的阈值电压Vth的范围越大。尽管优选V1电压V1具有低电压以导通驱动晶体管DT，使得驱动晶体管DT在预定时间段内处于受应力状态，但是为了感测驱动晶体管DT的阈值电压Vth，V1电压V1可以被设置为高于驱动晶体管DT的阈值电压Vth和高电位电压VDD之和的电压。

另外，可以通过调整初始化时段①来改变向驱动晶体管DT施加应力的时间。为了改善驱动晶体管DT的滞后，驱动晶体管DT应当在预定时间段内保持在导通状态，并且根据本公开的一个实施例的第一开关电路可以使用第(n-2)扫描信号S(n-2)来调整驱动晶体管DT导通的时间，以减小由于驱动晶体管DT的滞后引起的影响。在这种情况下，初始化时段①被设置为不与采样时段②重叠。

在初始化时段①期间，第二晶体管T2导通以向发光元件EL的阳极提供V2电压V2，使得发光元件EL的阳极放电以具有V2电压V2。由于V2电压V2是低于或等于低电位电压VSS的电压，所以发光元件EL不发光。

另外，在初始化时段①期间，第三晶体管T3导通以向第三节点n3提供V3电压V3，使得第一电容器C1的一个电极被初始化为具有V3电压V3。V3电压V3是高于或等于V5电压V5的固定电压。通过使V3电压V3高于或等于V5电压V5，在开始感测时降低提供给驱动晶体管DT的栅极的电压，从而增大可以感测驱动晶体管DT的阈值电压Vth的范围。

初始化时段①之后的采样时段②具有两个水平扫描时段(2H时间)，并且由第nscan1信号S(n)控制。第n扫描信号S(n)在采样时段②具有导通电平脉冲，在采样时段②以外的时段具有截止电平脉冲。

在采样时段②期间，第二开关电路(T4、T5和T6)和驱动晶体管DT导通，并且第一开关电路(T1、T2和T3)和发射控制电路(T7和T8)截止。另外，采样时段②可以包括第一采样时段②-1和第二采样时段②-2。第一采样时段②-1和第二采样时段②-2可以各自具有一个水平扫描时段(1H时间)。

在第一采样时段②-1期间，第四晶体管T4导通以连接驱动晶体管DT的栅极和漏极，使得实现驱动晶体管DT的二极管连接，从而导通驱动晶体管DT。作为导通的驱动晶体管DT的栅极节点的第一节点n1的电压上升，直到驱动晶体管DT的栅极-源极电压Vgs达到驱动晶体管DT的阈值电压Vth。

在第一采样时段②-1期间，第五晶体管T5导通以向第三节点n3提供V5电压V5。V5电压V5是低于或等于V3电压V3的电压，并且是在采样时段②期间固定第三节点n3的电压的固定电压。

另外，在第一采样时段②-1期间，第六晶体管T6导通以将数据电压Vdata提供给第四节点n4。由于第四节点n4连接到第二电容器C2的一个电极，因此第二电容器C2存储数据电压Vdata。

在第一采样时段②-1之后的第二采样时段②-2期间，第一节点n1的电压继续上升为高电位电压VDD与驱动晶体管DT的阈值电压Vth之和，并且第一电容器C1感测驱动晶体管DT的阈值电压Vth。在这种情况下，将作为高电位电压VDD和阈值电压Vth之和的电压存储在第一电容器C1的一个电极中，并且将V5电压V5存储在第一电容器C1的另一个电极中。根据本公开的一个实施例的像素驱动电路被实现为包括第二采样时段②-2，使得用于感测驱动晶体管DT的阈值电压Vth的时间被充分确保以增强像素驱动电路的可靠性。

第三节点n3是由第一电容器C1和第二电容器C2共享的节点。在采样时段②期间，第三节点n3的电压被固定为V5电压V5，使得可以独立于数据电压Vdata的输入来执行驱动晶体管DT的阈值电压Vth的感测。在这种情况下，第一电容器C1和第二电容器C2分别存储驱动晶体管DT的阈值电压Vth和数据电压Vdata。

采样时段②之后的保持时段③可以具有两个水平扫描时段(2H时间)，并且可以由第n发射信号EM(n)控制。在保持时段③期间，第(n-2)扫描信号S(n-2)、第n扫描信号S(n)和第n发射信号EM(n)具有截止电平脉冲，并且保持时段③被保持，直到第n发射信号EM(n)被切换到导通电平脉冲为止。发射信号EM(n)将截止电平脉冲维持与第(n-2)扫描信号S(n-2)和第n扫描信号S(n)重叠的至少四个水平扫描时段。与上述裕度时段M类似，保持时段③防止具有导通电平脉冲的第n发射信号EM(n)和第n scan1信号S(n)彼此混合。在图9B中示出了保持时段③具有两个水平扫描时段(2H时间)，但是本公开不限于此，并且保持时段③可以大于或等于一个水平扫描时段(1H时间)。

保持时段③之后的发光时段④占据一帧时段的大部分，并且由第n发射信号EM(n)控制。第n发射信号EM(n)在发光时段④期间具有导通电平脉冲，并且在除发光时段④之外的时段期间具有截止电平脉冲。在发光时段④期间，第(n-2)扫描信号S(n-2)和第n扫描信号S(n)都具有截止电平脉冲。

在发光时段④期间，第一开关电路(T1、T2和T3)和第二开关电路(T4、T5和T6)截止，并且发光控制电路(T7和T8)和驱动晶体管DT导通。

在发光时段④期间，第七晶体管T7导通以向第四节点n4提供参考电压Vref。另外，驱动晶体管DT由第一节点n1的电压导通，以向发光元件EL的阳极提供驱动电流。在这种情况下，驱动电流I

下面将描述包括根据本公开实施例的像素驱动电路的电致发光显示装置。

根据本公开的一个实施例的电致发光显示装置的第n行(这里，n是自然数)中包括的多个像素各自包括发光元件和像素驱动电路。发光元件包括阳极、有机化合物层和发光层。所述像素驱动电路包括：驱动晶体管，该驱动晶体管包括连接到第一节点的栅极、连接到第二节点的漏极，以及连接到提供高电位电压的高电位电压线的源极；第一电容器，该第一电容器连接到第一节点和第三节点；第二电容器，该第二电容器连接到第三节点和第四节点；第一开关电路，该第一开关电路由第(n-2)扫描信号控制并响应于所述第(n-2)扫描信号导通以向所述第一节点提供V1电压、向所述第三节点提供V3电压、并且向所述阳极提供V2电压；第二开关电路，该第二开关电路由第n扫描信号控制并且响应于所述第n扫描信号导通以将所述第一节点电连接到所述第二节点、向所述第三节点提供V5电压、并且将数据电压提供给所述第四节点；以及发射控制电路，该发射控制电路由第n发射信号控制并且响应于第n发射信号导通以将所述第二节点电连接到所述阳极并且将参考电压提供给所述第四节点。因此，在应用低速驱动的所述电致发光显示装置中，可以减少可以在低灰度级识别的亮度不均匀现象，并且充分确保用于感测所述驱动晶体管的阈值电压的时段，从而提高所述像素驱动电路的精度。

根据本公开的另一方面，第一开关电路和第二开关电路可以包括NMOS晶体管，并且驱动晶体管和发射控制电路可以包括PMOS晶体管。

根据本公开的另一方面，V1电压、V2电压、V3电压、V5电压和参考电压可以是彼此不同的固定电压，并且数据电压可以是具有一定范围的电压。在这种情况下，V3电压可以是高于或等于V5电压的电压。另外，V1电压可以是高于驱动晶体管的阈值电压和高电位电压之和的电压。

根据本公开的另一方面，可以在高速驱动和低速驱动中利用不同的驱动处理来驱动像素驱动电路。在这种情况下，可以利用在高速驱动中具有初始化时段、采样时段、保持时段和发光时段的处理来驱动像素驱动电路，并且可以利用在低速驱动中具有初始化时段、保持时段和发光时段的处理来驱动像素驱动电路。在这种情况下，V2电压可以是低于施加到阴极的低电位电压的电压。另外，第(n-2)扫描信号可以在初始化时段中具有导通电平脉冲，第n扫描信号可以在采样时段中具有导通电平脉冲，并且第n发射信号可以在发光时段中具有导通电平脉冲。在这种情况下，第n发射信号具有截止电平脉冲的时段可以存在于初始化时段之前和采样时段之后。

根据本公开的另一方面，V1电压、V2电压和V5电压可以是相同的电压，并且可以是低于施加到阴极的低电位电压的负电压。

根据本公开的另一方面，第一开关电路可以包括将V1电压施加到第一节点的第一晶体管、将V2电压施加到阳极的第二晶体管和将V3电压施加到第三节点的第三晶体管，第一晶体管、第二晶体管和第三晶体管响应于第(n-2)扫描信号而导通。

根据本公开的另一方面，第二开关电路可以包括将第一节点电连接到第二节点的第四晶体管、将V5电压施加到第三节点的第五晶体管以及将数据电压施加到第四节点的第六晶体管，第四晶体管、第五晶体管和第六晶体管响应于第n扫描信号而导通。

根据本公开的另一方面，发射控制电路可以包括第七晶体管和第八晶体管，第七晶体管将参考电压施加到第四节点，第八晶体管将第二节点电连接到阳极，第七晶体管和第八晶体管响应于第n发射信号而导通。

根据本公开的另一方面，第一电容器可以存储驱动晶体管的阈值电压，第二电容器可以存储数据电压。

根据本公开的实施例，可以通过将连接到驱动晶体管的栅极节点的晶体管和与驱动晶体管的栅极节点相邻的电容器实现为NMOS晶体管来减少可以在驱动晶体管的栅极节点处产生的漏电流，使得可以对于一帧保持相同的亮度。

另外，根据本公开的实施例，通过驱动像素驱动电路使得驱动晶体管导通以处于应力状态达预定时间段，可以减少当显示面板的屏幕被切换时第一帧的亮度降低的现象。

另外，根据本公开的实施例，实现了一种像素驱动电路，其中，可以充分确保用于补偿驱动晶体管的阈值电压的补偿时间，从而可以提高像素驱动电路的精度。

由于在要解决的问题、问题解决手段和效果中描述的本公开的内容没有指定权利要求的基本特征，因此权利要求的范围不限于在本公开的内容中描述的项。

虽然以上已经参考附图详细描述了本公开的实施例，但是本公开不必限于这些实施例，并且可以在不脱离本公开的技术精神的情况下进行各种改变和修改。因此，本文公开的实施例被认为是描述性的而非限制本公开的技术精神，并且本公开的技术精神的范围不受这些实施例的限制。因此，上述实施例应当被理解为是示例性的，并且在任何方面都不是限制性的。本公开的范围应当由所附权利要求来解释，并且在其等同物的范围内的所有技术精神应当被解释为包括在本公开的范围内。