导航：首页> 测量；测试>显示装置

显示装置

文献发布时间：2023-06-19 11:52:33

技术领域

本公开涉及显示装置及其制造方法。

背景技术

构成有机发光二极管显示器的有机发光元件(以下称为发光元件)是自发光的并且不需要单独的光源，从而减小了显示装置的厚度和重量。另外，有机发光二极管显示器具有诸如低功耗、高亮度和高响应速率之类的高质量特性。

通常，发光元件具有层叠有以下各项的结构：阳极电极，围绕阳极电极的边缘区域的堤，形成在堤的内部处的阳极电极上的发光层，以及覆盖发光层和堤的阴极电极。流向发光元件的电流量由驱动晶体管控制，使得发光元件以所需亮度发光。

前述内容仅旨在帮助理解本公开的背景，而并非旨在表示本公开落入本领域技术人员已知的相关技术的范围内。

发明内容

实施方式旨在提供一种具有无堤结构的显示装置，在无堤结构中有机发光元件的堤被省略，从而减少工艺步骤和制造成本。

实施方式旨在提供一种具有无堤结构的显示装置，该显示装置防止非发光区域中的发光元件发光，并且防止发光元件的阳极电极和阴极电极之间的短路。

实施方式旨在提供一种具有无堤结构的显示装置，该显示装置包括修复图案以便在不损坏发光元件的情况下修复像素。

发光元件可以包括：阳极电极，阳极电极设置在外覆层上，并且通过通孔连接到存储电容器的上电极；发光层，发光层覆盖阳极电极的整个表面；以及阴极电极，阴极电极覆盖发光层的阴极电极。

显示装置还可以包括：光吸收层，光吸收层在非发光区域中设置在外覆层下方，并且由着色剂构成。

光吸收层可以包括第一吸收层和第二吸收层中的至少一个，第一吸收层包括第一颜色的着色剂，并且第二吸收层包括第二颜色的着色剂。

显示装置还可以包括：滤色器，滤色器在发光区域中形成在第二导电层上方。

显示装置还可以包括：覆盖第一导电层的缓冲层；覆盖有源层的栅极绝缘层；以及覆盖第二导电层的钝化层。

根据一实施方式，一种具有无堤结构的显示装置可以包括：基板，基板上设置有包括发光区域和非发光区域的像素；第一导电层，第一导电层设置在基板上，并且包括存储电容器的下电极；有源层，有源层形成在第一导电层上；第二导电层，第二导电层形成在有源层上，并且包括至少一个晶体管的电极，以及存储电容器的上电极，存储电容器的上电极与至少一个晶体管的电极中的至少一个以单一图案形成；外覆层，外覆层覆盖第二导电层；以及发光元件，发光元件设置在外覆层上，并且通过通孔连接到存储电容器的上电极，其中，至少一个晶体管包括驱动晶体管，驱动晶体管响应于存储在存储电容器中的电压来控制流向发光元件的电流量，并且驱动晶体管包括：第一电极，第一电极包括在第二导电层中，并且连接到电源线；第二电极，第二电极包括在第二导电层中并连接到存储电容器的下电极；以及第三电极，第三电极包括在第二导电层中，第三电极与存储电容器的上电极以单一图案形成，并且经由存储电容器的上电极连接到发光元件。

通孔可以设置为比驱动晶体管更靠近发光区域。

第一导电层还可以包括遮光层，遮光层以其至少一个区域与驱动晶体管交叠的方式设置。

根据一实施方式，一种具有无堤结构的显示装置可以包括：基板，基板上设置有包括发光区域和非发光区域的像素；第一导电层，第一导电层设置在基板上，并且包括存储电容器的下电极；有源层，其形成在第一导电层上；第二导电层，第二导电层形成在有源层上，并且包括至少一个晶体管的电极，以及存储电容器的上电极，存储电容器的上电极与至少一个晶体管的电极中的至少一个以单一图案形成；外覆层，外覆层覆盖第二导电层；以及发光元件，发光元件设置在外覆层上，并通过通孔连接到存储电容器的上电极，其中，在像素当中，显示白色的像素的上电极和下电极的面积被设置为小于显示红色、蓝色或绿色的像素的上电极和下电极的面积。

根据一实施方式，一种具有无堤结构的显示装置可以包括：基板，基板上设置有像素，像素包括发光区域和其中设置有电路元件的电路区域，并且发射白色光；第一导电层，第一导电层设置在基板上，并且包括存储电容器的下电极；有源层，有源层形成在第一导电层上方；第二导电层，第二导电层形成在有源层上，并且包括至少一个晶体管的电极；外覆层，外覆层覆盖第二导电层；以及阳极电极，阳极电极设置在外覆层上，其中，阳极电极包括从发光区域延伸到电路区域并构成存储电容器的上电极的延伸部分。

阳极电极可以构造为通过延伸部分在电路区域中发光。

第一导电层还可以包括遮光层，并且存储电容器的上电极和下电极设置为不与遮光层交叠。

在上电极和下电极之间可以省略外覆层。

附图说明

从以下结合附图的详细描述中将更清楚地理解本公开的上述和其它目的、特征和其它优点，在附图中：

图1是示出根据实施方式的显示装置的配置的框图；

图2是示出图1所示的像素的实施方式的电路图；

图3A和图3B是示出根据实施方式的像素的平面布局的图；

图4A是示出沿着图3B的线I-I’截取的截面图的一实施方式的图；

图4B是示出沿着图3B的线I-I’截取的截面图的另一实施方式的图；

图4C是沿着图3B的线I”-I”’截取的截面图；

图5是根据另一实施方式的存储电容器的截面图；

图6A至图6D是示出在具有无堤结构的显示装置中可能发生的发光元件中的短路问题的图；

图7是示出根据实施方式形成第一通孔的方法的图；

图8和图9是示出根据一实施方式的修复显示装置的方法的图；

图10和图11是示出在修复过程中可能发生的发光元件中的短路问题的图；

图12是示出修复图4A至图5所示的像素的方法的图；

图13是示出根据另一实施方式修复显示装置的方法的图；

图14是示出修复图4A至图5所示的像素的方法的图；

图15是沿着图3A的线II-II’截取的截面图；

图16是示出根据另一实施方式的白色像素的平面布局的图；

图17是沿着图16的线III-III’截取的截面图；以及

图18是示出制造根据实施方式的显示装置的方法的流程图。

具体实施方式

在下文中，将参考附图描述实施方式。在本说明书中，当元件(区域、层、部件等)被称为“在另一元件上”、“联接到另一元件”或“与另一元件组合”时，其可直接在另一元件上/联接到另一元件/与另一元件组合，或其间可以存在中间元件。

相同的附图标记表示相同的元件。在附图中，元件的厚度、比例和尺寸被放大以有效地描述技术细节。术语“和/或”包括相关元件可以定义的一个或多个组合。

术语“第一”、“第二”等可用于描述各种元件，但元件不应解释为限于这些术语。这些术语仅用于将一个元件与其它元件区分开。例如，在不脱离实施方式的范围的情况下，可以将“第一”元件命名为“第二”元件，并且还可以类似地将“第二”元件命名为“第一”元件。如本文所用，除非上下文另外清楚地指明，否则单数形式“一个”、“一”和“该”也旨在包括复数形式。

术语“下”、“下方”、“上”、“上方”等在本文中用于描述附图中所示的一个或更多个元件之间的关系。这些术语是相对的概念并且基于附图中的方向来描述。

应当理解，诸如“包括”、“具有”等的术语旨在指示说明书中公开的特征、数字、步骤、动作、元件、组件或其组合的存在，而不旨在排除一个或更多个其他特征、数字、步骤、动作、元件、组件或其组合可以存在或可以被添加的可能性。

图1是示出根据实施方式的显示装置的配置的框图。

参照图1，显示装置1包括定时控制器10、选通驱动器20、数据驱动器30、电源40和显示面板50。

定时控制器10可以从外部接收图像信号RGB和控制信号CS。图像信号RGB可以包括灰度数据。控制信号CS可以包括例如水平同步信号、垂直同步信号和主时钟信号。

定时控制器10可以处理图像信号RGB和控制信号CS以使信号适合于显示面板50的操作条件，使得定时控制器10可以产生和输出图像数据DATA、选通驱动控制信号CONT1、数据驱动控制信号CONT2和电源控制信号CONT3。

选通驱动器20可以通过多条第一选通线GL11至GL1n连接到显示面板50的像素(或子像素)PX。选通驱动器20可以基于从定时控制器10输出的选通驱动控制信号CONT1产生选通信号。选通驱动器20可以通过多条第一选通线GL11至GL1n向像素PX提供所产生的选通信号。

在各种实施方式中，选通驱动器20还可以通过多条第二选通线GL21至GL2n连接到显示面板50的像素PX。选通驱动器20可以通过多条第二选通线GL21至GL2n向像素PX提供感测信号。可以提供感测信号以便测量设置在像素PX内部的驱动晶体管和/或发光元件的特性。

数据驱动器30可以通过多条数据线DL1至DLm连接到显示面板50的像素PX。数据驱动器30可以基于从定时控制器10输出的图像数据DATA和数据驱动控制信号CONT2产生数据信号。数据驱动器30可以通过多条数据线DL1至DLm向像素PX提供所产生的数据信号。

在各种实施方式中，数据驱动器30还可以通过多条感测线(或参考线)SL1至SLm连接到显示面板50的像素PX。数据驱动器30可以通过多条感测线SL1至SLm向像素PX提供参考电压(感测电压或初始化电压)，或者可以基于从像素PX反馈的电信号来感测像素PX的状态。

电源40可以通过多条电源线PL1和PL2连接到显示面板50的像素PX。电源40可以基于电源控制信号CONT3产生要提供给显示面板50的驱动电压。驱动电压可以包括例如高电位驱动电压ELVDD和低电位驱动电压ELVSS。电源40可以通过相应的电源线PL1和PL2向像素PX提供所产生的驱动电压ELVDD和ELVSS。

在显示面板50中，布置多个像素PX(或称为子像素)。像素PX可以例如以矩阵形式布置在显示面板50上。

每个像素PX可以电连接到相应的选通线和相应的数据线。这样的像素PX可以发出具有与分别通过第一选通线GL11至GL1n和数据线DL1至DLm提供的选通信号和数据信号相对应的亮度的光。

每个像素PX可以显示第一颜色到第三颜色当中的任何一个。在一实施方式中，每个像素PX可以显示红色、绿色和蓝色当中的任何一种。在另一实施方式中，每个像素PX可以显示青色、品红色和黄色中的任何一种。在各种实施方式中，像素PX可以构造为显示四种或更多种颜色当中的任何一种。例如，每个像素PX可以显示红色、绿色、蓝色和白色当中的任何一种。

定时控制器10、选通驱动器20、数据驱动器30和电源40可以被构造为单独的集成电路(IC)或其中至少一些被集成的IC。例如，数据驱动器30和电源40当中的至少一个可以被构造为与定时控制器10集成的集成电路。

另外，在图1中，选通驱动器20和数据驱动器30被示出为与显示面板50分离的元件，但是选通驱动器20和数据驱动器30当中的至少一个可以以形成为与显示面板50集成的面板内方式构造。例如，选通驱动器20可以根据面板内选通(GIP)方式形成为与显示面板50集成。

图2是示出图1所示的像素的实施方式的电路图。图2作为示例示出了连接到第i条第一选通线GL1i和第j条数据线DLj的像素PXij。

参照图2，像素PX包括开关晶体管ST、驱动晶体管DT、感测晶体管SST、存储电容器Cst和发光元件LD。

开关晶体管ST的第一电极(例如，源极)电连接到第j条数据线DLj，并且开关晶体管ST的第二电极(例如，漏极)电连接到第一节点N1。开关晶体管ST的栅极电连接到第i条第一选通线GL1i。当通过第i条第一选通线GL1i施加处于选通导通电平的选通信号时，开关晶体管ST导通，并将通过第j条数据线DLj施加的数据信号发送到第一节点N1。

存储电容器Cst的第一电极电连接到第一节点N1，存储电容器Cst的第二电极接收高电位驱动电压ELVDD。存储电容器Cst可以被充电以与施加到第一节点N1的电压和高电位驱动电压ELVDD之间的差相对应的电压。

驱动晶体管DT的第一电极(例如，源极)接收高电位驱动电压ELVDD，并且驱动晶体管DT的第二电极(例如，漏极)电连接到发光元件LD的第一电极(例如，阳极电极)。驱动晶体管DT的栅极电连接到第一节点N1。当通过第一节点N1施加处于选通导通电平的电压时，驱动晶体管DT导通，并且可以根据提供给栅极的电压(即，存储在存储电容器Cst中的电压)来控制流向发光元件LD的驱动电流量。

感测晶体管SST的第一电极(例如，源极)电连接到第j条感测线SLj，并且感测晶体管SST的第二电极(例如，漏极)电连接到发光元件LD的第一电极(例如，阳极电极)。感测晶体管SST的栅极电连接到第i条第二选通线GL2i。当通过第i条第二选通线GL2i施加处于选通导通电平的感测信号时，感测晶体管SST导通，并将通过第j条感测线SLj施加的参考电压发送到发光元件LD的阳极电极。

发光元件LD输出与驱动电流相对应的光。发光元件LD可以输出与红色、绿色和蓝色当中的任何一种相对应的光。发光元件LD可以是有机发光二极管(OLED)或尺寸在微米到纳米级范围内的超小型无机发光二极管，但是本公开不限于此。在下文中，将描述其中发光元件LD被构造为有机发光二极管的实施方式。

在本公开中，像素PX的结构不限于图2所示的结构。根据一实施方式，像素PX还可以包括至少一个元件，其用于补偿驱动晶体管DT的阈值电压或初始化驱动晶体管DT的栅极的电压和/或发光元件LD的阳极电极的电压。

图2示出了开关晶体管ST、驱动晶体管和感测晶体管SST是NMOS晶体管的示例，但是本公开不限于此。例如，构成每个像素PX的晶体管中的至少一些或全部可以被构造为PMOS晶体管。在各种实施方式中，开关晶体管ST、驱动晶体管DT和感测晶体管SST中的每一个可以实现为低温多晶硅(LTPS)薄膜晶体管、氧化物薄膜晶体管或低温多晶氧化物(LTPO)薄膜晶体管。

图3A和图3B是示出根据实施方式的像素的平面布局的图。

一起参照图2、图3A和图3B，显示面板50包括像素区域PXA，其限定在沿第一方向(例如，像素列方向(DR1))延伸的数据线DL和沿第二方向(例如，像素行方向(DR2))延伸的第一选通线GL1和第二选通线GL2的交叉区域处。像素PX布置在各个像素区域PXA中。

每个像素区域PXA可以包括发光区域EA和非发光区域NEA。在发光区域EA中，设置有像素PX的发光元件LD。在非发光区域NEA中，设置有用于驱动发光元件LD的电路元件(例如，开关晶体管ST、驱动晶体管DT、感测晶体管SST和存储电容器Cst)。发光元件LD由设置在非发光区域NEA中的电路元件驱动并且发出特定颜色的光。

布线区域WA可以限定在像素列之间。在每个布线区域WA中，设置在第一方向DR1上延伸的数据线DL和感测线SL。数据线DL可以从数据驱动器30接收数据信号。感测线SL可以从数据驱动器30接收参考电压，或者可以将从相应像素PX输出的电信号发送到数据驱动器30。

在一实施方式中，在一些布线区域WA中，可以进一步形成用于向像素PX施加高电位驱动电压ELVDD的第一电源线PL1。第一电源线PL1可以在基本上平行于数据线DL和感测线SL的第一方向DR1上延伸。

第一选通线GL1和第二选通线GL2在第二方向DR2上延伸，穿过非发光区域NEA。在本文中，第一选通线GL1和第二选通线GL2可以沿着第一方向DR1以规则的间隔布置。

数据线DL、感测线SL、第一电源线PL1、第一选通线GL1和第二选通线GL2通过接触孔电连接到电路元件。具体地，数据线DL可以电连接到开关晶体管ST的电极(例如，源极)，并且感测线SL可以电连接到感测晶体管SST的电极(例如，源极)。第一选通线GL1电连接到开关晶体管ST的栅极，第二选通线GL2电连接到感测晶体管SST的栅极。

如上参照图2所述，像素PX可以包括开关晶体管ST、驱动晶体管DT、感测晶体管SST、存储电容器Cst和发光元件LD。

开关晶体管ST可以包括第一栅极GE1、第一源极SE1和第一漏极DE1。

第一栅极GE1可以设置为与形成在有源层ACT中的第一沟道CH1交叠。第一沟道CH1可以是有源层ACT内没有掺杂杂质的半导体图案。第一栅极GE1可以电连接到第一选通线GL1。例如，第一栅极GE1可以是第一选通线GL1上的与第一沟道CH1交叠的区域。

第一源极SE1可以连接到有源层ACT中的形成在第一沟道CH1的第一侧上的第一源极区SA1。第一源极SE1还可以通过第一接触孔CT1连接到数据线DL。

第一漏极DE1可以连接到有源层ACT中的形成在第一沟道CH1的第二侧上的第一漏极区DA1。第一漏极DE1可以通过第二接触孔CT2电连接到存储电容器Cst的下电极BE。

驱动晶体管DT可以包括第二栅极GE2、第二源极SE2和第二漏极DE2。

第二栅极GE2可以设置为与形成在有源层ACT中的第二沟道CH2交叠。第二栅极GE2可以通过第三接触孔CT3电连接到存储电容器Cst的下电极BE。

第二源极SE2可以连接到有源层ACT中的形成在第二沟道CH2的第一侧上的第二源极区SA2。第二源极SE2可以通过第四接触孔CT4电连接到通过其施加高电位驱动电压ELVDD的第一电源线PL1。在该实施方式中，第二源极SE2可以基本上构造为布线区域WA中设置的导电图案。

第二漏极DE2可以连接到有源层ACT中的形成在第二沟道CH2的第二侧上的第二漏极区DA2。第二漏极DE2可以电连接到存储电容器Cst的上电极UE。例如，第二漏极DE2可以形成为与存储电容器Cst的上电极UE集成，并且因此可以形成一个图案。如下所述，存储电容器Cst的上电极UE通过第一通孔VIA1连接到发光元件LD的阳极电极AE。因此，穿过存储电容器Cst的上电极UE，驱动晶体管DT的第二漏极DE2电连接到发光元件LD的阳极电极AE。

另外，第二漏极DE2可以通过第五接触孔CT5连接到遮光层LS。因此，当通过使用将在后面描述的修复图案RP来修复像素PX中的缺陷时，修复图案RP和遮光层LS通过激光焊接连接，因此邻近像素PX(i+1)j的阳极电极AE和驱动晶体管DT的第二漏极DE2电连接。

感测晶体管SST可以包括第三栅极GE3、第三源极SE3和第三漏极DE3。

第三栅极GE3可以设置为与形成在有源层ACT中的第三沟道CH3交叠。第三栅极GE3可以电连接到第二选通线GL2。例如，第三栅极GE3可以是第二选通线GL2上的与第三沟道CH3交叠的区域。

第三源极SE3可以连接到有源层ACT中的形成在第三沟道CH3的第一侧上的第三源极区SA3。第三源极SE3可以通过第六接触孔CT6电连接到桥接图案BRP。桥接图案BRP通过第八接触孔CT8电连接到感测线SL。因此，穿过桥接图案BRP，第三源极SE3可以电连接到感测线SL。

第三漏极DE3可以连接到有源层ACT中的形成在第三沟道CH3的第二侧上的第三漏极区DA3。另外，第三漏极DE3可以通过第七接触孔CT7连接到遮光层LS。在该实施方式中，遮光层LS通过第五接触孔CT5连接到驱动晶体管DT的第二漏极DE2。因此，穿过遮光层LS，第三漏极DE3电连接到驱动晶体管DT的第二漏极DE2。

存储电容器Cst可以包括下电极BE和上电极UE。

下电极BE可以通过第二接触孔CT2电连接到开关晶体管ST的第一漏极DE1。另外，下电极BE可以通过第三接触孔CT3电连接到驱动晶体管DT的第二栅极GE2。

在一实施方式中，下电极BE可以包括用于连接到驱动晶体管DT的第二栅极GE2的延伸部分EXT。在延伸部分EXT的区域中，下电极BE与第二栅极GE2交叠，并通过第三接触孔CT3电连接到第二栅极GE2。延伸部分EXT的其他区域设置为不与将在后面描述的第二导电层和发光元件LD的阳极电极AE交叠。因此，当通过用激光束切割延伸部分EXT使第二栅极GE2和阳极电极AE电分离并且修复像素PX中的缺陷时，防止了导电层之间和/或发光元件LD的阳极电极AE和阴极电极CE之间的电短路。

上电极UE以其至少一个区域覆盖下电极BE的方式形成。在上电极UE和下电极BE之间，存储与两个电极之间的电位差相对应的电荷，使得上电极UE和下电极BE可以用作存储电容器Cst。

上电极UE和下电极BE交叠的面积可以确定存储电容器Cst的电容。因此，上电极UE和下电极BE可以具有满足存储电容器Cst的所需电容的面积(尺寸)。

在一实施方式中，在像素PX发出白色光的情况下，重要的是确保像素PX的开口区域而不是存储电容器Cst的电容。在本实施方式中，发出白色光的像素PX的上电极UE和下电极BE的面积可以设置为小于发出另一颜色光的像素的上电极UE和下电极BE的面积。因此，可以增加存储电容器Cst和驱动晶体管DT之间的开口区域的尺寸。在发光元件LD的阳极电极AE延伸到非发光区域NEA的开口区域的情况下，由发光元件LD产生的光通过延伸的开口区域发出到外部。

上电极UE可以通过第五接触孔CT5电连接到驱动晶体管DT的第二漏极DE2。另外，上电极UE可以通过第一通孔VIA1电连接到发光元件LD的阳极电极AE。

如上所述的存储电容器Cst通过下电极BE连接到驱动晶体管DT的第二栅极GE2。在驱动晶体管DT上方，可以形成将在后面描述的发光元件LD的阴极电极CE。在本文中，可能会在驱动晶体管DT的第二栅极GE2和阴极电极CE之间形成电场，这可能会降低电连接到第二栅极GE2的存储电容器Cst的充电速率。换句话说，可能形成具有第二栅极GE2作为第一电极并且阴极电极CE作为第二电极的寄生电容。由于在本实施方式中，在第二栅极GE2电连接到存储电容器Cst的下电极BE而不是上电极UE的情况下，从寄生电容到存储电容器Cst的电路径相对较长，因此可以减小寄生电容的影响。另外，因为存储电容器Cst的下电极BE形成在显示面板50的基板上，所以防止了在第二栅极GE2和阴极电极CE之间形成电场，从而去除寄生电容。

发光元件LD可以包括阳极电极AE、阴极电极CE和设置在阳极电极AE和阴极电极CE之间的发光层EML。在一实施方式中，阳极电极AE、发光层EML和阴极电极CE可以以在发光区域EA中彼此交叠的方式设置。

通常，阳极电极AE形成在发光区域EA中，并且设置有至少具有延伸到非发光区域NEA的形状的区域。在延伸区域中，阳极电极AE可以通过第一通孔VIA1连接到存储电容器Cst的上电极UE。为了使在非发光区域NEA中来自发光元件LD的不期望的发光最小化，可以将延伸区域的面积和长度设计为最小。因此，第一通孔VIA1设置在发光区域EA附近。更具体地，与驱动晶体管DT相比，第一通孔VIA1设置在发光区域EA附近。在本文中，当从上方观察时，第一通孔VIA1以不与晶体管交叠的方式设置。特别地，第一通孔VIA1以不与晶体管的有源层ACT交叠的方式设置。

在阳极电极AE上，可以设置发光层EML和阴极电极CE。通常，阳极电极AE形成在发光区域EA中。然而，为了与存储电容器Cst的上电极UE接触，阳极电极AE的至少一个区域可以延伸到非发光区域NEA。

在一实施方式中，在像素PX显示白色的情况下，阳极电极AE可以较宽地延伸到非发光区域NEA。在本文中，从实现为底部发光型的发光元件LD产生的光可以通过设置在非发光区域NEA中的电路元件之间的开口区域发出到外部。

发光层EML和阴极电极CE广泛形成在发光区域EA和非发光区域NEA中。在本文中，发光层EML覆盖阳极电极AE。

在一实施方式中，像素PX还可以包括修复图案RP。修复图案RP以其区域不与邻近像素PX(i+1)j的阳极电极AE交叠，而与遮光层LS交叠的方式设置。

在本文中，修复图案RP的除了上述区域之外的区域通过第二通孔VIA2电连接到邻近像素PX(i+1)j的阳极电极AE。为了电连接到邻近像素PX(i+1)j的阳极电极AE，修复图案RP可以设置为在非发光区域NEA内靠近邻近像素PX(i+1)j的阳极电极AE。

由于修复图案RP设置在非发光区域NEA内靠近邻近像素PX(i+1)j的阳极电极AE，所以设置为与修复图案RP的区域交叠的遮光层LS可以具有从与驱动晶体管DT交叠的部分广泛延伸到该区域的面积。

通常，如上所述的修复图案RP可以是具有沿着第二方向DR2延伸的条形形状的岛状电极。然而，修复图案RP的形状不限于此，并且可以根据包括遮光层LS和阳极电极AE的其它元件的相对布置状态进行各种修改。

图3A和图3B作为示例示出了具有包括白色像素W的WRGB结构的显示装置1。然而，上述实施方式不仅仅应用于具有WRGB结构的显示装置1。也就是说，在上述实施方式当中，与白色像素W无关的各种特征可以应用于具有不包括白色像素W的RGB结构或RGBG结构的显示装置。另外，在上述实施方式当中，与白色像素W相关的各种特征可以应用于具有WRGB结构的显示装置1以及具有包括白色像素W的各种结构的显示装置。

以下，将参照附图更详细地描述根据实施方式的像素PX的层叠结构(截面结构)。

图4A是示出沿着图3B的线I-I’截取的截面图的实施方式的图。图4B是示出沿着图3B的线I-I’截取的截面图的另一实施方式的图。图4C是沿着图3B的线I”-I”’截取的截面图。

一起参照图3A和图3B以及图4A至图4C，显示面板50可以包括基板SUB、电路元件层和发光元件层。

基板SUB是显示面板50的基底构件，并且可以是透光基板。基板SUB可以是包括玻璃或钢化玻璃的刚性基板，或者可以是由塑料材料制成的柔性基板。例如，基板SUB可以由诸如聚酰亚胺、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)等的塑料材料制成。然而，基板SUB的材料不限于此。

在基板SUB上，限定了像素区域PXA。像素区域PXA可以限定为包括设置在电路元件层处的至少一个电路元件和设置在发光元件层处的发光元件LD的区域。至少一个电路元件和发光元件LD可以构成一个像素PX。

电路元件层形成在基板SUB上，并且可以包括构成像素PX的电路元件(例如，开关晶体管ST、驱动晶体管DT、感测晶体管SST、存储电容器Cst等)和布线。

首先，可以在基板SUB上设置第一导电层。第一导电层可以包括遮光层LS和存储电容器Cst的下电极BE。

当从上方观察时，遮光层LS以与驱动晶体管DT的半导体图案(特别地，第二沟道CH2)交叠的方式设置，并且因此可以保护氧化物半导体器件免受外部光的影响。在一实施方式中，遮光层LS还可以通过第五接触孔CT5连接到驱动晶体管DT的第二漏极DE2。因此，当通过使用将在后面描述的修复图案RP来修复像素PX中的缺陷时，修复图案RP和遮光层LS通过激光焊接连接，因此邻近像素PX(i+1)j的阳极电极AE和驱动晶体管DT的第二漏极DE2电连接。

下电极BE可以通过第二接触孔CT2电连接到开关晶体管ST的第一漏极DE1。另外，下电极BE可以通过第三接触孔CT3电连接到驱动晶体管DT的第二栅极GE2。

在一实施方式中，下电极BE可以包括用于连接到驱动晶体管DT的第二栅极GE2的延伸部分EXT。在延伸部分EXT的区域中，下电极BE与第二栅极GE2交叠，并通过第三接触孔CT3电连接到第二栅极GE2。延伸部分EXT的另一区域设置为不与电路元件的其它电极和发光元件LD的阳极电极AE交叠。因此，当通过用激光切割延伸部分EXT而使第二栅极GE2和阳极电极AE电分离并且修复像素PX中的缺陷时，防止其它电极之间和/或发光元件LD的阳极电极AE和阴极电极CE之间的电短路。

在布线区域WA中，第一导电层还可以包括数据线DL、感测线SL和第一电源线PL1。数据线DLj通过第一接触孔CT1连接到开关晶体管ST的第一源极SE1。穿过桥接图案BRP，感测线SL连接到感测晶体管SST的第三源极SE3。第一电源线PL1通过第四接触孔CT4连接到驱动晶体管DT的第二源极SE2。

在各种实施方式中，在基板SUB上，还可以设置未示出的布线和/或电极，例如，通过其施加低电位驱动电力ELVSS的第二电源线PL2、辅助电极等。

缓冲层BUF设置在基板SUB上，以便覆盖遮光层LS、存储电容器Cst的下电极BE和布线。缓冲层BUF可以防止离子或杂质从基板SUB扩散，并且可以阻挡湿气渗透。另外，缓冲层BUF可以增强基板SUB的表面的平坦度。缓冲层BUF可以包括诸如氧化物、氮化物等的无机材料、有机材料或有机-无机化合物。缓冲层BUF可以以单层或多层结构形成。例如，缓冲层BUF可以具有按照硅氧化物、硅氮化物和硅氧化物的顺序的三层或更多层的结构。在另一实施方式中，可以省略缓冲层BUF。

可以在缓冲层BUF上形成有源层ACT。有源层ACT可以由硅基半导体材料或氧化物基半导体材料制成。作为硅基半导体材料，可以使用非晶硅或多晶硅。作为氧化物基半导体材料，可以使用诸如铟锡镓锌氧化物(InSnGaZnO)之类的四元金属氧化物；诸如铟镓锌氧化物(InGaZnO)、铟锡锌氧化物(InSnZnO)、铟铝锌氧化物(InAlZnO)、锡镓锌氧化物(SnGaZnO)、铝镓锌氧化物(AlGaZnO)或锡铝锌氧化物(SnAlZnO)之类的三元金属氧化物；或者诸如铟锌氧化物(InZnO)、锡锌氧化物(SnZnO)、铝锌氧化物(AlZnO)、锌镁氧化物(ZnMgO)、锡镁氧化物(SnMgO)、铟镁氧化物(InMgO)、铟镓氧化物(InGaO)、铟氧化物(InO)、锡氧化物(SnO)或锌氧化物(ZnO)之类的二元金属氧化物。

有源层ACT可以包括：包含p型杂质或n型杂质的第一源极区SA1至第三源极区SA3和第一漏极区DA1至第三漏极区DA3；以及分别在第一源极区SA1至第三源极区SA3和第一漏极区DA1至第三漏极区DA3之间形成的第一沟道CH1至第三沟道CH3。

第二导电层设置在有源层ACT上。在有源层ACT和第二导电层之间，可以插置栅极绝缘层GI。栅极绝缘层GI可以是硅氧化物(SiOx)、硅氮化物(SiNx)，或者硅氧化物(SiOx)和硅氮化物(SiNx)的多个层。

第二导电层可以包括栅极GE1、GE2和GE3，源极SE1、SE2和SE3以及漏极DE1、DE2和DE3。栅极GE1、GE2和GE3可以分别与有源层ACT中的相应沟道CH1、CH2和CH3交叠设置。栅极GE1、GE2和GE3当中的至少一些(GE1和GE3)与电连接到栅极GE1和GE3的布线GL1和GL2一体形成，从而形成一个图案。

第二导电层还可以包括存储电容器Cst的上电极UE。上电极UE以其至少一个区域覆盖下电极BE的方式形成。在上电极UE和下电极BE之间，存储与两个电极之间的电势差相对应的电荷，使得上电极UE和下电极BE可以用作存储电容器Cst。

上电极UE可以通过第五接触孔CT5电连接到驱动晶体管DT的第二漏极DE2。另外，上电极UE可以通过第一通孔VIA1电连接到发光元件LD的阳极电极AE。

如上所述的存储电容器Cst通过下电极BE连接到驱动晶体管DT的第二栅极GE2。在驱动晶体管DT上方，可以形成将在后面描述的发光元件LD的阴极电极CE。在本文中，可能在驱动晶体管DT的第二栅极GE2和阴极电极CE之间形成电场，这可能会降低电连接到第二栅极GE2的存储电容器Cst的充电速率。换句话说，可能形成具有第二栅极GE2作为第一电极和阴极电极CE作为第二电极的寄生电容。由于在本实施方式中，在第二栅极GE2电连接到存储电容器Cst的下电极BE而不是上电极UE的情况下，从寄生电容到存储电容器Cst的电路径相对较长，因此可以减小寄生电容的影响。另外，因为存储电容器Cst的下电极BE形成在显示面板50的基板上，所以防止了在第二栅极GE2和阴极电极CE之间形成电场，从而去除寄生电容。

同时，在本实施方式中，存储电容器Cst的上电极UE被构造为在第二导电层处形成的单层的电极。然而，本公开不限于此。在另一实施方式中，存储电容器Cst的上电极UE可以被构造为其中设置在第二导电层的导电图案和设置在另一层(例如，有源层ACT)的导电图案交叠的多层电极。下面将参照图5详细描述本实施方式。

第二导电层还可以包括桥接图案BRP。桥接图案BRP可以电连接感测晶体管SST的第三源极SE3和感测线SL。

第二导电层还可以包括修复图案RP。修复图案RP以其区域与邻近像素PX(i+1)j的阳极电极AE不交叠，而是与遮光层LS交叠的方式设置。在本文中，修复图案RP的除了上述区域之外的区域通过第二通孔VIA2电连接到邻近像素PX(i+1)j的阳极电极AE。

第一导电层和第二导电层可以由选自由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)构成的组中的任何一种或两种或更多种的合金制成。此外，第一导电层和第二导电层可以是由选自由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)构成的组中的任何一种或两种或更多种的合金构成的多层。例如，第一导电层和第二导电层可以是钼和铝-钕或钼和铝的两层。

电路元件层可以由钝化层PAS覆盖。钝化层PAS可以覆盖第二导电层以及缓冲层BUF和有源层ACT的未被第二导电层覆盖的暴露区域。钝化层PAS可以是用于保护下部元件的绝缘膜，并且可以是硅氧化物膜(SiOx)、硅氮化物膜(SiNx)或者硅氧化物膜(SiOx)和硅氮化物膜(SiNx)的多层。在各种实施方式中，可以省略钝化层PAS。

在钝化层PAS上，可以形成外覆层OC。外覆层OC可以是用于减小下部结构的高度差的平坦化膜，并且可以由诸如聚酰亚胺、苯并环丁烯系列树脂、丙烯酸酯等的有机材料构成。

在一实施方式中，可以在钝化层PAS和外覆层OC之间形成滤色器CF。滤色器CF可以形成在发光区域EA中。滤色器CF是通过透射特定波长带中的光并阻挡其它特定波长带中的光而选择性地仅透射入射光的部分波长带的波长选择性滤光器。滤色器CF可以由含有诸如颜料、染料等的着色剂的光敏树脂制成。在发光区域EA中，穿过滤色器CF的光可以具有红色、绿色和蓝色当中的任何一种。在像素PX显示白色的情况下，可以针对像素PX省略滤色器CF。

上面已经描述了在钝化层PAS和外覆层OC之间形成滤色器CF，但是本实施方式不限于此。也就是说，在发光元件LD是顶部发光型的情况下，滤色器CF可以形成在将在后面描述的发光元件层的上层。

发光元件层形成在外覆层OC上并且包括发光元件LD。发光元件LD可以包括阳极电极AE、发光层EML和阴极电极CE。

阳极电极AE和阴极电极CE当中的至少一个可以是透射电极，并且至少另一个可以是反射电极。例如，在发光元件LD是底部发光型的情况下，阳极电极AE可以是透射电极，并且阴极电极CE可以是反射电极。相对地，在发光元件LD是顶部发光型的情况下，阳极电极AE可以是反射电极，并且阴极电极CE可以是透射电极。在另一示例中，在发光元件LD是双面发光类型的情况下，阳极电极AE和阴极电极CE二者都可以是透射电极。以下，以发光元件LD为底部发光型的情况为例，将描述发光元件LD的详细结构。

阳极电极AE形成在外覆层OC上。阳极电极AE通过穿过外覆层OC和钝化层PAS的第一通孔VIA1电连接到存储电容器Cst的上电极UE。穿过存储电容器Cst，阳极电极AE可以电连接到驱动晶体管DT的第二漏极DE2。如上所述，当第一通孔VIA1形成为与具有面积比其它电极大的存储电容器Cst的上电极UE接触时第一通孔VIA1附近的高度差的影响减小。

阳极电极AE可以由诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)、锌氧化物(ZnO)等的透明导电材料制成。在阳极电极AE是反射电极的情况下，阳极电极AE可以包括反射层。反射层可以由铝(Al)、铜(Cu)、银(Ag)、镍(Ni)或其合金制成。在一实施方式中，反射层可以由银、钯和铜的合金(APC)构成。

发光层EML形成在阳极电极AE上。在本实施方式中，显示装置1具有无堤形式。在本实施方式中，发光层EML以覆盖阳极电极AE的方式形成。发光层EML可以广泛地形成在发光区域EA和非发光区域NEA中。

发光层EML可以具有包括光产生层的多层薄膜结构。在本文中，由光产生层产生的光的颜色可以是白色、红色、蓝色、绿色等，但不限于此。

光产生层可以包括例如空穴传输层(HTL)、有机发光层和电子传输层(ETL)。空穴传输层将从阳极电极AE注入的空穴平稳地传输到有机发光层。有机发光层可以由包括磷光或荧光材料的有机材料制成。电子传输层将从阴极电极CE注入的电子平稳地传输到有机发光层。除了空穴传输层、有机发光层和电子传输层之外，发光层(EML)还可以包括空穴注入层(HIL)、空穴阻挡层(HBL)、电子注入层(EIL)和电子阻挡层(EBL)。

发光层EML可以形成为两个或更多个叠层的串联结构。在这种情况下，每个叠层可以包括空穴传输层、有机发光层和电子传输层。在发光层EML形成为两个或更多个叠层的串联结构的情况下，在叠层之间形成电荷产生层。电荷产生层可以包括n型电荷产生层和p型电荷产生层。n型电荷产生层位于下叠层附近。p型电荷产生层形成在n型电荷产生层上，因此位于上叠层附近。n型电荷产生层将电子注入下叠层，并且p型电荷产生层将空穴注入上叠层。n型电荷产生层可以是通过将诸如锂(Li)、钠(Na)、钾(K)或铯(Cs)之类的碱金属，或诸如镁(Mg)、锶(Sr)、钡(Ba)或镭(Ra)之类的碱土金属掺杂到具有电子传输能力的有机基质材料而获得的有机层。p型电荷产生层可以是通过将掺杂剂掺杂到具有空穴传输能力的有机基质材料中而获得的有机层。

阴极电极CE形成在发光层EML上。阴极电极CE可以广泛地形成在发光区域EA和非发光区域NEA中。

阴极电极CE可以由能够透射光的透明导电材料(TCO)或诸如钼(Mo)、钨(W)、银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)及其合金的半透射导电材料制成。在阴极电极CE由半透射导电材料制成的情况下，由于微腔可以增加发光效率。

一起参照图3A到图4C，在本实施方式中，阳极电极AE的至少一个区域延伸到非发光区域NEA，以便与电路元件接触。由于发光层EML和阴极电极CE层叠在阳极电极AE的整个面积上，因此在非发光区域NEA中可能发生不希望的发光(光泄漏现象)。在非发光区域NEA中，为了防止由发光元件LD产生的光发出到外部，在本实施方式中，还包括在钝化层PAS和外覆层OC之间以及在非发光区域NEA中形成的光吸收层LA。

光吸收层LA可以包含通过透射特定波长带中的光并阻挡其它特定波长带中的光而选择性地仅透射入射光的部分波长带的诸如颜料、染料等的着色剂。光吸收层LA可以具有其中层叠有一个或更多个颜料层的结构，以便吸收由发光元件LD产生的光。

在一实施方式中，如图4A所示，光吸收层LA可以包括：包含第一颜色的颜料的第一吸收层LA1；以及包含不同于第一颜色的第二颜色的颜料的第二吸收层LA2。在一实施方式中，第一颜色可以是红色并且第二颜色可以是蓝色，但不限于此。

在另一实施方式中，如图4B所示，光吸收层LA可以被构造为单个吸收层。在本实施方式中，光吸收层LA可以使用红色或蓝色颜料构成。图4B示出了其中光吸收层LA被构造为红色的单个吸收层的示例。

在光吸收层LA被构造为红色的单个吸收层的情况下，光吸收层LA的高度低。因此，可以减小外覆层OC的锥角，并且可以在外覆层OC的上边界表面处防止光在不希望的方向上排出。

例如，在光吸收层LA被构造为红色的单个吸收层的情况下，改善了附着到显示面板50上的偏振层等的光反射率，因此可以防止不适感。

通常，蓝色颜料比红色颜料薄。因此，在光吸收层LA被构造为蓝色的单个吸收层的情况下，可以大大减小外覆层OC的锥角。另外，在红色颜料的情况下，在光吸收层LA的端部可能出现倒锥形，并且存在出现间隙的问题。在驱动晶体管DT附近形成这种红色颜料可能会影响驱动晶体管DT的性能。然而，在光吸收层LA被构造为蓝色的单个吸收层的情况下，可以防止这种问题。

在光吸收层LA具有包含不同颜色的颜料的吸收层交叠的形式的情况下，漏光现象被反射发光效果(例如，黑色发光效果)有效地阻挡。

上述光吸收层LA由与滤色器CF相同的材料构成，并且可以通过与滤色器CF相同的工艺形成。也就是说，包含相同颜色的颜料的滤色器CF和光吸收层LA可以通过单个掩模工艺一起形成。例如，当形成包含第一颜色的颜料的滤色器CF时，一起形成光吸收层LA的第一吸收层LA1。当形成包含第二颜色的颜料的滤色器CF时，一起形成光吸收层LA的第二吸收层LA2。因此，本实施方式使得可以防止无堤结构中的漏光现象，而不需要用于产生光吸收层LA的单独的附加工艺。

光吸收层LA可以形成在非发光区域NEA的整个区域中。然而，本实施方式不限于此。根据实施方式，光吸收层LA可以形成在非发光区域NEA内的阳极电极AE上。在一实施方式中，在像素PX显示白色的情况下，光吸收层LA可以不形成在像素PX中。

当光吸收层LA形成在非发光区域NEA的整个区域中时，第一通孔VIA1和第二通孔VIA2以贯穿光吸收层LA的方式形成。另选地，光吸收层LA可以以不在第一通孔VIA1和第二通孔VIA2周围形成的方式构成。

图5是根据另一实施方式的存储电容器的截面图。

如上面参照图3A至图4C所述的，在一实施方式中，存储电容器Cst可以由形成在第一导电层处的下电极BE和形成在第二导电层处的上电极UE构成。在下电极BE和上电极UE之间，插置有缓冲层BUF和栅极绝缘层GI。

在下电极BE和上电极UE之间插置两个绝缘层的情况下，电极BE和UE之间的距离相对较长，导致存储电容器Cst的电容减小。为了确保期望的电容，需要增加下电极BE和上电极UE的面积。然而，当存储电容器Cst的面积增加时，像素PX的尺寸增加，因此难以实现高分辨率显示装置。另外，在像素PX显示白色的情况下，难以确保孔径比。

为了解决这个问题，在一实施方式中，存储电容器Cst的上电极UE可以具有其中有源层ACT和第二导电层TGA交叠的多层结构。这里，缓冲层BUF插置在下电极BE和上电极UE之间。

与图4A至图4C的实施方式相比，在图5所示的实施方式中，在存储电容器Cst的下电极BE和上电极UE之间仅插置一个绝缘层。因此，电极之间的距离相对减小，从而可以提高存储电容器Cst的电容。因此，防止了存储电容器Cst的面积的增加，结果，减小了像素PX的尺寸并且保证了白色像素的孔径比。

图6A至图6D是示出可能发生在具有无堤结构的显示装置中的发光元件中的短路问题的图。图7是示出根据实施方式形成第一通孔的方法的图。

如上所述，发光元件LD的阳极电极AE可以通过贯穿外覆层OC和钝化层PAS的第一通孔VIA1连接到存储电容器Cst的上电极UE。可以通过光致抗蚀剂(PR)工艺和湿法蚀刻工艺形成第一通孔VIA1。

具体地，如图6A所示，在钝化层PAS上，可以通过使用掩模(光刻法)对外覆层OC进行曝光和显影。在本文中，可以以不在与第一通孔VIA1相对应的区域形成外覆层OC的方式对掩模进行图案化。在未形成外覆层OC的暴露的钝化层PAS上，可以除去外覆层OC的残留膜。

然后，可以在暴露的钝化层PAS上形成钝化孔。具体地，如图6B所示，利用施加的具有与第一通孔VIA1相对应的开口的掩模，施加能够选择性地蚀刻钝化层PAS的选择性蚀刻剂，从而形成钝化孔。

然后，如图6C所示，蚀刻外覆层OC以去除钝化孔周围的外覆层OC。随着去除外覆层OC，钝化孔完全暴露于外部，并且形成贯穿外覆层OC和钝化层PAS的第一通孔VIA1。

在具有无堤结构的显示装置1中，外覆层OC以比具有堤的结构的外覆层厚的方式形成。例如，外覆层OC可以具有约4.5μm的厚度。随着外覆层OC变厚，通过蚀刻去除外覆层OC的速率降低，因此外覆层OC保留在与钝化孔边缘相邻的区域。此外，当蚀刻外覆层OC时，侧面被过度蚀刻，导致底切的形成。由于外覆层OC的剩余部分和钝化孔周围的底切，可以在第一通孔VIA1的侧壁处形成外覆层OC和钝化层PAS之间的间隙GAP。

在形成第一通孔VIA1之后，阳极电极AE、发光层EML和阴极电极CE可以按顺序层叠在外覆层OC上。在本文中，阳极电极AE、发光层EML和阴极电极CE可以层叠叠在第一通孔VIA1内部，并且可以填充在第一通孔VIA1的侧壁处形成的间隙的内部。

具有相对好的阶梯覆盖特性的阳极电极AE和阴极电极CE可以在间隙附近连续形成，而不会由于外覆层OC的底切而分离。然而，由于底切，具有相对差的阶梯覆盖特性的发光层EML可能由于底切而在间隙附近分离。随着发光层EM分离，在间隙内部，阳极电极AE和阴极电极CE可以具有如图6D所示的电短路。

为了防止发光元件LD中的这种短路故障，在一实施方式中，可以以贯穿光吸收层LA的方式形成第一通孔VIA1。也就是说，光吸收层LA可以沿着第一通孔VIA1的边缘形成。

由于材料特性，光吸收层LA在蚀刻期间不会被过度蚀刻，因此不会形成底切。蚀刻截面具有正锥形形状。因此，在钝化层PAS、光吸收层LA和外覆层OC的层之间不形成间隙，并且发光层EML和阴极电极CE可以在蚀刻截面连续形成。

在一实施方式中，如图7所示，在围绕第一通孔VIA1的边缘的区域中，光吸收层LA可以被构造为包含蓝色颜料的单个吸收层。蓝色颜料具有相对较好的通过蚀刻形成正锥形截面的能力。因此，通过在第一通孔VIA1周围形成包含蓝色颜料的单个吸收层，可以防止发光元件LD的阳极电极AE和阴极电极CE之间的短路问题。

参照图4A至图4C的实施方式，在围绕第一通孔VIA1的边缘的区域中，光吸收层LA可以被构造为包含蓝色颜料的单个吸收层。在剩余区域中，光吸收层LA可以被构造为包括包含红色颜料的第一吸收层LA1以及包含蓝色颜料的第二吸收层LA2的多个层。

图8和图9是示出根据实施方式的修复显示装置的方法的图。图10和图11是示出在修复过程中可能发生的发光元件中的短路问题的图。图12是示出修复图4A至图5所示的像素的方法的图。

图8和图9示出了在第一方向DR1上彼此相邻布置的两个像素PXij和PX(i+1)j。像素PXij和PX(i+1)j布置在第j个像素列中，并且共同连接到第j条数据线DLj。另外，在像素PXij和PX(i+1)j当中，第一像素PXij设置在第i个像素行中，并连接到第i条选通线GL1i和GL2i。第二像素PX(i+1)j设置在第i+1个像素行中并连接到第i+1条选通线GL1(i+1)和GL2(i+1)。

参照图8和图9，显示面板50包括被限定在沿第一方向DR1延伸的数据线(DLj)和沿第二方向DR2延伸的选通线(GL1i，GL1(i+1)，GL2i和GL2(i+1))的交叉区域中的多个像素区域PXA。在像素区域PXA中，设置有像素PXij和PX(i+1)j。

像素区域PXA可以包括发光区域EA和非发光区域NEA。在发光区域EA中，设置有像素PXij和PX(i+1)j的发光元件LD。非发光区域NEA包括用于驱动发光元件LD的电路元件(例如，开关晶体管ST、驱动晶体管DT、感测晶体管SST和存储电容器Cst)。发光元件LD由设置在非发光区域NEA中的电路元件驱动并发出特定颜色的光。

在第二方向DR2上相邻的像素区域PXA之间，可以限定布线区域WA。在布线区域WA中，设置有在第一方向DR1上延伸的数据线(DLj)和感测线(SLj)。第一选通线(GL1i和GL1(i+1))和第二选通线(GL2i和GL2(i+1))在第二方向DR2上延伸穿过非发光区域NEA。

数据线(DLj)、感测线(SLj)、第一选通线(GL1i和GL1(i+1))和第二选通线(GL2i，GL2(i+1))通过接触孔电连接到电路元件。具体地，数据线(DLj)可以电连接到开关晶体管ST的电极(例如，源极)。感测线(SLj)可以电连接到感测晶体管SST的电极(例如，源极)。第一选通线(GL1i和GL1(i+1))电连接到开关晶体管ST的栅极，并且第二选通线(GL2i和GL2(i+1))电连接到感测晶体管SST的栅极。

在各种实施方式中，当至少一条或一些驱动线被切断时，在相应的像素PXij和PX(i+1)j中可能出现诸如暗点等的缺陷。例如，如图9所示，第一像素PXij的开关晶体管ST和第j条数据线DLj之间的线，第一像素PXij的感测晶体管SST和第j条感测线SLj之间的线，和/或第一像素PXij的驱动晶体管DT和通过其提供高电位驱动电压ELVDD的第一电源线PL1之间的线可能被切断。然后，正确的驱动电流未施加到第一像素PXij，第一像素PXij的发光元件LD不发光，因此可以观察到暗点。

为了修复缺陷像素PXij，第一像素PXij的发光元件LD的阳极电极AE可以电连接到与第一像素PXij相邻的第二像素PX(i+1)j的发光元件LD的阳极电极AE，如图9所示。然后，第二像素PX(i+1)j的驱动电流施加到第一像素PXij的发光元件LD。因此，第一像素PXij可以响应于与第二像素PX(i+1)j相同的数据信号而发光，从而修复暗点缺陷。

可以通过激光焊接进行修复工艺。具体地，可以通过用激光束照射设置在第一像素PXij的非发光区域NEA中的任何修复图案以去除插置在修复图案RP和第二像素PX(i+1)j的阳极电极AE之间的绝缘膜，并通过在修复图案和第二像素PX(i+1)j的阳极电极AE之间形成电连接来执行修复处理。

如上参照图5所述，像素PXij和PX(i+1)j包括基板SUB、按顺序层叠在基板SUB上的缓冲层BUF和栅极绝缘层GI、第二导电层TGA和钝化层PA。在钝化层PAS上，层叠发光元件LD的阳极电极AE、发光层EML和阴极电极CE。在显示装置1设置有堤的情况下，在像素PXij和PX(i+1)j的非发光区域NEA中，可以在阳极电极AE和发光层EML之间形成用于限定发光区域EA的堤层BNK。

如图10所示，在堤层BNK形成在非发光区域NEA中的情况下，照射非发光区域NEA的激光束被堤层BNK阻挡，因此不损坏设置在上层的发光元件LD。然而，在如图11所示的没有形成堤层BNK的无堤结构中，发光元件LD的一层或一些层可能被激光束损坏，导致阳极电极AE和阴极电极CE之间的电短路。

为了解决这个问题，在图5所示的实施方式中，修复图案RP以其区域不与邻近像素PX(i+1)j的阳极电极AE交叠，而是与遮光层LS交叠的方式设置。除了遮光层LS之外的电极层可以不设置在该区域上或该区域下。修复图案RP的除了上述区域之外的区域通过第二通孔VIA2电连接到邻近像素PX(i+1)j的阳极电极AE。

参照图12，在遮光层LS和修复图案RP交叠的区域上执行激光焊接。因为用激光束照射不与第二像素PX(i+1)j的阳极电极AE交叠的区域，所以可以防止阳极电极AE和阴极电极CE之间被激光束短路。

可以通过激光焊接去除遮光层LS和修复图案RP之间的绝缘层，并且可以形成遮光层LS和修复图案RP之间的电连接。穿过第一像素PXij的驱动晶体管DT的第二漏极DE2和存储电容器Cst的上电极UE，遮光层LS连接到发光元件LD的阳极电极AE。修复图案RP通过第二通孔VIA2连接到第二像素PX(i+1)j的发光元件LD的阳极电极AE。因此，当通过激光焊接将遮光层LS电连接到修复图案RP时，第一像素PXij的发光元件LD的阳极电极AE连接到第二像素PX(i+1)j的发光元件LD的阳极电极AE。然后，当向第二像素PX(i+1)j的发光元件LD的阳极电极AE施加驱动电流时，相同的驱动电流被施加到第一像素PXij的发光元件LD的阳极电极AE，并且第一像素PXij可以以与第二像素PX(i+1)j相同的亮度发光。

图13是示出根据另一实施方式修复显示装置的方法的图。图14是示出修复图4A至图5所示的像素的方法的图。

图13示出在第一方向DR1上彼此靠近布置的两个像素PX(i-1)j和PXij。像素PX(i-1)j和PXij布置在第j个像素列中，并且共同连接到第j条数据线DLj。另外，在像素PX(i-1)j和PXij当中，第一像素PX(i-1)j设置在第i-1个像素行中，并连接到第i-1条第一选通线GL1(i-1)。第二像素PXij设置在第i个像素行中并连接到第i条第一选通线GL1i。

在一实施方式中，在用于驱动第二像素PXij的发光元件LD的驱动电路中可能出现缺陷，因此发光元件LD可能不能正确地发光。为了修复缺陷像素(例如，第二像素PXij)，如图13所示，第二像素PXij的发光元件LD可以与驱动电路分离。之后，第二像素PXij的发光元件LD的阳极电极AE可以电连接到邻近像素(例如，第一像素PX(i-1)j)的发光元件LD的阳极电极AE。然后，将第一像素PX(i-1)j的驱动电流施加到第二像素PXij的发光元件LD。因此，第二像素PXij可以响应于与第一像素PX(i-1)j相同的数据信号而发光，从而修复像素中的缺陷。

可以通过激光切割和激光焊接来执行修复工艺。具体地，在第二像素PXij的非发光区域NEA中，当用激光束照射发光元件LD的阳极电极AE时，在阳极电极AE和驱动电路之间发生断路。之后，第一像素PX(i-1)j的发光元件LD的阳极电极AE可以通过激光焊接电连接到第二像素PXij的发光元件LD的阳极电极AE。

如上参照图10和图11所述，在无堤结构中进行激光切割可能导致阳极电极AE和阴极电极CE之间的电短路。为了解决这个问题，在图5所示的实施方式中，存储电容器Cst的下电极BE可以包括用于与驱动晶体管DT的第二栅极GE2连接的延伸部分EXT。在延伸部分EXT上，下电极BE与第二栅极GE2交叠，并通过第三接触孔CT3电连接到第二栅极GE2。延伸部分EXT的至少一个区域设置为不与电路元件的其它电极和发光元件LD的阳极电极AE交叠。

参照图14，在延伸部分EXT上执行激光切割。因为用激光束照射未与第二像素PXij的阳极电极AE交叠的区域，所以可以防止阳极电极AE和阴极电极CE之间被激光束短路。

当通过激光切割来切割延伸部分EXT时，驱动晶体管DT的第二漏极DE2和存储电容器Cst的下电极BE电分离。穿过下电极BE的延伸部分EXT，第二漏极DE2连接到发光元件LD的阳极电极AE。因此，驱动晶体管DT和发光元件LD可以通过切割延伸部分EXT而电分离。

在激光切割之后，第二像素PXij的发光元件LD的阳极电极AE可以通过激光焊接电连接到第一像素PX(i-1)j的发光元件LD的阳极电极AE。使用激光焊接的修复方法与参照图12描述的相同，因此省略其详细描述。

图15是沿着图3A的线II-II’截取的截面图。

参照图3A至图4C，为了使像素显示所需的颜色，由发光元件LD产生的光需要经由滤色器CF发出到显示面板50的外部。在像素被构造为具有无堤结构的情况下，在发光区域EA周围不执行遮光。因此，从发光元件LD发出的光被排出到发光区域EA的外围，并且因此在不穿过滤色器CF的情况下被发出到显示面板50的外部。因此，可能发生漏光和褪色现象。

在白色像素显示白色的情况下，不设置滤色器CF，并且由发光元件LD产生的光不穿过滤色器CF而发出到显示面板50的外部。因此，在白色像素的情况下，漏光和褪色现象可能不是问题。

为了解决显示红色、蓝色和绿色的像素中的漏光和褪色现象，在一实施方式中，像素可以具有如图15所示的结构。

具体地，参照图15，与图4A至图4C相比，白色像素W的发光区域EA可以具有其中去除外覆层OC的形式。例如，可以通过使用半色调掩模的光刻工艺在除白色像素W的发光区域EA之外的区域中形成外覆层OC。因此，在白色像素W的发光区域EA的边缘，外覆层OC具有高度差。

在形成外覆层OC之后，发光区域EA中的每个像素的阳极电极AE可以形成图案。在红色像素R中，阳极电极AE形成在外覆层OC上。由于不在白色像素W中形成外覆层OC，因此可以在作为下层的缓冲层BUF上形成阳极电极AE。在所示实施方式中，在白色像素W的情况下，在缓冲层BUF上形成阳极电极AE，但是本实施方式不限于此。也就是说，在各种实施方式中，钝化层PAS可以形成在白色像素W的发光区域EA中。在本文中，阳极电极AE可以形成在钝化层PAS上。也就是说，除了外覆层OC之外，阳极电极AE可以形成在发光区域EA的暴露的下层上。

然后，可以形成发光层EML和阴极电极CE。沿着设置有高度差的外覆层OC，发光层EML和阴极电极CE在白色像素W的发光区域EA的边缘处也具有高度差。在具有高度差的区域中，发光层EML和阴极电极CE覆盖外覆层OC的暴露侧，因此在台阶周围具有弯曲部。在本文中，弯曲部可以包括至少一个角形形状或至少一个曲面形状。

当从红色像素R的发光元件LD发光时，排出到其中不形成滤色器CF的非发光区域NEA的光沿邻近白色像素W的方向行进。该光从阴极电极CE的弯曲部处反射，并且光的行进方向可以被控制为朝向显示面板50的下部位置。通过沿着白色像素W的发光区域EA的边缘设置的数据线DL，可以阻止反射光发出到显示面板50之外。

如上所述，在根据实施方式的显示面板50中，通过去除白色像素W的外覆层OC，在另一个邻近像素的外围处形成阴极电极CE的高度差。然后，从发光元件LD释放到其中不形成滤色器CF的非发光区域NEA的光从阴极电极CE反射，并且被下层的诸如数据线DL等的导电层阻挡，从而解决了漏光和褪色现象。

图16是示出根据另一实施方式的白色像素的平面布局的图。图17是沿着图16的线III-III’截取的截面图。

一起参照图2和图16，像素PX可以包括开关晶体管ST、驱动晶体管DT、感测晶体管SST、存储电容器Cst和发光元件LD。

开关晶体管ST可以包括第一栅极GE1、第一源极SE1和第一漏极DE1。

第一栅极GE1可以设置为与形成在有源层ACT中的第一沟道交叠。第一沟道可以是在有源层ACT内没有掺杂杂质的半导体图案。第一栅极GE1可以电连接到第一选通线GL1。例如，第一栅极GE1可以是第一选通线GL1上的与第一沟道交叠的区域。

第一源极SE1可以连接到有源层ACT中的在第一沟道的第一侧上形成的源极区。第一源极SE1还可以通过接触孔连接到数据线DL。

第一漏极DE1可以是有源层ACT中的形成在第一沟道的第二侧上的漏极区。第一漏极DE1可以形成为与存储电容器Cst的下电极BE集成。

驱动晶体管DT可以包括第二栅极GE2、第二源极SE2和第二漏极DE2。

第二栅极GE2可以设置为与形成在有源层ACT中的第二沟道交叠。第二栅极GE2可以通过接触孔与存储电容器Cst的下电极BE电连接。

第二源极SE2可以是有源层ACT中的形成在第二沟道的第一侧上的第二源极区。第二源极SE2可以电连接到通过其施加高电位驱动电压ELVDD的第一电源线PL1。

第二漏极DE2可以连接到有源层ACT中的形成在第二沟道的第二侧上的第二漏极区。第二漏极DE2可以通过通孔VIA连接到发光元件LD的阳极电极AE。

另外，第二漏极DE2可以通过接触孔连接到遮光层LS。遮光层LS连接到感测晶体管SST的第三漏极DE3。因此，第二漏极DE2可以通过遮光层LS连接到感测晶体管SST的第三漏极DE3。

感测晶体管SST可以包括第三栅极GE3、第三源极SE3和第三漏极DE3。

第三栅极GE3可以设置为与形成在有源层ACT中的第三沟道交叠。第三栅极GE3可以电连接到第二选通线GL2。例如，第三栅极GE3可以是第二选通线GL2上的与第三沟道交叠的区域。

第三源极SE3可以连接到有源层ACT中的形成在第三沟道的第一侧上的第三源极区。第三源极SE3可以通过接触孔与感测线SL电连接。

第三漏极DE3可以连接到有源层ACT中的形成在第三沟道的第二侧上的第三漏极区。另外，第三漏极DE3可以通过接触孔连接到遮光层LS。穿过遮光层LS，第三漏极DE3电连接到驱动晶体管DT的第二漏极DE2和阳极电极AE。

存储电容器Cst可以包括下电极BE和上电极UE。

下电极BE构成有源层ACT。下电极BE可以通过接触孔与开关晶体管ST的第一漏极DE1电连接。另外，下电极BE可以通过接触孔与驱动晶体管DT的第二栅极GE2电连接。

上电极UE被构造为阳极电极AE的区域。也就是说，上电极UE可以是在发光区域EA中形成的阳极电极AE的非发光区域NEA的延伸部分。

上电极UE可以通过通孔VIA电连接到驱动晶体管DT的第二漏极DE2。

发光元件LD可以包括阳极电极AE、阴极电极CE和设置在阳极电极AE和阴极电极CE之间的发光层EML。

总的来说，阳极电极AE形成在发光区域EA中，并且设置有延伸到非发光区域NEA的区域。延伸区域可以以与存储电容器Cst的下电极BE交叠的方式设置，并且可以构成存储电容器Cst的上电极UE。在本实施方式中，延伸区域可以具有足够的面积以确保存储电容器Cst的存储电容。

在阳极电极AE上，形成发光层EML和阴极电极CE。发光层EML和阴极电极CE可以广泛地形成在发光区域EA和非发光区域NEA中。在本文中，由于发光层EML和阴极电极CE层叠在延伸到阳极电极AE的非发光区域NEA的区域上，所以光可以从非发光区域NEA发出。这具有显著地扩展白色像素W的发光区域EA的效果。

参照图17，存储电容器Cst包括形成在有源层ACT中的下电极BE，以及构造为阳极电极AE的延伸区域的上电极UE。由于上电极UE被构造为阳极电极AE，所以存储电容器Cst的上电极UE可以发光。

参照图15描述的实施方式可应用于图16和图17的实施方式。也就是说，外覆层OC可以不形成在白色像素W的发光区域EA中。在图16和图17的实施方式中，由于存储电容器Cst的上电极UE被构造为阳极电极AE并且实质上延伸了发光区域EA，可以不在设置有上电极UE的区域中形成外覆层OC。

在本实施方式中，在存储电容器Cst的下电极BE和上电极UE之间，除了外覆层OC之外，可以插置在有源层ACT和阳极电极AE之间插置的至少一个绝缘层。例如，在下电极BE和上电极UE之间，可以插置有钝化层PAS。

图18是示出制造根据实施方式的显示装置的方法的流程图。具体地，图18示出制造具有上面参照图4A至图5描述的像素(PXij)的显示面板50的方法。

参照图18和图3A至图4C，首先，电路元件层可以形成在基板SUB上。具体地，在步骤1501处，可以在基板SUB上形成第一导电层。可以通过经由印刷工艺、溅射工艺、化学气相沉积工艺、脉冲激光沉积(PLD)工艺、真空沉积工艺、原子层沉积工艺等在基板SUB上形成导电膜；以及通过使用掩模通过蚀刻工艺执行图案化来产生第一导电层。在本文中，可以使用第一掩模。

然后，在步骤1502处，可以在第一导电层上形成缓冲层BUF。缓冲层BUF可以通过化学气相沉积工艺、旋涂工艺、等离子体增强化学气相沉积工艺、溅射工艺、真空沉积工艺、高密度等离子体化学气相沉积工艺、印刷工艺等形成。

在步骤1503处，可以在缓冲层BUF上形成有源层ACT。例如，可以在缓冲层BUF上形成非晶硅层，并且非晶硅层可以结晶以形成多晶硅层。然后，通过光刻等对多晶硅层进行图案化，从而形成有源层ACT。在本文中，第二掩模可以用于光刻工艺。杂质注入到构成有源层ACT的多晶硅层中，从而形成源极区SA1、SA2和SA3、漏极区DA1、DA2和DA3以及沟道CH1、CH2和CH3。在缓冲层BUF中，还可以形成用于使第一导电层和上层能够彼此接触的接触孔。

在步骤1504处，可以在有源层ACT上形成栅极绝缘层GI。可以在将在后面描述的、要形成第二导电层的区域中选择性地形成栅极绝缘层GI。具体地，可以通过光刻等形成栅极绝缘层GI，在光刻中通过使用掩模对栅极绝缘层GI进行曝光和显影。在本文中，可以使用第三掩模。

在步骤1505处，可以在栅极绝缘层GI上形成第二导电层。可以通过经由印刷工艺、溅射工艺、化学气相沉积工艺、脉冲激光沉积(PLD)工艺、真空沉积工艺、原子层沉积工艺等在栅极绝缘层GI上形成导电膜；以及通过使用掩模通过蚀刻工艺执行图案化来产生第二导电层。在本文中，可以使用第四掩模。

然后，在步骤1506处，钝化层PAS可以形成为覆盖第二导电层。在步骤1507处，可以在钝化层PAS上形成滤色器。针对滤色器，例如，可以通过使用第一掩模将第一颜色的滤色器形成为图案，可以通过使用第二掩模将第二颜色的滤色器形成为图案，并且可以通过使用第三掩模将第三颜色的滤色器形成为图案。在形成滤色器的同时，一起形成光吸收层LA。为了形成滤色器和光吸收层LA，可以使用对应于各个颜色的三个掩模(即，第五掩模至第七掩模)。

然后，在步骤1508处，外覆层OC形成为覆盖滤色器和光吸收层LA。可以通过使用掩模在钝化层PAS上曝光和显影外覆层OC。掩模可以包括与通孔VIA1和VIA2相对应的开口。在本文中，可以使用第八掩模。

发光元件可以形成在外覆层OC上。具体地，在步骤1509处，在外覆层OC上，通过使用具有与发光区域EA相对应的开口的第九掩模以图案形式形成阳极电极AE，然后，在步骤1510处，发光层EML和阴极电极CE广泛地形成在外覆层OC上以覆盖阳极电极AE的整个面积。

为了制造具有上述无堤结构的显示面板50，总的可以使用九个掩模。为了制造设置有堤的显示面板50，需要附加的掩模来形成堤，因此可以执行使用总共10个掩模的10个掩模工艺。然而，在诸如本实施方式的无堤结构的情况下，需要九个掩模和九个掩模工艺来制造显示面板50，由此简化了工艺并降低了制造成本。

本领域的技术人员将理解，本公开可以以其他具体形式实施而不改变本公开的技术思想或基本特征。因此，应当理解，上述实施方式在所有方面都是说明性的而不是限制性的。本公开的范围由所附权利要求而不是上述详细描述来表征，并且应当理解，从所附权利要求及其等同物的含义和范围推导的所有改变或修改都落入本公开的范围内。