一种芯片上电复位模块、相应的芯片及电子设备

技术领域

本发明涉及一种芯片上电复位模块，同时也涉及包括该芯片上电复位模块的集成电路芯片及电子设备，属于模拟集成电路技术领域。

背景技术

随着芯片集成度的不断提高，在混合信号系统以及芯片模组中，电源系统的可靠性变得越来越重要。芯片上电复位模块，作为芯片电源模块中最广泛存在的功能电路，其工作稳定性决定了整个电源系统是否能正常稳定地工作。由于芯片往往工作在较为复杂的电磁工作环境中，电子设备对芯片电源模块的可靠性要求极为严苛，因此设计一个稳定可靠的芯片上电复位模块，对于提升芯片的可靠性具有非常重要的意义。

在专利号为ZL 201110030641.8的中国发明专利中，公开了一种芯片上电复位电路及其方法。其中，由预充电模块、电荷充放电模块、波形整形模块和强迫响应模块构成芯片上电复位电路。预充电模块用来控制电荷充放电模块的充电电流的大小，电荷充放电电路将充电电流转换为充电电压后输出，通过波形整形模块进行放大和整形产生POR（上电复位）信号，强迫响应模块对POR信号进行全程监控，产生的输出信号对预充电模块进行锁定控制。由于该芯片上电复位电路在电源电压上升很缓慢的情况下，依然能够产生POR信号，当电源电压稳定之后，其自身功耗为零。但是，该芯片上电复位电路并无法保证在芯片工作于复杂电磁环境时，电源系统不发生异常复位的问题。

此外，在专利号为ZL 200710137120.6的中国发明专利中，公开了一种用于在上电时初始化数字集成电路的上电复位电路,包括：第一POR信号发生器；参考电压发生器；降压转换器电路；以及第二内部POR信号发生器电路。该第二内部POR信号发生器电路具有使能装置,也用于使用所述第一POR信号与所述降压转换器电路一起使能该第二内部POR信号发生器电路。熔丝装置允许用于可选择支持的外部电源电压的两个复位发生器的动态响应。

发明内容

本发明所要解决的首要技术问题在于提供一种芯片上电复位模块。该模块中采用动态响应增强电路，在芯片暴露在高强度电磁环境的情况下，可以保证芯片上电复位模块不发生异常复位。

本发明所要解决的另一技术问题在于提供一种包括上述芯片上电复位模块的集成电路芯片及相应的电子设备。

为了实现上述目的，本发明采用下述的技术方案：

根据本发明实施例的第一方面，提供一种芯片上电复位模块，包括电源状态检测电路、信号放大整形电路、输出驱动电路以及动态响应增强电路；其中，

所述电源状态检测电路用于对芯片电源进行检测，当电源电压状态发生翻转，产生与当前电源状态相对应的模拟信号；

所述信号放大整形电路用于对所述电源状态检测电路输出的所述模拟信号进行迟滞放大，然后将放大信号整形，输出数字信号；

所述输出驱动电路用于对所述数字信号进行缓冲驱动输出，产生上电复位信号，以驱动负载；

所述动态响应增强电路用于监测所述输出驱动电路上输出的上电复位信号，在所述上电复位信号为高电平时，锁定所述上电复位信号的状态；其中，所述动态响应增强电路包括第一锁定电路和第二锁定电路，所述第一锁定电路由PMOS管MP0和第一电容C1组成，所述第二锁定电路由NMOS管MN0和第二电容C2组成。

其中较优地，所述PMOS管MP0的源极与第一电容C1的一端相连接，所述PMOS管MP0的漏极作为所述动态响应增强电路的输出端，所述PMOS管MP0的栅极与所述输出驱动电路的第一级整形电路的输出端相连；所述第一电容C1的另一端与电源端VDD连接；

所述NMOS管MN0的漏极与第二电容C2的一端相连接；所述NMOS管MN0的源极与接地端GND相连接，所述NMOS管MN0的栅极接收所述上电复位信号；所述第二电容C2的另一端与所述信号放大整形电路的输出端连接。

其中较优地，所述电源状态检测电路由电阻R0和电容C0串联组成；其中，所述电阻R0的另一端与电源端VDD连接，所述电容C0的另一端与接地端GND连接。

其中较优地，所述电源状态检测电路由第七PMOS管MP7和电容C0组成；第七PMOS管MP7的栅极与电容C0的一端相连并连接到接地端GND；第七PMOS管MP7的源极与电源端VDD相连接；第七PMOS管MP7的漏极与电容C0的另一端相连接。

其中较优地，所述第一电容C1的电容值大于所述电容C0的电容值。

其中较优地，所述信号放大整形电路由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4，第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4，第一电阻R1及第二电阻R2组成；其中，第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2的栅极与PMOS管MP0的漏极相连接；第二PMOS管MP2和第二NMOS管MN2的漏极与第二电容C2的一端以及第三PMOS管MP3、第三NMOS管MN3的栅极相连接，并作为所述信号放大整形电路的输出端；第三PMOS管MP3、第三NMOS管MN3的栅极与第四PMOS管MP4、第四NMOS管MN4的栅极相连接；第四PMOS管MP4、第四NMOS管MN4的漏极相连接并作为所述信号放大整形电的输出端。

其中较优地，第一PMOS管MP1的源极与电源端VDD相连接，第一PMOS管MP1的漏极与第二PMOS管MP2、第三PMOS管MP3的源极相连接；第一NMOS管MN1的漏极与第二NMOS管MN2、第三NMOS管MN3的源极相连接；第一NMOS管MN1的源极与接地端GND相连接；第三PMOS管MP3的漏极与第一电阻R1串联后与接地端GND相连接；第三NMOS管MN3的漏极与第二电阻R2串联后与电源端VDD相连接；第四PMOS管MP4的源极与电源端VDD相连接；第四NMOS管MN4的源极与接地端GND相连接。

其中较优地，所述输出驱动电路由两级整形电路组成，其中第一级整形电路由第五PMOS管MP5和第五NMOS管MN5组成，第二级整形电路由第六PMOS管MP6和第六NMOS管MN6组成；第五PMOS管MP5、第五NMOS管MN5的栅极与信号放大整形电路的输出端相连接；第五PMOS管MP5、第五NMOS管MN5的漏极与第六PMOS管MP6、第六NMOS管MN6的栅极相连接；第五PMOS管MP5、第六PMOS管MP6的源极与电源端VDD相连接；第五NMOS管MN5、第六NMOS管MN6的源极与接地端GND相连接；第六PMOS管MP6、第六NMOS管MN6的漏极相连接，并作为上电复位信号的输出端。

根据本发明实施例的第二方面，提供一种集成电路芯片，包括上述的芯片上电复位模块。

根据本发明实施例的第三方面，提供一种电子设备，包括上述的芯片上电复位模块。

与现有技术相比较，本发明实施例提供的芯片上电复位模块能够在芯片暴露在高强度电磁环境下，通过动态响应增强电路和输出驱动电路实现快速正反馈通路，保证芯片的POR信号不发生异常复位，提高了电子设备的稳定性和可靠性。此外，引入该芯片上电复位模块不会增加POR信号对电源电压上升和下降速率的敏感性，同时也不会增加任何静态功耗。

附图说明

图1为本发明实施例提供的芯片上电复位模块的架构示意图；

图2为本发明第一实施例中，芯片上电复位模块的具体电路图；

图3为本发明第二实施例中，芯片上电复位模块的具体电路图；

图4为本发明实施例提供的芯片上电复位模块的抗干扰效果图；

图5为本发明实施例提供的电子设备的系统简图。

具体实施方式

下面结合附图和具体实施例对本发明的技术内容进行详细具体的说明。

如图1所示，本发明实施例首先提供一种芯片上电复位模块，至少包括电源状态检测电路100、信号放大整形电路101、输出驱动电路102和动态响应增强电路104。其中，电源状态检测电路100用于对芯片电源进行检测，当电源端VDD的电压状态发生翻转，该电源状态检测电路100产生与当前电源状态相对应的模拟信号。信号放大整形电路101，用于对电源状态检测电路100输出的模拟信号进行处理，该信号放大整形电路101将电源状态检测电路100输出的模拟信号进行迟滞放大，并将放大信号整形成数字信号对外输出。输出驱动电路102，用于对信号放大整形电路101输出的数字信号提供驱动输出，其输出作为POR（上电复位）信号。动态响应增强电路104，用于监测输出驱动电路102输出的POR信号的状态，形成正反馈通路。其中，在POR信号为高电平时，锁定POR信号的状态，使得POR信号在电子设备的电源端口和接地端口的电压出现跳变时，能够稳定在原来的工作状态，避免出现错误复位的情况。

如图2所示，在本发明的第一实施例中，电源状态检测电路100由电阻R0和电容C0串联组成，构成低通滤波电路。其中，电阻R0的另一端与电源端VDD连接；电容C0的另一端与接地端GND连接。电阻R0和电容C0的连接点记为A点。该点的电压信号将作为输入信号分别输入信号放大整形电路101和动态响应增强电路104。

在本发明的一个实施例中，信号放大整形电路101由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4，第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4，第一电阻R1及第二电阻R2组成。其中，第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2的栅极与PMOS管MP0的漏极相连接；第二PMOS管MP2和第二NMOS管MN2的漏极与第二电容C2的一端以及第三PMOS管MP3、第三NMOS管MN3的栅极相连接，并作为信号放大整形电路101的放大信号输出端（简称为输出端）。第三PMOS管MP3、第三NMOS管MN3的栅极与第四PMOS管MP4、第四NMOS管MN4的栅极相连接；第四PMOS管MP4、第四NMOS管MN4的漏极相连接并作为信号放大整形电路101的输出端。信号放大整形电路101的输出端连接输出驱动电路102的输入端。

在信号放大整形电路101中，第一PMOS管MP1的源极与电源端VDD相连接，第一PMOS管MP1的漏极与第二PMOS管MP2、第三PMOS管MP3的源极相连接；第一NMOS管MN1的漏极与第二NMOS管MN2、第三NMOS管MN3的源极相连接；第一NMOS管MN1的源极与接地端GND相连接；第三PMOS管MP3的漏极与第一电阻R1串联后与接地端GND相连接；第三NMOS管MN3的漏极与第二电阻R2串联后与电源端VDD相连接；第四PMOS管MP4的源极与电源端VDD相连接；第四NMOS管MN4的源极与接地端GND相连接。

其中，由第一PMOS管MP1，第二PMOS管MP2，第三PMOS管MP3，第一NMOS管MN1，第二NMOS管MN2，第三NMOS管MN3及第一电阻R1，第二电阻R2构成的迟滞放大器将A点（即电源状态检测电路100中，电阻R0和电容C0的连接点）电压进行迟滞放大。第四PMOS管MP4和第四NMOS管MN4采用反相器连接方式，形成一个整形电路，将迟滞放大器的输出电压进行整形，实现满摆幅信号（即节点C的信号）的输出。需要说明的是，上述整形电路可以替换为施密特反相器或其他类型的反相器。

输出驱动电路102用于将信号放大整形电路101的输出信号（即节点C的信号）进行缓冲驱动输出，产生POR信号，以便于驱动较大的负载。在本发明的一个实施例中，该输出驱动电路102由两级整形电路组成，其中第一级整形电路由第五PMOS管MP5和第五NMOS管MN5组成，第二级整形电路由第六PMOS管MP6和第六NMOS管MN6组成。第五PMOS管MP5、第五NMOS管MN5的栅极与信号放大整形电路101的输出端相连接；第五PMOS管MP5、第五NMOS管MN5的漏极与第六PMOS管MP6、第六NMOS管MN6的栅极相连接；第五PMOS管MP5、第六PMOS管MP6的源极与电源端VDD相连接；第五NMOS管MN5、第六NMOS管MN6的源极与接地端GND相连接。第六PMOS管MP6、第六NMOS管MN6的漏极相连接，并作为POR信号的输出端。

在本发明的一个实施例中，动态响应增强电路104包括第一锁定电路和第二锁定电路。其中，第一锁定电路由PMOS管MP0和第一电容C1组成，第二锁定电路由NMOS管MN0和第二电容C2组成。在动态响应增强电路104中，PMOS管MP0的源极与第一电容C1的一端相连接，PMOS管MP0的漏极作为动态响应增强电路104的输出端，PMOS管MP0的栅极与输出驱动电路102的第一级整形电路的输出端相连；第一电容C1的另一端与电源端VDD相连接；NMOS管MN0的漏极与第二电容C2的一端相连接；NMOS管MN0的源极与接地端GND相连接，NMOS管MN0的栅极与POR信号相连接。第二电容C2的另一端与信号放大整形电路101的输出端相连接。

在本发明的一个实施例中，当电源端VDD的电压由零开始逐渐增大时，说明芯片处于上电状态。当芯片开始上电时，电源端VDD的电压逐渐增大，电源状态检测电路100中的电容C0处于充电状态，A点（即电阻R0和电容C0的连接点）电位迟滞于电源端VDD的电压，因此A点电位并不能立即大于信号放大整形电路101中的迟滞放大器的翻转电压（V

当电源端VDD的电压逐渐增大到一定程度时，A点电压大于信号放大整形电路101中迟滞放大器的翻转电压后(即V

当芯片上电复位模块达到稳态后，如果电源端VDD或接地端GND的电压由于某种高频电磁干扰发生较大的跳动，动态响应增强电路104能够起到加速反馈深度和迟滞的作用，使得POR信号能够完全跟随电源端VDD的电压变化，不会出现错误的POR复位状况。具体说明如下：

动态响应增强电路104能够抑制电源端VDD或接地端GND的电压高频大幅度变化引起的POR信号错误复位的原理是：当芯片上电完成后，输出的POR信号为高电平，即电源端VDD的电压。此时，PMOS管MP0和NMOS管MN0的栅极电压分别为接地端GND的电压和电源端VDD的电压。

如果电源端VDD的电压上出现高频大摆幅干扰信号∆V时，电源端的动态电压Vdd依据如下公式(1)得出：

/>

由于第一电容C1的作用，此时A点电压V

/>

因此，第一电容C1选择合适的电容值，使得第一电容C1＞电容C0，就能使A点电压较好地跟随Vdd变化，若第一电容C1>>电容C0（即第一电容C1的电容值远大于电容C0的电容值，例如10倍以上）,A点电压V

另一方面，如果仅在GND端口上出现高频大摆幅干扰信号∆V时，接地端GND的电压V

/>

A点电压V

/>

当第一电容C1相对于电容C0选择较大的电容值时，A点电压可以控制到很低水平，即当第一电容C1>>电容C0时,电压V

由上可见，动态响应增强电路104的实质作用是产生一个正反馈快速通路，保证节点A和节点B的状态不随电源端VDD和接地端GND的电压波动而大幅变化，从而避免输出的POR信号因电源端VDD和接地端GND的电压瞬时波动而出现错误翻转的问题。

图3所示为本发明所提供的芯片上电复位模块的另一个实施例。在该实施例中，芯片上电复位模块的基本架构与图2所示的第一实施例基本相同，在此不予赘述。两者的主要区别在于：如图3所示的第二实施例中，电源状态检测电路100由第七PMOS管MP7和电容C0组成；第七PMOS管MP7的栅极与电容C0的一端相连并连接到接地端GND；第七PMOS管MP7的源极与电源端VDD相连接；第七PMOS管MP7的漏极与电容C0的另一端相连接。第二实施例的其余部分的电路与图2所示的第一实施例基本相同，在此不予赘述。

图4显示了本发明实施例所提供的芯片上电复位模块的抗干扰效果。其中，从上到下依次给出了电源端VDD和接地端GND的电压随时间和干扰变化的情况以及POR信号对应变化的情况。由此可以看出，在POR信号为高电平时，可以锁定POR信号的状态，使得POR信号在电子设备的电源端（VDD）和接地端（GND）的电压出现跳变时，能够稳定在原来的工作状态，避免出现错误复位的情况。

另外，本发明实施例提供的芯片上电复位模块可以被用在集成电路芯片中。对于该集成电路芯片中芯片上电复位模块的具体结构，在此不再一一详述。

上述芯片上电复位模块还可以被用在电子设备中，作为电源组件的重要组成部分。这里所说的电子设备是指可以在移动环境中使用，支持GSM、EDGE、TD_SCDMA、TDD_LTE、FDD_LTE等多种通信制式的设备，包括移动电话、笔记本电脑、平板电脑、车联网终端等。此外，本发明所提供的技术方案也适用于其他电源组件应用的场合，例如通信基站、智能网联汽车等。

如图5所示，该电子设备至少包括处理器和存储器，还可以根据实际需要进一步包括通信组件、传感器组件、电源组件、多媒体组件及输入/输出接口。其中，存储器、通信组件、传感器组件、电源组件、多媒体组件及输入/输出接口均与该处理器连接。存储器可以是静态随机存取存储器（SRAM）、电可擦除可编程只读存储器（EEPROM）、可擦除可编程只读存储器（EPROM）、可编程只读存储器（PROM）、只读存储器（ROM）、磁存储器、快闪存储器等，处理器可以是中央处理器（CPU）、图形处理器（GPU）、现场可编程逻辑门阵列（FPGA）、专用集成电路（ASIC）、数字信号处理（DSP）芯片等。其它通信组件、传感器组件、电源组件、多媒体组件等均可以采用通用部件实现，在此就不具体说明了。

与现有技术相比较，本发明实施例提供的芯片上电复位模块能够在芯片暴露在高强度电磁环境下，通过动态响应增强电路和输出驱动电路实现快速正反馈通路，保证芯片的POR信号不发生异常复位，提高了电子设备的稳定性和可靠性。此外，引入该芯片上电复位模块不会增加POR信号对电源电压上升和下降速率的敏感性，同时也不会增加任何静态功耗。

上面对本发明所提供的芯片上电复位模块、芯片及电子设备进行了详细的说明。对本领域的一般技术人员而言，在不背离本发明实质内容的前提下对它所做的任何显而易见的改动，都将构成对本发明专利权的侵犯，将承担相应的法律责任。