掌桥专利:专业的专利平台
掌桥专利
首页

一种半导体外延结构及其制作方法

文献发布时间:2024-01-17 01:15:20


一种半导体外延结构及其制作方法

技术领域

本申请涉及半导体技术领域,具体而言,涉及一种半导体外延结构及其制作方法。

背景技术

HEMT器件在高频和大功率应用方面表现的非常出色,高质量高阻值的GaN基缓冲层的生长是HEMT器件外延生长的关键技术。

目前,HEMT器件结构中的缓冲层一般采用GaN缓冲层,然后,GaN缓冲会存在较为严重的漏电。而缓冲层的漏电不仅会恶化器件工作时候的夹断性能,使栅极电压控制沟道电流的能力减弱从而恶化器件的整体性能,同时缓冲层的漏电还会增加器件的发热量,使器件输出特性变差从而影响器件的可靠性和使用寿命。

综上,现有技术中存在HEMT器件的缓冲层的漏电较大,影响了器件的可靠性和使用寿命的问题。

发明内容

本申请的目的在于提供一种半导体外延结构及其制作方法,以解决现有技术中存在的HEMT器件的缓冲层的漏电较大,影响了器件的可靠性和使用寿命的问题。

为了实现上述目的,本申请实施例采用的技术方案如下:

第一方面,本申请实施例提供了一种半导体外延结构,所述半导体外延结构包括:

衬底;

位于所述衬底一侧的成核层;

位于所述成核层远离所述衬底一侧的AlGaN缓冲层;

位于所述AlGaN缓冲层远离所述衬底一侧的过渡层;

位于所述过渡层远离所述衬底一侧的沟道层;及

位于所述沟道层远离所述衬底一侧的势垒层;其中,

所述AlGaN缓冲层与所述过渡层均掺杂有深能级受主元素,且靠近沟道层的过渡层的掺杂浓度小于所述AlGaN缓冲层的掺杂浓度。

可选地,所述靠近沟道层的过渡层的掺杂浓度比所述AlGaN缓冲层的掺杂浓度低至少4个量级。

可选地,所述过渡层包括GaN层与周期排列的AlGaN/GaN层,所述GaN层与所述AlGaN/GaN层相连,所述AlGaN/GaN层分别与所述GaN层、所述沟道层相连;其中,靠近所述沟道层的GaN层的掺杂浓度小于所述AlGaN缓冲层的掺杂浓度。

可选地,所述过渡层包括多个GaN层,其中,靠近所述沟道层的GaN层的掺杂浓度小于所述AlGaN缓冲层的掺杂浓度。

可选地,沿所述衬底朝向所述沟道层的方向上,所述GaN层的厚度逐渐变小。

可选地,所述过渡层的厚度大于400nm。

可选地,沿所述衬底朝向所述沟道层的方向上,所述深能级受主元素的掺杂浓度逐渐降低。

另一方面,本申请实施例还提供了一种半导体外延结构制作方法,所述半导体外延结构制作方法包括:

提供一衬底;

基于所述衬底的一侧制作成核层;

基于所述成核层远离所述衬底的一侧制作掺杂有深能级受主元素的AlGaN缓冲层;

基于所述AlGaN缓冲层远离所述衬底的一侧制作掺杂有深能级受主元素的过渡层;

基于所述过渡层远离所述衬底的一侧制作沟道层;

基于所述沟道层远离所述衬底的一侧制作势垒层;其中,

靠近沟道层的过渡层的掺杂浓度小于所述AlGaN缓冲层的掺杂浓度。

可选地,所述基于所述成核层远离所述衬底的一侧制作掺杂有深能级受主元素的AlGaN缓冲层的步骤包括:

在低温低压的条件下沿所述成核层远离所述衬底的一侧制作掺杂有深能级受主元素的AlGaN缓冲层;

所述基于所述AlGaN缓冲层远离所述衬底的一侧制作掺杂有深能级受主元素的过渡层的步骤包括:

在制作所述深能级受主元素的过渡层时,逐渐提升温度与压力,直至所述过渡层制作完成。

可选地,所述基于所述AlGaN缓冲层远离所述衬底的一侧制作掺杂有深能级受主元素的过渡层的步骤包括:

基于所述AlGaN缓冲层远离所述衬底的一侧制作GaN层;

基于所述GaN层远离所述衬底的一侧制作多个周期排列的AlGaN/GaN层。

相对于现有技术,本申请具有以下有益效果:

本申请提供了一种半导体外延结构及其制作方法,该半导体外延结构包括衬底,衬底;位于衬底一侧的成核层;位于成核层远离衬底一侧的AlGaN缓冲层;位于AlGaN缓冲层远离衬底一侧的过渡层;位于过渡层远离衬底一侧的沟道层;及位于沟道层远离衬底一侧的势垒层;其中,AlGaN缓冲层与过渡层均掺杂有深能级受主元素,且靠近沟道层的过渡层的掺杂浓度小于AlGaN缓冲层的掺杂浓度。一方面,通过设置AlGaN缓冲层,通过引入受主态来补偿背景施主进而可以获得高阻值的缓冲层,降低缓冲层的漏电,提升器件性能。另一方面,由于设置了过渡层,因此可以起到防止AlGaN缓冲层中杂质渗入沟道层。并且,由于靠近沟道层的过渡层的掺杂浓度小于AlGaN缓冲层的掺杂浓度,因此有效防止了杂质渗入沟道层,提升了器件的整体性能。

为使本申请的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。

附图说明

为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它相关的附图。

图1为本申请实施例提供的半导体外延结构的第一种剖面示意图。

图2为本申请实施例提供的半导体外延结构的第二种剖面示意图。

图3为本申请实施例提供的半导体外延结构的第三种剖面示意图。

图4为本申请实施例提供的半导体外延结构制作方法的示例性流程图。

图5为本申请实施例提供的半导体外延结构制作方法的另一种示例性流程图。

图中:

100-半导体外延结构;120-成核层;130-AlGaN缓冲层;140-过渡层;150-沟道层;160-势垒层;141-GaN层;142-AlGaN层。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。

应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本申请的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。

需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

下面结合附图,对本申请的一些实施方式作详细说明。在不冲突的情况下,下述的实施例及实施例中的特征可以相互组合。

半导体材料氮化镓由于具有禁带宽度大、电子饱和漂移速度高、击穿场强高、导热性能好等特点,已经成为目前的研究热点。氮化镓材料比硅和砷化镓更适合于制造高温、高频、高压和大功率器件,因此氮化镓基电子器件具有很好的应用前景。

然而,正如背景技术中所述,现有技术中存在HEMT器件的缓冲层的漏电较大,影响了器件的可靠性和使用寿命的问题。此外,外延生长过程中存在多种位错,缓冲层的位错密度直接影响HEMT器件的二维电子气迁移率从而影响器件的导通电阻,因此形成高晶体质量的GaN缓冲层也是困扰GaN基HEMT器件的性能提高的另外一个难题。

有鉴于此,本申请提供了一种半导体外延结构,通过优化缓冲层的方式,提升半导体外延结构的性能。

下面对本申请提供的半导体外延结构进行示例性说明:

请参阅图1,作为一种可选的实现方式,该半导体外延结构100包括衬底、成核层120、AlGaN缓冲层130、过渡层140、沟道层150以及势垒层160,成核层120位于衬底的一侧,AlGaN缓冲层130位于成核层120远离衬底的一侧,过渡层140位于AlGaN缓冲层130远离衬底的一侧,沟道层150位于过渡层140远离衬底的一侧,势垒层160位于沟道层150远离衬底的一侧,其中,AlGaN缓冲层130与过渡层140均掺杂有深能级受主元素,且靠近沟道层的过渡层的掺杂浓度小于AlGaN缓冲层的掺杂浓度。

一方面,通过设置AlGaN缓冲层130,可以达到引入受主态来补偿背景施主进而可以获得高阻值的缓冲层,降低缓冲层的漏电,提升器件性能的效果。另一方面,由于设置了过渡层140,因此可以起到防止AlGaN缓冲层130中杂质渗入沟道层150。并且,由于靠近沟道层的过渡层的掺杂浓度小于AlGaN缓冲层的掺杂浓度,有效防止了杂质渗入沟道层150,提升了器件的整体性能。

需要说明的是,上述的杂质可以指深能级受主元素,也可以指设置AlGaN缓冲层引入的其他元素杂质,在此不做限定。

作为一种实现方式,本申请提供的衬底的材料可以是氮化镓、铝镓氮、铟镓氮、铝铟镓氮、磷化铟、砷化镓、碳化硅、金刚石、蓝宝石、锗、硅中的一种或多种的组合,或任何其他能够生长III族氮化物的材料。

需要说明的是,当采用蓝宝石衬底时,也可以在蓝宝石衬底上直接生长AlGaN缓冲层130,在此不做限定。

其中,在衬底上形成的成核层120,其制作材料可以包括基于III-V族化合物的半导体材料,例如,制作成成核层120的材料可以为AlN,在此基础上,在制作过程中,通入TMAl和NH3,迅速在高温的情况下反应形成AlN层,进而提供与衬底取向相同的成核中心。

在生长成核层120后,可以在成核层120的表面制作AlGaN缓冲层130。现有技术中,缓冲层一般采用GaN缓冲层,然而,由于GaN缓冲层的阻值较低,漏电较为严重,因此影响器件性能。

而本申请采用AlGaN缓冲层,可以通过故意引入受主态来补偿背景施主获得高阻值的缓冲层,另外一定程度上阻挡杂质渗入沟道层,通过AlGaN的应力调控,获得高阻高质量的缓冲层。

在一种可选的实现方式中,沿衬底朝向沟道层150的方向上,深能级受主元素的掺杂浓度逐渐降低,进而使得靠近沟道层的过渡层的掺杂浓度小于AlGaN缓冲层的掺杂浓度。通过设置深能级受主元素的掺杂浓度逐渐降低的方式,使得在实际制作工艺中,可以采用将制作条件中的温度与压力采用逐渐升高的方式实现,进而在工艺上更容易实现。

可选地,为了保证AlGaN缓冲层130中深能级受主元素的掺杂浓度最高,在制作AlGaN缓冲层130时,在低温低压的条件下制作而成,例如缓冲层使用TMAl、TMGa和NH3,在温度低于800°,压强低于300MPa的条件下形成AlGaN缓冲层130。

并且,在制作后续的过渡层140时,可以逐渐提升反应温度与压力,进而使得沿衬底朝向沟道层150的方向上,AlGaN缓冲层130与过渡层140中的深能级受主元素的掺杂浓度逐渐降低。通过该设置方式,使得越靠近沟道层150的区域,深能级受主元素的掺杂浓度越低,进一步阻挡了杂质进入够到层。

其中,沟道层150位于过渡层140的远离衬底的一侧,沟道层150的材料可以是氮化物,包括GaN、AlN、InAlN、AlGaN、InAlGaN或其它半导体材料中的至少一种材料,本申请中使用GaN材料。沟道层150用于提供二维电子气的通道,通过在沟道层150中设置合理的氧原子浓度,降低氧原子电离产生的杂质对二维电子气的散射作用,保证二维电子气的迁移率正常,保证半导体外延结构100性能稳定。

势垒层160位于沟道层150的远离衬底的一侧,势垒层160的制备材料可以包括氮化物,例如,包括AlN、InAlN、AlGaN、InAlGaN或其它半导体材料中的至少一种材料,本申请采用AlGaN材料。势垒层160用于与沟道层150之间形成二维电子气。

需要说明的是,深能级指距导带底较远的施主能级和离价带顶较远的受主能级称为深能级。相应的杂质称为深能级杂质。深能级杂质能够产生多次电离,每次电离相应地有一个能级,则在禁带中引入若干个能级。而且,有的杂质既能引入施主能级,又能引入受主能级。深能级杂质一般含量极少,而且能级较深,它们对载流子浓度和导电类型的影响没有浅能级杂质显著,但对于载流子的复合作用比浅能级杂质强,故这些杂质又称为复合中心。本申请中,深能级受主元素包括碳、铁、镁。由于铁(Fe)掺杂的GaN缓冲层受限于很强的记忆效应,而且掺杂范围不能太大,否则引入杂质会使沟道二维电子气的迁移率下降,使得栅极电压控制沟道电流的能力减弱从而影响器件的亚阈值特性,而碳(C)掺杂的GaN则具有比较好的稳定性和更低记忆效应,其关断和击穿电压也更好。因此,本申请以碳(C)掺杂为例进行说明。

为了获得更高的击穿电压,采用C掺杂的缓冲层中C浓度会达到10

然而,即使AlGaN缓冲层130能够在一定程度上阻挡C杂质,但引入的C杂质缺陷也仍会影响沟道层150。因此,作为一种实现方式,AlGaN缓冲层130与过渡层140的总厚度大于700nm,且过渡层140的厚度大于400nm。通过将AlGaN缓冲层130的上表面与沟道层150下表面之间的距离设置为大于400nm的方式,保证了AlGaN缓冲层130不会直接与沟道层150接触,而是过渡层140与沟道层150之间接触,能够增大C杂质渗入沟道层150的难度,进而也能够起到防止C杂质渗入沟道层150的作用。在一种可选的实现方式中,过渡层140的厚度设置为400-800nm。

作为一种实现方式,请参阅图2,过渡层140包括GaN层141与多个周期排列的AlGaN/GaN层,GaN层141与AlGaN/GaN层相连,AlGaN/GaN层分别与GaN层141、沟道层150相连;其中,沿衬底朝向沟道层150的方向上,GaN层141、AlGaN/GaN层中掺杂深能级受主元素的浓度逐渐减低。

其中,AlGaN/GaN层指AlGaN层142与GaN层141,二者相邻层级排布,在制作AlGaN层142时,使用TMGa和NH3,低速生长形成GaN缓冲层,且C掺杂浓度低于AlGaN掺杂层中C掺杂浓度。

AlGaN/GaN层采用多阶生长方式,即AlGaN层142与GaN层141组成一个周期,生长完成一个周期的AlGaN/GaN层后准备下一个生长周期,AlGaN/GaN缓冲层周期至少为一个,并且,周期性整体C掺杂浓度逐渐降低。作为一种实现方式,靠近沟道层的过渡层的掺杂浓度比AlGaN缓冲层的掺杂浓度低至少4个量级。在此基础上,AlGaN缓冲层130中掺杂浓度的量级大于10

通过AlGaN/GaN层周期设置的方式,一方面增大了过渡层140的厚度,保证了过渡层140的厚度在400nm以上,另一方面可以实现多阶式缓冲应力,起到了位错过滤的效果,实现晶体质量的提升,且缓冲C杂质,防止C杂质进入沟道和势垒层160,危害器件的二维电子气浓度。

作为另一种实现方式,请参阅图3,过渡层140包括多个GaN层141,其中,沿衬底朝向沟道层150的方向上,多个GaN层141中掺杂深能级受主元素的浓度逐渐减低。

即在实际制作过程中,先制作第一个GaN层141,然后提升温度与压力,制作第二个GaN层141,在此之后,继续提升温度与压力,以此类推,直至过渡层140的厚度或GaN层141的层数满足要求。

需要说明的是,在制作AlGaN缓冲层130时,在低温低压条件下进行生长,而继续生长过渡层140时,逐渐升高温度与压力,最终温度可以达到1050~1100℃,压力达到500MPa。

此外,为了进一步提升阻挡杂质进入沟道层150的效果,不仅在掺杂浓度上形成阶梯式的掺杂,同时,在厚度上也形成阶梯式厚度。在此基础上,沿衬底朝向沟道层150的方向上,GaN层141的厚度逐渐变小。通过设置多阶式缓冲应力,起到了位错过滤的效果,实现晶体质量的提升。

需要说明的是,为了满足过渡层140的厚度需求,GaN层141的厚度一般大于AlGaN层142的厚度。例如,如图2所示的结构中,沿衬底朝向沟道层150的方向上,AlGaN缓冲层130与过渡层140中AlGaN的厚度逐渐降低,过渡层140中GaN层141的厚度也逐渐降低,并且,与AlGaN缓冲层130相连的GaN层141的厚度相对较厚,一般为AlGaN缓冲层130的厚度的3倍。如图3所示的结构中,过渡层140中GaN层141的厚度逐渐降低。

因此,在本申请中,通过设置过渡层140的方式,使半导体外延结构的整体厚度满足条件,同时,由于深能级受主元素的掺杂浓度无法突变,因为通过设置过渡层140的方式,能够实现使深能级受主元素的掺杂浓度采用渐变的方式,满足靠近沟道层的过渡层的掺杂浓度比AlGaN缓冲层的掺杂浓度低至少4个量级的要求,提升器件的可靠性与使用寿命。

基于上述实现方式,本申请还提供了一种半导体外延结构制作方法,请参阅图4,该半导体外延结构制作方法包括:

S102,提供一衬底;

S104,基于衬底的一侧制作成核层;

S106,基于成核层远离衬底的一侧制作掺杂有深能级受主元素的AlGaN缓冲层;

S108,基于AlGaN缓冲层远离衬底的一侧制作掺杂有深能级受主元素的过渡层;

S110,基于过渡层远离衬底的一侧制作沟道层;

S112,基于沟道层远离衬底的一侧制作势垒层;其中,靠近沟道层的过渡层的掺杂浓度小于AlGaN缓冲层的掺杂浓度。

可选地,沿衬底朝向沟道层的方向上,深能级受主元素的掺杂浓度逐渐降低,进而满足靠近沟道层的过渡层的掺杂浓度小于AlGaN缓冲层的掺杂浓度。在此基础上,为了实现深能级受主元素的掺杂浓度逐渐降低的效果,请参阅图5,S106包括:

在低温低压的条件下沿成核层远离衬底的一侧制作掺杂有深能级受主元素的AlGaN缓冲层;

S108包括:

在制作深能级受主元素的过渡层时,逐渐提升温度与压力,直至过渡层制作完成。

其中,低温低压可以为温度低于800°,压强低于300MPa,而在逐渐提升温度与压力后,温度可以达到1050~1℃,压力达到500MPa,进而实现在沿衬底朝向沟道层的方向上,深能级受主元素的掺杂浓度逐渐降低。

可选地,S108包括:

S1081,基于AlGaN缓冲层远离衬底的一侧制作GaN层;

S1082,基于GaN层远离衬底的一侧制作多个周期排列的AlGaN/GaN层。

或者,S108包括:

基于AlGaN缓冲层远离衬底的一侧制作多个GaN层,其中,沿衬底朝向沟道层的方向上,多个GaN层中掺杂深能级受主元素的浓度逐渐减低。

由于上述半导体外延结构的实施中已经结合其制作工艺进行说明,因此本实施例中不再进行赘述。

综上所述,本申请提供了一种半导体外延结构及其制作方法,该半导体外延结构包括衬底,衬底;位于衬底一侧的成核层;位于成核层远离衬底一侧的AlGaN缓冲层;位于AlGaN缓冲层远离衬底一侧的过渡层;位于过渡层远离衬底一侧的沟道层;及位于沟道层远离衬底一侧的势垒层;其中,AlGaN缓冲层与过渡层均掺杂有深能级受主元素,且靠近沟道层的过渡层的掺杂浓度小于AlGaN缓冲层的掺杂浓度。一方面,通过设置AlGaN缓冲层,通过引入受主态来补偿背景施主进而可以获得高阻值的缓冲层,降低缓冲层的漏电,提升器件性能。另一方面,由于设置了过渡层,因此可以起到防止AlGaN缓冲层中杂质渗入沟道层。并且,由于靠近沟道层的过渡层的掺杂浓度小于AlGaN缓冲层的掺杂浓度,因此有效防止了杂质渗入沟道层,提升了器件的整体性能。

以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

对于本领域技术人员而言,显然本申请不限于上述示范性实施例的细节,而且在不背离本申请的精神或基本特征的情况下,能够以其它的具体形式实现本申请。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本申请的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

相关技术
  • 一种发光二极管外延片的制作方法及发光二极管外延片
  • 半导体结构、测试系统、测试方法及半导体结构的制作方法
  • 半导体结构、测试系统、测试方法及半导体结构的制作方法
  • 一种发光二极管外延片及其制作方法
  • 一种氮化镓基发光二极管外延片及其制作方法
  • 半导体外延结构及其应用、半导体外延结构的制作方法
  • 一种外延生长衬底、半导体外延结构及其制作方法
技术分类

06120116082971