阵列基板及制作方法、内嵌式触控显示面板

技术领域

本发明涉及显示器的技术领域，特别是涉及一种阵列基板及制作方法、内嵌式触控显示面板。

背景技术

液晶显示面板具有画质好、体积小、重量轻、低驱动电压、低功耗、无辐射和制造成本相对较低的优点，在平板显示领域占主导地位。随着显示技术的飞速发展，触控显示面板已经广泛地被人们所接受及使用，如智能手机、平板电脑等均使用了触控显示面板。触控显示面板采用嵌入式触控技术将触控面板和液晶显示面板结合为一体，并将触控面板功能嵌入到液晶显示面板内，使得液晶显示面板同时具备显示和感知触控输入的功能。

根据触控感测层在显示面板中的设置方式不同，触控显示面板分为外挂式(AddonMode)、内嵌式(In-cell)和外嵌式(On-cell)等结构。内嵌式触摸屏将触控功能整合于显示屏内，因而能够有效的减少整个显示器的厚度并简化生产工艺，使得产品更加轻薄，生产成本更低，从而广受欢迎。

目前，对于内嵌式(in-cell)触摸屏，通常是将触摸屏结构直接设置在阵列基板上，主要是在阵列基板中将用于传输显示信号的一些结构部件复用为触控电极，比较常见的就是将公共电极块复用为触控电极。如图1所示，阵列基板上不仅需要设置扫描线1和数据线2，还需要设置触控走线3，然后通过触控走线3给公共电极块传递公共信号和触控信号。为了简化工艺制成，通常是将数据线2和触控走线3采用同一金属层蚀刻而成，但是，在双点反转显示时，为了降低驱动功耗，数据线2通常采用“Z”字形结构，使得数据线2上的驱动信号只需要每帧反转一次，就可以实现双点反转的显示效果。由于，数据线2和触控走线3是采用同一金属层蚀刻而成，因此，触控走线3也需要采用“Z”字形结构，这大大增加了触控走线3阻抗，导致触控响应时间增加，还会存在远端触控横纹的问题；而且，“Z”字形结构还会导致横向黑矩阵的宽度增加，使得像素的开口率降低。

发明内容

为了克服现有技术中存在的缺点和不足，本发明的目的在于提供一种阵列基板及制作方法、内嵌式触控显示面板，以解决现有双点反转触控显示面板中，数据线和触控走线的阻抗较大，以及像素的开口率降低的问题。

本发明的目的通过下述技术方案实现：

本发明提供一种阵列基板，包括衬底，所述衬底上设有多条扫描线、多条数据线、多条触控走线以及多个公共电极块，多条所述扫描线与多条所述数据线相互绝缘交叉限定形成多个像素单元组，所述触控走线与所述数据线位于同一层且相互平行的交替排列，每个所述公共电极块与对应的所述触控走线电性连接；

每条所述触控走线贯穿一列所述像素单元组，所述像素单元组包括分别位于所述触控走线的两侧第一像素单元和第二像素单元，同一个所述像素单元组中的所述第一像素单元和所述第二像素单元连接同一条所述数据线且连接不同所述扫描线，相邻两个所述像素单元组分别连接不同的所述数据线；

两条相邻的所述扫描线分别为第一扫描线和第二扫描线，所述第一扫描线和所述第二扫描线相互交替排列，每一行所述像素单元组的两侧分别设有所述第一扫描线和所述第二扫描线，相邻两行所述像素单元组之间设有所述第一扫描线和所述第二扫描线，同一个所述像素单元组中的所述第一像素单元和所述第二像素单元其中之一连接所述第一扫描线，其中另一连接所述第二扫描线。

进一步地，所述第一像素单元内设有第一像素电极，所述第二像素单元内设有第二像素电极，所述第一像素电极具有第一连接导线，所述第一像素电极通过所述第一连接导线跨越所述触控走线与对应的所述数据线电性连接，所述第二像素电极与邻近所述第二像素单元的所述数据线电性连接。

进一步地，所述第二像素电极具有第二连接导线，所述第二像素电极通过所述第二连接导线与邻近所述第二像素单元的所述数据线电性连接。

进一步地，所述衬底上设有与所述公共电极块位于同一层的桥接电极，所述桥接电极位于所述第一像素电极和所述第二像素电极的上方，所述第一像素单元和所述第二像素单元内均设有所述桥接电极和薄膜晶体管，所述第一连接导线和所述第二像素电极分别通过对应的所述桥接电极与对应的所述薄膜晶体管的漏极电性连接。

本申请还提供一种内嵌式触控显示面板，包括阵列基板、与所述阵列基板相对设置的彩膜基板以及位于所述阵列基板与所述彩膜基板之间的液晶层，所述阵列基板采用如上所述的阵列基板。

本申请还提供一种阵列基板的制作方法，包括：

提供衬底；

在所述衬底的上方形成第一金属层，所述第一金属层包括扫描线和栅极，所述栅极与所述扫描线导电连接，两条相邻的所述扫描线分别为第一扫描线和第二扫描线，所述第一扫描线和所述第二扫描线相互交替排列；

在所述第一金属层的上方形成覆盖住所述扫描线和所述栅极的第一绝缘层；

在所述第一绝缘层的上方形成半导体层，所述半导体层包括与所述栅极对应的有源层；

在所述第一绝缘层和所述半导体层的上方形成第二金属层，所述第二金属层包括数据线、源极、漏极以及触控走线，所述数据线与所述源极导电连接，所述源极与所述漏极通过所述有源层导电连接，所述触控走线与所述数据线相互平行且交替排列，多条所述扫描线与多条所述数据线相互绝缘交叉限定形成多个像素单元组，每一行所述像素单元组的两侧分别设有所述第一扫描线和所述第二扫描线，相邻两行所述像素单元组之间设有所述第一扫描线和所述第二扫描线；每条所述触控走线贯穿一列所述像素单元组，所述像素单元组包括分别位于所述触控走线的两侧第一像素单元和第二像素单元，一个所述像素单元组中的所述第一像素单元和所述第二像素单元连接同一条所述数据线且连接不同所述扫描线，相邻两个所述像素单元组分别连接不同的所述数据线；

在所述第二金属层的上方形成覆盖住所述数据线、所述源极、所述漏极、所述触控走线以及有源层的平坦层；

在所述衬底的上方形成第一透明导电层，所述第一透明导电层包括与所述第一像素单元对应的第一像素电极、与所述第二像素单元对应的第二像素电极以及与所述第一像素电极配合的第一连接导线，所述第一像素电极通过所述第一连接导线跨越所述触控走线与对应的所述数据线电性连接，所述第二像素电极与邻近所述第二像素单元的所述数据线电性连接；

在所述平坦层的上方形成第二透明导电层，对所述第二透明导电层进行蚀刻，所述第二透明导电层形成图案化的多个公共电极块，每个所述公共电极块与对应的所述触控走线电性连接。

进一步地，所述第一透明导电层还包括第二连接导线，所述第二像素电极通过所述第二连接导线与邻近所述第二像素单元的所述数据线电性连接。

进一步地，制作所述半导体层和所述第二金属层的步骤包括：

在所述第一绝缘层上方依次形成所述半导体层和所述第二金属层；

采用半色调掩膜工艺，先对所述半导体层和所述第二金属层同时进行蚀刻，使所述半导体层形成所述有源层以及所述第二金属层形成所述数据线和所述触控走线，再单独对所述第二金属层进行蚀刻，去除沟道处的所述第二金属层，使所述第二金属层形成所述源极和所述漏极。

进一步地，所述第一透明导电层位于所述第一金属层的下方，制作所述第一透明导电层和所述第一金属层的步骤包括：

在所述衬底的上方依次形成所述第一透明导电层和所述第一金属层；

采用半色调掩膜工艺，先对所述第一透明导电层和所述第一金属层同时进行蚀刻，使所述第一透明导电层形成所述第一像素电极、所述第二像素电极以及所述第一连接导线，再单独对所述第二金属层进行蚀刻，去除所述第一像素电极、所述第二像素电极以及所述第一连接导线上方的所述第二金属层，使所述第二金属层形成所述扫描线和所述栅极。

进一步地，所述第一透明导电层和所述第二透明导电层均设于所述平坦层的上方，所述第一透明导电层和所述第二透明导电层之间设有第二绝缘层；

或者，所述第二透明导电层位于所述第一透明导电层的上方，所述第二透明导电层还包括桥接电极，所述第一像素单元和所述第二像素单元内均设有所述桥接电极，所述第一连接导线和所述第二像素电极分别通过对应的所述桥接电极与对应的所述漏极电性连接。

本发明有益效果在于：通过将触控走线与数据线位于同一层且相互平行的交替排列，可以简化触控走线与数据线的制作工艺。每条触控走线贯穿一列像素单元组，像素单元组包括分别位于触控走线的两侧第一像素单元和第二像素单元，再将同一个像素单元组中的第一像素单元和第二像素单元连接同一条数据线且连接不同扫描线，相邻两个像素单元组分别连接不同的数据线，从而在实现低驱动功耗的双点反转的前提下，使得数据线和触控走线可以由同一金属层做成直线形结构，在减小阻抗的同时，增加了像素的开口率。

附图说明

图1是现有技术中阵列基板的平面结构示意图；

图2是本发明实施例一中触控电极的平面结构示意图；

图3是本发明实施例一中阵列基板的平面结构示意图；

图4是对应本发明图3中像素单元R/G/B颜色的排布结构示意图；

图5是本发明实施例一中第二像素单元的截面结构示意图；

图6是本发明实施例一中第一像素单元的截面结构示意图；

图7是本发明实施例一与现有技术中像素充电的仿真示意图；

图8a-8g是本发明实施例一中第一像素单元和第二像素单元制作方法的截面示意图；

图9是本发明实施例二中第二像素单元的截面结构示意图；

图10是本发明实施例二中第一像素单元的截面结构示意图；

图11a-11c是本发明实施例二中第一像素单元和第二像素单元制作方法的截面示意图；

图12是本发明实施例三中第二像素单元的截面结构示意图；

图13是本发明实施例三中第一像素单元的截面结构示意图；

图14a-14c是本发明实施例三中第一像素单元和第二像素单元制作方法的截面示意图；

图15是本发明实施例四中第二像素单元的截面结构示意图；

图16是本发明实施例四中第一像素单元的截面结构示意图；

图17是本发明实施例五中第二像素单元的截面结构示意图；

图18是本发明实施例五中第一像素单元的截面结构示意图；

图19是本发明实施例六中阵列基板的平面结构示意图；

图20是本发明实施例六中第二像素单元的截面结构示意图；

图21是本发明实施例六中第一像素单元的截面结构示意图；

图22是本发明中内嵌式触控显示面板在暗态时的结构示意图；

图23是本发明中内嵌式触控显示面板在亮态时的结构示意图。

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的阵列基板及制作方法、内嵌式触控显示面板的具体实施方式、结构、特征及其功效，详细说明如下：

[实施例一]

图2是本发明实施例一中触控电极的平面结构示意图。图3是本发明实施例一中阵列基板的平面结构示意图。图4是对应本发明图3中像素单元R/G/B颜色的排布结构示意图。图5是本发明实施例一中第二像素单元的截面结构示意图。图6是本发明实施例一中第一像素单元的截面结构示意图。

如图2至图6所示，本发明实施例一提供的一种阵列基板，包括衬底10，衬底10上设有多条扫描线、多条数据线131、多条触控走线134以及多个公共电极块151，多条扫描线与多条数据线131相互绝缘交叉限定形成多个像素单元组P。触控走线134与数据线131位于同一层且相互平行的交替排列，每个公共电极块151与对应的触控走线134电性连接，即触控走线134的延伸方向与数据线131的延伸方向相互平行，每个公共电极块151与对应的触控走线134电性连接，通过触控走线134向公共电极块151施加公共信号和触控信号，从而使得公共电极块151复用作触控电极。其中，多条触控走线134可以与同一个公共电极块151电性连接，即多条触控走线134相互并联，从而降低阻抗。

每条触控走线134贯穿一列像素单元组P。像素单元组P包括分别位于触控走线134的两侧第一像素单元P1和第二像素单元P2，同一个像素单元组P中的第一像素单元P1和第二像素单元P2连接同一条数据线131且连接不同扫描线。相邻两个像素单元组P分别连接不同的数据线131，如图3所示，第一行第一个像素单元组P与第一条数据线131连接，第一行第二个像素单元组P和第二行第一个像素单元组P均与第二条数据线131连接。

如图4所示，像素单元的颜色排布可以是一列红色像素单元、一列绿色像素单元和一列蓝色像素单元呈周期性排布。对应至第一像素单元P1和第二像素单元P2时，为、一列红色第二像素单元P2、一列绿色第一像素单元P1、一列蓝色第二像素单元P2、一列红色第一像素单元P1、一列绿色第二像素单元P2、一列蓝色第一像素单元P1呈周期性排布。

两条相邻的扫描线分别为第一扫描线111和第二扫描线112，第一扫描线111和第二扫描线112相互交替排列，每一行像素单元组P的两侧分别设有第一扫描线111和第二扫描线112，相邻两行像素单元组P之间设有第一扫描线111和第二扫描线112。同一个像素单元组P中的第一像素单元P1和第二像素单元P2其中之一连接第一扫描线111，其中另一连接第二扫描线112，从而使得同一个像素单元组P中的第一像素单元P1和第二像素单元P2连接不同的扫描线。如图3所示，第一扫描线111和第二扫描线112分别设置与对应一行像素单元组P的上下两侧，第一像素单元P1与第一扫描线111电性连接，第二像素单元P2与第二扫描线112电性连接。

进一步地，如图3、图5和图6所示，第一像素单元P1内设有第一像素电极141，第二像素单元P2内设有第二像素电极142，第一像素电极141具有第一连接导线143，第一像素电极141通过第一连接导线143跨越触控走线134与对应的数据线131电性连接，第二像素电极142与邻近第二像素单元P2的数据线131电性连接，通过设置第一连接导线143跨越触控走线134，使得同一个像素单元组P中的第一像素单元P1和第二像素单元P2连接至同一条数据线13。具体地，第一像素电极141依次通过第一连接导线143、漏极133、有源层121以及源极132与对应的数据线131电性连接，第二像素电极142依次通过漏极133、有源层121以及源极132与对应的数据线131电性连接。

可以理解的是，第一像素单元P1和第二像素单元P2内均设有薄膜晶体管，使得第一像素电极141和第二像素电极142通过薄膜晶体管与对应的扫描线和数据线131电性连接。薄膜晶体管包括栅极113、有源层121、漏极133以及源极132，栅极113与扫描线位于同一层并电性连接，栅极113与有源层121通过第一绝缘层101隔离开，源极132与数据线131电性连接，漏极133与像素电极(第一像素电极141和第二像素电极142)通过接触孔电性连接。

在本实施例中，第一连接导线143位于靠近漏极133一侧，即像素电极通过第一连接导线143与漏极133电性连接。当然，在其他实施例中，第一连接导线143也可以位于靠近源极132一侧，即数据线131通过第一连接导线143与源极132电性连接。

本实施例中，公共电极块151与像素电极(第一像素电极141和第二像素电极142)位于不同并通过第二绝缘层103相互绝缘间隔开。公共电极块151可位于像素电极上方或下方。如图5和图6中所示，公共电极块151位于像素电极的上方，因此，公共电极块151在对应像素电极的区域为具有多个电极条的狭缝电极，像素电极为具有多个电极条的狭缝电极，以形成边缘场开关模式(Fringe Field Switching，FFS)。

进一步地，衬底10上还设有平坦层102，公共电极块151、像素电极以及第二绝缘层103均位于平坦层102的上方，第一像素电极141、第二像素电极142以及第一连接导线143位于同一层，平坦层102在对应漏极133区域设有第一接触孔H1(图8d)，第二像素电极142和第一连接导线143通过第一接触孔H1与对应的漏极133电性连接；第二绝缘层103和平坦层102在对应触控走线134的区域设有第二接触孔H2(图8f-1)，公共电极块151通过第二接触孔H2与对应的触控走线134电性连接。

其中，存储电容(Cst)的大小由第二绝缘层103的厚度进行控制。数据延迟和触控延迟由第二绝缘层103和平坦层102共同控制。可以在维持较小延迟的前提下，同时适当增大存储电容，来减小第一接触孔H1和第二接触孔H2的深度。

图7是本发明实施例一与现有技术中像素充电的仿真示意图。如图7所示，本发明实施例一与现有技术中像素充电的曲线基本重合，说明：本申请中的第二像素电极142通过第一连接导线143跨越触控走线134与对应的数据线131电性连接，虽然会较小的增加第二像素电极142的阻抗，但是对第二像素电极142的充电基本没有影响。

图8a-8g是本发明实施例一中第一像素单元和第二像素单元制作方法的截面示意图。如图8a至图8g所示，本实施例还提供一种阵列基板的制作方法，该制作方法用于制作上述阵列基板，该制作方法包括：

如图8a所示，提供衬底10，衬底10可以由玻璃、石英、硅、丙烯酸或聚碳酸酯等材料制成，衬底10也可为柔性基板，用于柔性基板的适当材料包括例如聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚乙烯(PE)、聚酰亚胺(PI)、聚氯乙烯(PVC)、聚对苯二甲酸乙二醇酯(PET)或其组合。

在衬底10的上方形成第一金属层11，第一金属层11设于直接在衬底10的上表面。采用第一次掩膜工艺对第一金属层11进行蚀刻，第一金属层11形成图案化的扫描线和栅极113，栅极113与扫描线导电连接。参考图3，两条相邻的扫描线分别为第一扫描线111和第二扫描线112，第一扫描线111和第二扫描线112相互交替排列。其中，第一金属层11可以采用金属例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。

在第一金属层11的上方形成覆盖住扫描线(第一扫描线111和第二扫描线112)和栅极113的第一绝缘层101，第一绝缘层101直接设于衬底10和第一金属层11的上表面并覆盖扫描线和栅极113。其中，第一绝缘层101为栅极绝缘层，第一绝缘层101的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。

如图8b所示，在第一绝缘层101的上方形成半导体层12，采用第二次掩膜工艺对半导体层12进行蚀刻，半导体层12形成与栅极113对应的有源层121。

如图8c所示，在第一绝缘层101和半导体层12的上方形成第二金属层13，第二金属层13覆盖住第一绝缘层101和半导体层12。采用第三次掩膜工艺对第二金属层13进行蚀刻，第二金属层13形成图案化的数据线131、源极132、漏极133以及触控走线134，数据线131与源极132导电连接，源极132与漏极133通过有源层121导电连接。其中，第二金属层131可以采用金属例如铜(Cu)、银(Ag)、铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、锰(Mn)、镍(Ni)等，或者采用上述金属的组合例如Al/Mo、Cu/Mo等。

参考图3，触控走线134与数据线131相互平行且交替排列，即触控走线134的延伸方向与数据线131的延伸方向相互平行。多条扫描线与多条数据线131相互绝缘交叉限定形成多个像素单元组P，每一行像素单元组P的两侧分别设有第一扫描线111和第二扫描线112，相邻两行像素单元组P之间设有第一扫描线111和第二扫描线112。每条触控走线134贯穿一列像素单元组P，像素单元组P包括分别位于触控走线134的两侧第一像素单元P1和第二像素单元P2，一个像素单元组P中的第一像素单元P1和第二像素单元P2连接同一条数据线131且连接不同扫描线，相邻两个像素单元组P分别连接不同的数据线131，如图3所示，第一行第一个像素单元组P与第一条数据线131连接，第一行第二个像素单元组P和第二行第一个像素单元组P均与第二条数据线131连接。

如图8d所示，在第二金属层13的上方形成覆盖住数据线131、源极132、漏极133、触控走线134以及有源层121的平坦层102。采用第四次掩膜工艺对平坦层102进行蚀刻，平坦层102在对应漏极133区域形成第一接触孔H1，漏极133从第一接触孔H1中露出。其中，平坦层102的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。

如图8e-1和图8e-2所示，在平坦层102的上方形成第一透明导电层14，采用第五次掩膜工艺对第一透明导电层14进行蚀刻，第一透明导电层14形成与第一像素单元P1对应的第一像素电极141、与第二像素单元P2对应的第二像素电极142以及与第一像素电极141配合的第一连接导线143。第一像素电极141和第二像素电极142为具有多个电极条的狭缝电极。第一像素电极141通过第一连接导线143跨越触控走线134与对应的数据线131电性连接，第二像素电极142与邻近第二像素单元P2的数据线131电性连接。具体地，第一像素电极141通过第一连接导线143跨越触控走线134与对应的漏极133电性连接，第二像素电极142与邻近第二像素单元P2的漏极133电性连接，第一连接导线143和第二像素电极142均通过第一接触孔H1与对应的漏极133电性连接。其中，第一透明导电层14的材料可以为氧化铟锡(ITO)或氧化铟锌(IZO)等透明材料。

如图8f-1和图8f-2所示，在第一透明导电层14的上方形成第二绝缘层103，第二绝缘层103覆盖第一像素电极141、第二像素电极142以及第一连接导线143。采用第六次掩膜工艺对第二绝缘层103和平坦层102同时进行蚀刻，第二绝缘层103和平坦层102在对应触控走线134的区域形成第二接触孔H2，触控走线134从第二接触孔H2处露出。其中，第二绝缘层103的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。

如图8g-1和图8g-2所示，在第二绝缘层103的上方形成第二透明导电层15，采用第七次掩膜工艺对第二透明导电层15进行蚀刻，第二透明导电层15形成图案化的多个公共电极块151，每个公共电极块151通过第二接触孔H2与对应的触控走线134电性连接。公共电极块151在对应像素电极的区域为具有多个电极条的狭缝电极。其中，第二透明导电层15的材料可以为氧化铟锡(ITO)或氧化铟锌(IZO)等透明材料。

[实施例二]

图9是本发明实施例二中第二像素单元的截面结构示意图。图10是本发明实施例二中第一像素单元的截面结构示意图。图11a-11c是本发明实施例二中第一像素单元和第二像素单元制作方法的截面示意图。如图9至图11c所示，本发明实施例二提供的阵列基板及制作方法与实施例一(图2至图8g-2)中的阵列基板及制作方法基本相同，不同之处在于，在本实施例中：半导体层12和第二金属层13采用一次半色调掩膜工艺(Half Tone Mask)制作而成。

如图11a所示，在衬底10形成第一扫描线111、第二扫描线112、栅极113以及覆盖第一扫描线111、第二扫描线112和栅极113的第一绝缘层101之后，在第一绝缘层101上方依次形成半导体层12和第二金属层13；

如图11b和图11c所示，采用半色调掩膜工艺，先对半导体层12和第二金属层13同时进行蚀刻，使半导体层12形成有源层121以及第二金属层13形成数据线131和触控走线134。再单独对第二金属层13进行蚀刻，去除沟道(薄膜晶体管在有源层121区域需要形成沟道，将源极132和漏极133间隔开)处的第二金属层13，使第二金属层13形成源极132和漏极133。

相对于实施例一，半导体层12和第二金属层13采用一次半色调掩膜工艺(HalfTone Mask)制作而成，从而可以减少掩膜工艺的数量，简化制作工艺，降低制作成本。

本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例一相同，这里不再赘述。

[实施例三]

图12是本发明实施例三中第二像素单元的截面结构示意图。图13是本发明实施例三中第一像素单元的截面结构示意图。如图12和图13所示，本发明实施例三提供的阵列基板及制作方法与实施例一(图2至图8g-2)、实施例二(图9至图11c)中的阵列基板及制作方法基本相同，不同之处在于，在本实施例中：第一透明导电层14位于第一金属层11的下方，即第一像素电极141、第二像素电极142以及第一连接导线143位于第一金属层11的下方。公共电极块151直接设于平坦层102的表面上，无需设置额外第二绝缘层103。因此，第一接触孔H1位于第一绝缘层101中，第二接触孔H2位于平坦层102中。由于没有第二绝缘层103，本实施例中，存储电容(Cst)较小，因此，可以减小薄膜晶体管的尺寸，以降低画面的延迟。

图14a-14c是本发明实施例三中第一像素单元和第二像素单元制作方法的截面示意图。如图14a-14c所示，本实施例还提供一种阵列基板的制作方法，该制作方法包括：

如图14a所示，提供衬底10，在衬底10的上方依次形成第一透明导电层14和第一金属层11。

如图14b-1至14c-2所示，采用半色调掩膜工艺(Half Tone Mask)，先对第一透明导电层14和第一金属层11同时进行蚀刻，使第一透明导电层14形成第一像素电极141、第二像素电极142以及第一连接导线143。再单独对第二金属层13进行蚀刻，去除第一像素电极141、第二像素电极142以及第一连接导线143上方的第二金属层13，使第二金属层13形成扫描线和栅极113。

本实施例将第一透明导电层14位于第一金属层11的下方，第一透明导电层14和第一金属层11采用一次半色调掩膜工艺(Half Tone Mask)制作而成，从而可以减少掩膜工艺的数量，简化制作工艺，降低制作成本。

本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例一、实施例二相同，这里不再赘述。

[实施例四]

图15是本发明实施例四中第二像素单元的截面结构示意图。图16是本发明实施例四中第一像素单元的截面结构示意图。如图15和图16所示，本发明实施例四提供的阵列基板及制作方法与实施例一(图2至图8g-2)、实施例二(图9至图11c)中的阵列基板及制作方法基本相同，不同之处在于，在本实施例中：

衬底10上设有与公共电极块151位于同一层的桥接电极152，桥接电极152位于第一像素电极141和第二像素电极142的上方。第一像素单元P1和第二像素单元P2内均设有桥接电极152和薄膜晶体管，第一连接导线143和第二像素电极142分别通过对应的桥接电极152与对应的薄膜晶体管的漏极133电性连接。具体地，第一像素电极141依次通过第一连接导线143、桥接电极152、漏极133、有源层121以及源极132与对应的数据线131电性连接，第二像素电极142依次通过桥接电极152、漏极133、有源层121以及源极132与对应的数据线131电性连接。

本实施例还提供一种阵列基板的制作方法，该制作方法包括：

在衬底10形成第一扫描线111、第二扫描线112、栅极113、第一绝缘层101、有源层121、数据线131、源极132、漏极133以及触控走线134之后，在第二金属层13的上方形成覆盖住数据线131、源极132、漏极133、触控走线134以及有源层121的平坦层102，先不用对平坦层102进行蚀刻。

在平坦层102的上方形成第一透明导电层14，对第一透明导电层14进行蚀刻，第一透明导电层14形成与第一像素单元P1对应的第一像素电极141、与第二像素单元P2对应的第二像素电极142以及与第一像素电极141配合的第一连接导线143。第一像素电极141和第二像素电极142为具有多个电极条的狭缝电极。第一像素电极141通过第一连接导线143跨越触控走线134与对应的数据线131电性连接，第二像素电极142与邻近第二像素单元P2的数据线131电性连接。具体地，第一像素电极141通过第一连接导线143跨越触控走线134与对应的漏极133电性连接，第二像素电极142与邻近第二像素单元P2的漏极133电性连接，第一连接导线143和第二像素电极142均通过第一接触孔H1与对应的漏极133电性连接。

在第一透明导电层14的上方形成第二绝缘层103，第二绝缘层103覆盖第一像素电极141、第二像素电极142以及第一连接导线143。对第二绝缘层103和平坦层102同时进行蚀刻，第二绝缘层103和平坦层102在对应漏极133区域形成第一接触孔H1以及在对应触控走线134的区域形成第二接触孔H2，漏极133从第一接触孔H1，触控走线134从第二接触孔H2处露出。当然，第二绝缘层103在对应第二像素电极142和第一连接导线143的区域还形成有第三接触孔，第二像素电极142和第一连接导线143从第三接触孔中露出，由于有第二像素电极142和第一连接导线143的遮挡，第三接触孔无法蚀刻至平坦层102内。

在第二绝缘层103的上方形成第二透明导电层15，对第二透明导电层15进行蚀刻，第二透明导电层15形成图案化的多个公共电极块151和桥接电极152。每个公共电极块151通过第二接触孔H2与对应的触控走线134电性连接，第一连接导线143和第二像素电极142分别通过对应的桥接电极152与对应的薄膜晶体管的漏极133电性连接。具体地，第一像素电极141依次通过第一连接导线143、桥接电极152、漏极133、有源层121以及源极132与对应的数据线131电性连接，第二像素电极142依次通过桥接电极152、漏极133、有源层121以及源极132与对应的数据线131电性连接。

本申请通过在对第二透明导电层15进行蚀刻还形成桥接电极152，第一连接导线143和第二像素电极142分别通过对应的桥接电极152与对应的薄膜晶体管的漏极133电性连接，因此，第二绝缘层103和平坦层102可以采用同一次掩膜工艺进行开孔，无需单独采用一次掩膜工艺对平坦层102进行开孔，可以减少掩膜工艺的数量，简化制作工艺，降低制作成本。

本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例一、实施例二相同，这里不再赘述。

[实施例五]

图17是本发明实施例五中第二像素单元的截面结构示意图。图18是本发明实施例五中第一像素单元的截面结构示意图。如图17和图18所示，本发明实施例五提供的阵列基板及制作方法与实施例四(图15至图16)中的阵列基板及制作方法基本相同，不同之处在于，在本实施例中：第一透明导电层14位于第一金属层11的下方，即第一像素电极141、第二像素电极142以及第一连接导线143位于第一金属层11的下方。公共电极块151直接设于平坦层102的表面上，无需设置额外第二绝缘层103。因此，第一接触孔H1位于第一绝缘层101中，第二接触孔H2位于平坦层102中。由于没有第二绝缘层103，本实施例中，存储电容(Cst)较小，因此，可以减小薄膜晶体管的尺寸，以降低画面的延迟。

本实施例还提供一种阵列基板的制作方法，该制作方法包括：

提供衬底10，在衬底10的上方依次形成第一透明导电层14和第一金属层11。

采用半色调掩膜工艺(Half Tone Mask)，先对第一透明导电层14和第一金属层11同时进行蚀刻，使第一透明导电层14形成第一像素电极141、第二像素电极142以及第一连接导线143。再单独对第二金属层13进行蚀刻，去除第一像素电极141、第二像素电极142以及第一连接导线143上方的第二金属层13，使第二金属层13形成扫描线和栅极113。

本实施例将第一透明导电层14位于第一金属层11的下方，第一透明导电层14和第一金属层11采用一次半色调掩膜工艺(Half Tone Mask)制作而成，从而可以减少掩膜工艺的数量，简化制作工艺，降低制作成本。

本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例四相同，这里不再赘述。

[实施例六]

图19是本发明实施例六中阵列基板的平面结构示意图。图20是本发明实施例六中第二像素单元的截面结构示意图。图21是本发明实施例六中第一像素单元的截面结构示意图。如图19至图21所示，本发明实施例六提供的阵列基板及制作方法与实施例一(图2至图8g-2)、实施例二(图9至图11c)、实施例三(图12至图14c-2)、实施例四(图15至图16)、实施例五(图17至图18)中的阵列基板及制作方法基本相同，不同之处在于，在本实施例中：第二像素电极142具有第二连接导线144，第二像素电极142通过第二连接导线144与邻近第二像素单元P2的数据线131电性连接。优选地，第二连接导线144与第一连接导线143的阻值相同，在长度不同的情况下，可以调整第二连接导线144与第一连接导线143的线宽，实现阻值相同。

通过设置第二连接导线144，第二像素电极142通过第二连接导线144与邻近第二像素单元P2的数据线131电性连接，从而可以降低第一像素电极141和第二像素电极142的电阻差别，以减小第一像素单元P1和第二像素单元P2的充电差异，以增加显示画质。

本实施例还提供一种阵列基板的制作方法，该制作方法包括：

在衬底10形成第一扫描线111、第二扫描线112、栅极113、第一绝缘层101、有源层121、数据线131、源极132、漏极133、触控走线134、平坦层10之后，在平坦层102的上方形成第一透明导电层14，对第一透明导电层14进行蚀刻，第一透明导电层14形成与第一像素单元P1对应的第一像素电极141、与第二像素单元P2对应的第二像素电极142、与第一像素电极141配合的第一连接导线143以及与第二像素电极142配合的第二连接导线144。

第一像素电极141和第二像素电极142为具有多个电极条的狭缝电极。第一像素电极141通过第一连接导线143跨越触控走线134与对应的数据线131电性连接，第二像素电极142通过第二连接导线144与邻近第二像素单元P2的数据线131电性连接。具体地，第一像素电极141通过第一连接导线143跨越触控走线134与对应的漏极133电性连接，第二像素电极142通过第二连接导线144与邻近第二像素单元P2的漏极133电性连接。即第一像素电极141依次通过第一连接导线143、漏极133、有源层121以及源极132与对应的数据线131电性连接，第二像素电极142依次通过第二连接导线144、漏极133、有源层121以及源极132与对应的数据线131电性连接。

本实施例中，通过设置第二连接导线144，第二像素电极142通过第二连接导线144与邻近第二像素单元P2的数据线131电性连接，从而可以降低第一像素电极141和第二像素电极142的电阻差别，以减小第一像素单元P1和第二像素单元P2的充电差异，以增加显示画质。

本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与实施例一、实施例二、实施例三、实施例四、实施例五相同，这里不再赘述。

图22是本发明中内嵌式触控显示面板在暗态时的结构示意图。图23是本发明中内嵌式触控显示面板在亮态时的结构示意图。如图22和图23所示，本申请还提供一种内嵌式触控显示面板，包括阵列基板、与阵列基板相对设置的彩膜基板20以及位于阵列基板与彩膜基板20之间的液晶层30。其中，阵列基板为如上所述的阵列基板。

液晶层30中采用正性液晶分子，即介电各向异性为正的液晶分子，如图6所示，在初始状态的时候，液晶层30中的正性液晶分子平行于彩膜基板20和阵列基板进行配向，靠近彩膜基板20一侧的正性液晶分子与靠近阵列基板一侧的正性液晶分子的配向方向反向平行。当然，在其他实施例中，液晶层30也可采用负性液晶分子，液晶层30中的负性液晶分子可垂直于彩膜基板20和阵列基板进行配向，即类似于VA显示模式的配向方式。

彩膜基板20上在朝向液晶层30的一侧设有与像素单元SP对应的多个色阻层22以及将多个色阻层22相互间隔开的黑矩阵(BM)21，任意相邻两列和两行像素单元SP之间均设有黑矩阵21。色阻层22包括红(R)、绿(G)、蓝(B)三色的色阻材料，分别对应形成红、绿、蓝三色的像素单元。黑矩阵21位于红、绿、蓝三色的像素单元之间，使相邻的像素单元之间通过黑矩阵21相互间隔开。

进一步地，彩膜基板20远离液晶层30的一侧设有上偏光片51，阵列基板远离液晶层30的一侧设有下偏光片52，上偏光片51的透光轴与下偏光片52的透光轴相互垂直。

其中，彩膜基板20和阵列基板可以用玻璃、丙烯酸和聚碳酸酯等透明基板制成。公共电极块21和像素电极22的材料可以为氧化铟锡(ITO)或氧化铟锌(IZO)等透明电极制成。

本发明还提供一种显示装置，包括内嵌式触控显示面板以及背光模组40，背光模组40位于内嵌式触控显示面板的下方，用于给内嵌式触控显示面板提供背光源。

背光模组40可以是侧入式背光模组，也可以是直下式背光模组。优选地，背光模组40采用准直背光(CBL，collimated backlight)模式，可对光线起到收光的作用，保证显示效果。

背光模组40包括背光源41和防窥层43，防窥层43用于缩小光线射出角度的范围。背光源41和防窥层43之间还设有增亮膜42，增亮膜42增加背光模组40的亮度。其中，防窥层43相当一个微型的百叶窗结构，可以阻挡入射角度较大的光线，使入射角度较小的光线穿过，使穿过防窥层43的光线的角度范围变小。防窥层43包括多个平行设置的多个光阻墙和位于相邻两个光阻墙之间的透光孔，光阻墙的两侧设有吸光材料。当然，背光源41也可以是采用集光式背光源，从而无需设置防窥层43，但是集光式背光源较常规的背光源更加昂贵。

在本文中，所涉及的上、下、左、右、前、后等方位词是以附图中的结构位于图中的位置以及结构相互之间的位置来定义的，只是为了表达技术方案的清楚及方便。应当理解，所述方位词的使用不应限制本申请请求保护的范围。还应当理解，本文中使用的术语“第一”和“第二”等，仅用于名称上的区分，并不用于限制数量和顺序。

以上所述，仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限定，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰，为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的保护范围之内。