半导体结构及其制备方法

技术领域

本公开实施例涉及半导体技术领域，尤其涉及一种半导体结构及其制备方法。

背景技术

在半导体结构制作过程中，互连结构是半导体结构中不可或缺的结构，例如，动态随机存储器(Dynamic Random Access Memory，简称DRAM)，所形成的动态随机存储器通常包括核心存储区和外围电路区，其中，核心存储区用于设置多个存储单元，用于对数据信息进行存储，核心存储区和外围电路区通常包括互连结构，互连结构用于与外围电路区连接，以实现对数据信息的存储或者读取。

相关技术中，通常在半导体结构上形成具有通孔的介电层，之后在通孔内形成导电材料，以形成互连结构。

但是，所形成的互连结构内具有孔洞(viod)，从而降低半导体结构的性能。

发明内容

鉴于上述问题，本公开实施例提供一种半导体结构及其制备方法，用于避免所形成的互连结构内具有孔洞，提高半导体结构的性能。

本公开实施例的第一方面提供一种半导体结构的制备方法，其包括：

在目标层上形成层叠设置的介电层和防护层，所述防护层至少包括层叠设置的第一防护层和第二防护层，所述第一防护层设置在所述介电层上，且所述第二防护层、所述第一防护层和所述介电层的刻蚀速率依次增加；

形成通孔，所述通孔沿垂直于所述目标层的方向贯穿所述介电层、所述第一防护层和所述第二防护层，所述通孔的侧壁垂直于所述目标层；

在所述通孔内形成互连结构。

在一些实施例中，所述第二防护层的刻蚀速率的范围为1.5～2.4nm/s，所述第一防护层的刻蚀速率的范围为2.4～2.6nm/s，所述介电层的刻蚀速率的范围为2.6～2.9nm/s。

在一些实施例中，在目标层上形成层叠设置的介电层、第一防护层和第二防护层的步骤中，包括：

利用第一沉积工艺在所述目标层上形成介电层；

利用第二沉积工艺在所述介电层上形成第一防护层；

利用第三沉积工艺在所述第一防护层上形成第二防护层，其中，所述第二防护层、所述第一防护层和所述介电层中的碳含量逐渐增加。

在一些实施例中，第一沉积工艺、所述第二沉积工艺以及所述第三沉积工艺中的前驱物相同，且均包括OMCTS，所述第一沉积工艺、所述第二沉积工艺以及所述第三沉积工艺中OMCTS的流量逐渐降低。

在一些实施例中，所述第一沉积工艺中OMCTS的流量范围为2000～3000sccm，所述第二沉积工艺中OMCTS的流量范围为1300～2000sccm，所述第三沉积工艺中OMCTS的流量范围为900～1300sccm。

在一些实施例中，第一沉积工艺、所述第二沉积工艺以及所述第三沉积工艺中的前驱物还包括辅助气体，所述第一沉积工艺、所述第二沉积工艺以及所述第三沉积工艺中辅助气体的流量逐渐增加。

在一些实施例中，所述辅助气体包括氧气，所述第一沉积工艺中的氧气的流量范围为50～180sccm；所述第二沉积工艺中氧气的流量范围为180～250sccm；所述第三沉积工艺中氧气的流量范围为250～500sccm。

在一些实施例中，第一沉积工艺、所述第二沉积工艺和所述第三沉积工艺中射频源的功率相同，所述射频源中高频的功率的范围为200～600W，所述射频源中低频的功率的范围为30～150W。

在一些实施例中，第一沉积工艺、所述第二沉积工艺和所述第三沉积工艺中反应温度和压力均相同，所述反应温度的范围为200℃～400℃，所述压力的范围为2～10torr。

在一些实施例中，形成通孔的步骤，包括：

在所述第二防护层上形成具有掩膜图案的掩膜层；

以所述掩膜层为掩膜，利用刻蚀工艺去除部分的所述介电层、所述第一防护层和所述第二防护层，以形成通孔。

在一些实施例中，所述第二防护层的刻蚀时间、所述第一防护层的刻蚀时间以及所述介电层的刻蚀时间依次降低。

在一些实施例中，所述刻蚀工艺包括干法刻蚀，所述干法刻蚀的刻蚀气体包括C

在一些实施例中，位于所述第二防护层内的通孔的宽度，与位于所述第一防护层内的通孔的宽度之比为(1～1.1)：1。

在一些实施例中，在所述通孔内形成互连结构的步骤包括：

在所述通孔的内壁上形成晶种层；

在所述晶种层上形成导电层，所述导电层填充满所述晶种层围成的区域；

去除所述第一防护层、所述第二防护层以及位于所述介电层上的晶种层和所述导电层，保留下来的所述晶种层和导电层构成互连结构。

本公开实施例的第二方面提供一种半导体结构，半导体结构通过第一方面所述的半导体结构的制备方法制得。

本公开实施例所提供的半导体结构及其制备方法中，通过合理地调控介电层、第一防护层和第二防护层的刻蚀速率，使得第二防护层、第一防护层和介电层的刻蚀速率依次增加，降低上述三者之间的刻蚀速率的差异性，使得所形成通孔的侧壁垂直于目标层，即，通孔为上下大小相等的矩形，进而，避免形成具有孔洞的互连结构，提高了半导体结构的性能。

除了上面所描述的本公开实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外，本公开实施例提供的半导体结构及其制备方法所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果，将在具体实施方式中作出进一步详细的说明。

附图说明

为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中提供的通孔的结构示意图；

图2为本公开实施例提供的半导体结构的制备方法的工艺流程图；

图3为本公开实施例提供的半导体结构的制备方法中形成介电层、第一防护层和第二防护层的示意图；

图4为本公开实施例提供的介电层、第一防护层和第二防护层与刻蚀速率的曲线图；

图5为本公开实施例提供的OMCTS流量与刻蚀速率的曲线图；

图6为本公开实施例提供的半导体结构的制备方法中形成掩膜层的示意图；

图7为本公开实施例提供的半导体结构的制备方法中形成通孔的示意图；

图8为本公开实施例提供的半导体结构的制备方法中形成晶种层的示意图；

图9为本公开实施例提供的半导体结构的制备方法中形成导电层的示意图；

图10为本公开实施例提供的半导体结构的制备方法中形成互连结构的示意图。

附图标记：

1：目标层；2：初始介电层；3：氧化硅层；4：通孔；

10：目标层；20：介电层；30：第一防护层；40：第二防护层；50：掩膜层；60：通孔；70：晶种层；80：导电层；90：互连结构。

具体实施方式

正如背景技术所述，相关技术中的互连结构内具有孔洞的问题，经发明人研究发现，出现这种问题的原因在于，请参考附图1，通常先在目标层1上形成层叠设置的初始介电层2和氧化硅层3，其中，氧化硅层3可以由正硅酸乙酯(TEOS)分解形成；之后，在初始介电层2和氧化硅层3内形成通孔4，并在通孔4内形成导电层，最后去除氧化硅层3和部分初始介电层2，保留下来的初始介电层2构成介电层，保留下来的导电层构成互连结构，但是，氧化硅层3的刻蚀速率和初始介电层2的刻蚀速率的差异性较大，例如，氧化硅层3的刻蚀速率为2nm/s，初始介电层2的刻蚀速率为2.7nm/s，如此致使初始介电层2被刻蚀后形成的宽度相较于氧化硅层3被刻蚀后形成的宽度较大，从而造成上小下大的通孔4，其结构可以参考附图1，在后续向通孔4内沉积导电材料时，导电材料极易封堵通孔4的开口，进而致使所形成的互连结构内具有孔洞(viod)，降低半导体结构的性能。

针对上述技术问题，本公开实施例提供了一种半导体结构及其制备方法，通过合理地调控介电层、第一防护层和第二防护层的刻蚀速率，使得第二防护层、第一防护层和介电层的刻蚀速率依次增加，降低上述三者之间的刻蚀速率的差异性，使得所形成通孔的侧壁垂直于目标层，即，通孔为上下大小相等的矩形，进而，避免形成具有孔洞的互连结构，提高了半导体结构的性能。

为了使本公开实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本公开的一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本公开保护的范围。

本实施例对半导体结构不作限制，下面将以半导体结构为动态随机存储器(DRAM)为例进行介绍，但本实施例并不以此为限，本实施例中的半导体结构还可以为其他的结构。

请参考附图2，本公开实施例提供的一种半导体结构的制备方法，包括如下的步骤：

步骤S100：在目标层上形成层叠设置的介电层和防护层，防护层至少包括层叠设置的第一防护层和第二防护层，第一防护层设置在介电层上，且第二防护层、第一防护层和介电层的刻蚀速率依次增加。

请参考附图2，目标层10可以单独包括衬底，也可以包括衬底，以及形成在衬底内或者衬底上的半导体器件。其中，衬底用于支撑其内或者其上的半导体器件，衬底可以为硅(Si)衬底、锗(Ge)衬底、硅锗(GeSi)衬底、碳化硅(SiC)衬底、绝缘体上硅(Silicon onInsulator，简称SOI)衬底或者绝缘体上锗(Germanium on Insulator，简称GOI)衬底等。半导体器件包括N型金属-氧化物-半导体(N-Metal Oxide Semiconductor，简称NMOS)晶体管、P型金属-氧化物-半导体(P-Metal Oxide Semiconductor，简称PMOS)晶体管、导电插塞、电阻、电容器、电感等。

请参考附图3，通过沉积工艺在目标层10上形成层叠设置的介电层20和防护层，介电层20形成在目标层10上。其中，防护层至少包括层叠设置的第一防护层30和第二防护层40，第一防护层30设置在介电层20背离目标层10的表面上。

第二防护层40、第一防护层30和介电层20的刻蚀速率逐渐增加。例如，第二防护层的刻蚀速率的范围为1.5～2.4nm/s，第一防护层的刻蚀速率的范围为2.4～2.6nm/s，介电层的刻蚀速率的范围为2.6～2.9nm/s。

示例性地，请参考附图4，第二防护层40、第一防护层30和介电层20的刻蚀速率可以呈线性增加的趋势，其变化趋势可以参考附图4中虚线。或者是，第二防护层40的刻蚀速率与第一防护层30的刻蚀速率之间差值，与第一防护层30的刻蚀速率与介电层20的刻蚀速率之间的差值不同，其变化趋势可以参考附图4中的实线。

本实施例通过降低第二防护层40的刻蚀速率与第一防护层30的刻蚀速率的差异性，以及降低第一防护层30的刻蚀速率与介电层20的刻蚀速率的差异性，使得第二防护层40、第一防护层30和介电层20的刻蚀速率呈现缓慢增加的趋势，与相关技术中，氧化硅层的刻蚀速率与初始介电层的刻蚀速率呈急剧增加的趋势相比，可以防止后续形成的通孔为顶部开口小底部开口大的形态，进而，避免形成具有孔洞的互连结构，提高了半导体结构的性能。

此外，第一防护层30和第二防护层40还可以对介电层20进行防护，防止后续在对介电层20的蚀刻过程形成上层尖尖的形态。

需要说明的是，本实施例中防护层的结构并不仅限于，还包括第三防护层、第四防护层，甚至更多，只要能够达到沿垂直于目标层的方向，各个膜层的刻蚀速率逐渐增大的趋势即可。

在一种可能的实施方式中，利用第一沉积工艺在目标层10上形成介电层20，之后，再利用第二沉积工艺在介电层20上形成第一防护层30，最后，再利用第三沉积工艺在第一防护层30上形成第二防护层40。本实施例通过改变各个膜层中的碳含量的大小，来改变各个膜层的蓬松程度，进而改变各个膜层的刻蚀速率。例如，膜层中的含碳(C)量越高，则该膜层的蓬松度越大，进而该膜层的刻蚀速率越大。

因此，本实施例通过使第二防护层40、第一防护层30和介电层20中碳(C)含量逐渐增加，来达到第二防护层40、第一防护层30和介电层20的刻蚀速率依次增加的目的。

需要说明的是，本实施例中，第一沉积工艺、第二沉积工艺和第三沉积工艺的工艺方法可以相同，也可以不同。例如，第一沉积工艺、第二沉积工艺和第三沉积工艺的工艺方法相同，均为化学气相沉积(Chemical Vapor Deposition，简称CVD)、物理气相沉积(Physical Vapor Deposition，简称PCD)或者原子层沉积(Atomic Layer Deposition，简称ALD)等工艺中同一种；如此，可以在同一沉积设备中完成三个膜层的制备，简化了半导体结构的工艺流程，半导体结构不必从反应腔室中取出再传送至其余的反应腔室中，减小了半导体结构的传送次数，从而降低了半导体结构受到污染的可能性，并节约了周转时间，提高了沉积设备的利用率和生产率。

在一种可能的实施方式中，第一沉积工艺、第二沉积工艺以及第三沉积工艺中的前驱物相同，均包括八甲基环四硅氧烷(Octamethyl cyclotetrasiloxane，简称OMCTS)。需要说明的是，八甲基环四硅氧烷在常温状态下呈液态。

在具体的沉积过程中，将液态的OMCTS通入沉积设备的汽化系统中，使得液态的OMCTS汽化形成气态，之后控制OMCTS的流量，以一定的流量平稳地流入沉积设备的反应腔室中，OMCTS在反应腔室中分解形成含有硅、氧、碳和氢元素的类似氧化物的黑钻石(blackdiamond，BD)膜层。由于在不同的沉积工艺中所形成黑钻石(black diamond，BD)膜层中的含碳量不同，因此，将利用第一沉积工艺在目标层10上形成的黑钻石(black diamond，BD)膜层称为介电层20，利用第二沉积工艺在介电层20上形成的黑钻石(black diamond，BD)膜层称为第一防护层30，利用第三沉积工艺在第一防护层30上形成的黑钻石(blackdiamond，BD)膜层称为第二防护层40。

需要说明的是，本实施例中，介电层20、第一防护层30和第二防护层40的刻蚀速率是受前驱物八甲基环四硅氧烷(OMCTS)的流量所影响的，基于此，本实施例进行大量的实验，得到前驱物八甲基环四硅氧烷(OMCTS)的流量与所形成的膜层的刻蚀速率之间的关系，具体请参考附图5。

从附图5可以明显得知，随着OMCTS流量的逐渐增加，所形成的膜层的刻蚀速率呈先增加后不变的趋势。基于此，本实施例中，第一沉积工艺、第二沉积工艺以及第三沉积工艺中OMCTS的流量逐渐减少，示例性地，第一沉积工艺中OMCTS的流量范围为2000sccm～3000sccm；第二沉积工艺中OMCTS的流量范围为1300sccm～2000sccm；第三沉积工艺中OMCTS的流量范围为900sccm～1300sccm。在一示例性实施方式中，第一沉积工艺中OMCTS的流量为2400sccm，第二沉积工艺中OMCTS的流量为1600sccm，第三沉积工艺中OMCTS的流量为1000sccm。

用于形成第二防护层40的OMCTS的流量最小，则所形成第二防护层40中C含量最小，进而使得第二防护层40的刻蚀速率最小。用于形成介电层20中OMCTS的流量最大，则所形成介电层20中C含量最大，进而使得介电层20的刻蚀速率最大。用于形成第一防护层30中的OMCTS的流量介于用于形成第二防护层40的OMCTS的流量和用于形成介电层20的OMCTS的流量之间，则所形成第一防护层30的刻蚀速率介于第二防护层40和介电层20之间。

如此，通过控制各个沉积工艺中的前驱物八甲基环四硅氧烷(OMCTS)的流量，可以保证最终所形成第二防护层、第一防护层和介电层中的含碳量呈逐渐增加的趋势，进而，达到第二防护层、第一防护层和介电层的刻蚀速率依次增加的目的。

OMCTS的流量不仅对所形成的膜层中C含量有影响，也会对所形成的膜层的介电常数也会有影响。示例性地，随着OMCTS的流量的增加，所形成的膜层中的介电常数会逐渐降低。

在本实施例中，第一沉积工艺、第二沉积工艺以及第三沉积工艺中OMCTS的流量逐渐减少，即，用于形成介电层20的OMCTS的流量最大，所以介电层20的介电常数最小，如此，可以降低后续在介电层20内形成的互连结构之间寄生电容，提高了半导体结构的性能。

需要说明的是，在后续的制备过程中，会去除第一防护层30和第二防护层40，因此，在形成第一防护层30和第二防护层40时，相对于形成介电层20而言，降低了OMCTS的用量，既可以达到降低介电层20的介电常数的目的，也可以达到降低生产成本。

在一种可能的实施方式中，第一沉积工艺、第二沉积工艺以及第三沉积工艺中的前驱物还包括辅助气体，第一沉积工艺、第二沉积工艺以及第三沉积工艺中辅助气体的流量逐渐增加。

辅助气体能够增强形成介电层、第一防护层和第二防护层的均匀性，并使得上述的膜层具有低的介电常数，如此，可以降低后续在介电层内形成的互连结构之间寄生电容，提高了半导体结构的性能。

其中，辅助气体可以包括氧气(O

需要说明的是，辅助气体还可以用于提高其他前驱物的流动速度，例如，辅助气体还可以包括氮气，氮气能够作为其他前驱物(例如，OMCTS和O2)的载体，便于其他前驱物的顺利地通入沉积设备的反应腔室中。

在一种可能的实施方式中，第一沉积工艺、第二沉积工艺和第三沉积工艺中射频源的功率相同，射频源中高频的功率的范围为200W～600W，射频源中低频的功率的范围为30W～150W，其中射频源用于产生等离子体，前驱物(OMCTS)在等离子体的带动下，向所需要附着的膜层的表面移动并附着到膜层上。例如，在利用第一沉积工艺形成介电层时，首先需要向反应腔室内通入前驱物八甲基环四硅氧烷(OMCTS)和辅助气体氧气，之后，打开射频源，射频源产生的等离子会带动前驱物(OMCTS)向目标层10的表面移动并附着到目标层10的表面上，以形成介电层20。

本实施例通过对射频源中高频的功率和射频源中低频的功率进行限定，既要保证能够形成所需的膜层，例如，介电层、第一防护层和第二防护层，也要避免造成资源的浪费。

在一种可能的实施方式中，第一沉积工艺、第二沉积工艺和第三沉积工艺中反应温度和压力均相同，反应温度的范围为200℃～400℃，压力的范围为2～10torr(托)。如此，可以获得较低介电常数的膜层。

步骤S200：形成通孔，通孔沿垂直于目标层的方向贯穿介电层、第一防护层和第二防护层；通孔的侧壁垂直于目标层。

示例性地，请参考附图6，在第二防护层40上形成具有掩膜图案的掩膜层50；例如，可以采用涂覆的方式在第二防护层40背离第一防护层30的表面上形成光刻胶层。

图形化光刻胶层，以使光刻胶层内形成间隔设置的多个开口。即，采用曝光、显影的方式，去除部分光刻胶层，被保留的光刻胶层内形成多个开口。

请参考附图7，以掩膜层50为掩膜，利用刻蚀工艺去除部分的介电层20、第一防护层30和第二防护层40，以形成通孔60，即，利用刻蚀工艺去除暴露在开口内的介电层20、第一防护层30和第二防护层40，以形成贯穿介电层20、第一防护层30和第二防护层40的通孔60，以垂直于目标层10的截面为纵截面，通孔的侧壁垂直于目标层。也就是说，通孔60的深度方向垂直于目标层10，且通孔60的宽度从上往下处处相等。

在此步骤中，第二防护层40的刻蚀速率、第一防护层30的刻蚀速率和介电层20的刻蚀速率依次增加，降低第二防护层40的刻蚀速率与第一防护层30的刻蚀速率的差异性，以及降低第一防护层30的刻蚀速率与介电层20的刻蚀速率的差异性，如此，可以保证形成通孔60的侧壁垂直于目标层10的顶面，即，保证通孔60的直径从上到下近似相等，进而避免在通孔60内沉积导电材料时，导电材料过早地封堵通孔60的顶部开口，从而，避免形成具有孔洞的互连结构，提高了半导体结构的性能。

需要说明的是，在形成通孔60的步骤中，还可以去除部分厚度的目标层10，即，通孔60的底壁位于目标层10内，以便于通孔60能够更好地暴露出目标层10内的导电部件，进而提高后续形成的互连结构与导电部件的电连接性，提高了半导体结构的性能。

在一种可能的实施方式中，第二防护层40的刻蚀时间、第一防护层30的刻蚀时间以及介电层20的刻蚀时间依次降低。

鉴于第二防护层40、第一防护层30和介电层20的刻蚀速率逐渐增加，因此，需要对刻蚀时间进行调控，例如，第二防护层40的刻蚀速率最小，则需要适当地增加第二防护层40的刻蚀时间，介电层20的刻蚀速率最大，则需要适当地降低介电层20的刻蚀时间，如此，可以防止出现第二防护层40刻蚀不足，同时，也可以防止介电层20出现过刻蚀的现象，以便于得到从上往下的垂直轮廓的通孔60。

在一种可能的实施方式中，刻蚀工艺包括干法刻蚀，干法刻蚀的刻蚀气体包括C

本实施例中通孔60的个数可以多个，多个通孔60可以间隔设置目标层10上，当通过干法刻蚀去除部分第二防护层40、第一防护层30和介电层20时，可以更好地利用干法刻蚀的较好的一致性，可以最大程度上降低多个通孔60的深度差异性，避免多个通孔60的深度变化太大，提高了图形的一致性。

需要说明的是，刻蚀工艺并不仅限于上述的干法刻蚀，例如，刻蚀工艺还可以为湿法刻蚀，如此，可以利用湿法刻蚀的较好的刻蚀选择比，降低对图形的损伤，以便于形成较为规则的通孔。

若是，位于第二防护层40内的通孔60的宽度，与位于第一防护层30内的通孔60的宽度之比大于或者小于(1～1.1)：1，则会造成位于介电层20上方的通孔60的侧壁并非近似垂直的状态，进而继续刻蚀介电层20时，也难以保证形成在介电层20内的通孔的侧壁为近似垂直状态。因此，本实施中位于第二防护层40内的通孔60的宽度，与位于第一防护层30内的通孔60的宽度之比为(1～1.1)：1，如此，可以保证最终所形成的通孔的侧壁垂直于目标层，即，保证通孔60的直径从上到下近似相等，进而避免导电材料过早地封堵通孔60的顶部开口，从而，避免形成具有孔洞的互连结构，提高了半导体结构的性能。

步骤S300：在通孔内形成互连结构。

示例性地，请参考附图8，在通孔60的内壁上形成晶种层70；例如，通过沉积工艺在通孔的内壁上形成晶种层70，其中，晶种层70还可以延伸至通孔60外，并覆盖在第二防护层40的顶面上。

鉴于通过上述工艺中所形成通孔60为规则的上下等宽的结构，因此，在沉积工艺中，可以保证晶种层70更好地附着在通孔60的内壁上，避免晶种层70的表面在通孔60的开口位置处形成悬突(overhand)形貌，进而防止晶种层70封闭通孔60的顶部。

之后，请参考附图9，通过电镀工艺在晶种层70上电镀导电材料，以形成导电层80，导电层80填充满晶种层70围成的区域。其中，导电材料以及晶种层70的材质均可以包括铜，但不仅限于此。

之后，请参考附图10，利用刻蚀工艺或者是化学机械研磨(Chemical MechanicalPolishing，简称CMP)，去除第一防护层30、第二防护层40以及位于介电层20上的导电层80和晶种层70，使得保留下来的导电层和晶种层构成互连结构90，且互连结构90的顶面与介电层20的顶面平齐。

鉴于上述工艺中改善了通孔的形状，避免晶种层70封闭通孔60的顶部，进而避免互连结构90内形成孔洞(viod)，降低了互连结构90的电阻，提高了半导体结构的性能。

需要说明的是，在此过程中，可以利用电镀的自退火效应(self-annealing)对互连结构进行处理，可以使得互连结构的晶粒较大，有利于降低互连结构的电阻率。

需要说明的是，在形成晶种层70和导电层80之后，需要将第一防护层30和第二防护层40去除掉，介电层20的介电常数对半导体结构的寄生电容起到决定性的作用。

因此，需要对介电层20的厚度进行限定，使得介电层20与传统工艺中所要保留的初始介电层的厚度相同，如此，才可以保证本公开实施例所形成介电层20的厚度和介电常数不受影响。

此外，第二防护层40的厚度可以参考相关技术中氧化硅层的厚度，例如，第二防护层40的厚度等于氧化硅层的厚度。第一防护层30的厚度可以等于相关技术中初始介电层和氧化硅层上的厚度之和，减去第二防护层40和介电层20的厚度之和，如此，既可以保证后续形成的通孔的形状，也可以防止第一防护层30和第二防护层40的厚度过大，降低了半导体结构的生产成本。

本公开实施例还提供一种半导体结构，该半导体结构通过上述实施例中的半导体结构的制备方法制得。因此，该半导体结构中的互连结构为致密状，可以防止互连结构内形成孔洞，进而降低了互连结构的电阻，提高了半导体结构的性能。

本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。

在本说明书的描述中，参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。

在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。

最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。