一种驱动电路的控制开关、阵列基板和显示面板

技术领域

本申请涉及显示技术领域，尤其涉及一种驱动电路的控制开关、阵列基板和显示面板。

背景技术

目前，显示技术被广泛应用于电视、手机以及公共信息的显示，用于显示画面的显示面板也多种多样，而且可以显示丰富多彩的画面。越来越多的显示面板，例如薄膜晶体管液晶显示面板(Thin Film Transistor-Liquid Crystal Display，简称TFT-LCD)，有机发光显示面板(Organic Light Emitting Diode，简称OLED)等，都需要利用阵列基板行驱动(Gate Driver on Array，简称GOA)技术，将阵列基板行驱动电路集成在显示面板中的阵列基板上，形成对显示面板的扫描驱动，从而可以从材料成本和制作工艺两方面降低产品成本。

通常在制作GOA电路时，将薄膜晶体管中的源极、漏极与源极引线同层设置且同时蚀刻形成，但是在进行蚀刻工艺时容易出现蚀刻不均匀的问题；而且随着GOA电路的集成度越来越高，使得源极和漏极之间的沟道间距越来越小，因此当蚀刻不均匀时，容易导致源极引线同时与源极、漏极连接，使得源极和漏极发生短路。

发明内容

本申请的目的是提供一种驱动电路的控制开关、阵列基板和显示面板，防止驱动电路在蚀刻不均匀时导致源极和漏极短路。

本申请公开了一种驱动电路的控制开关，所述控制开关包括薄膜晶体管，所述驱动电路还包括与所述薄膜晶体管连接的源极引线，所述薄膜晶体管包括源极、漏极和栅极，所述源极包括至少两个并列设置的源极分支，以及连接各个所述源极分支的源极主干；所述漏极与所述源极同层设置，包括至少一个漏极分支，以及连接各所述漏极分支的漏极主干，所述漏极分支与所述源极分支并列且交替设置以形成沟道；所述栅极与所述源极、漏极对应设置，所述源极引线与所述源极连接，且所述源极引线的延长线不与所述漏极分支重叠。

可选的，所述源极引线设置在所述源极主干远离所述源极分支的一侧，与所述源极主干连接，且所述源极引线的延长线与所述漏极分支平行。

可选的，所述源极分支中与所述源极主干两端连接的为第一源极分支和第二源极分支，所述源极引线至少设置有一条，且与所述第一源极分支和第二源极分支中的至少一个对应设置。

可选的，所述源极分支中与所述源极主干两端连接的为第一源极分支和第二源极分支，与所述源极主干两端之间区域连接的为第三源极分支，所述第三源极分支并列设置在所述第一源极分支和第二源极分支之间；所述源极引线至少设置有一条，且与所述第一源极分支、第二源极分支和所述第三源极分支中的至少一个对应设置。

可选的，所述源极引线的宽度小于相邻两条所述漏极分支之间的间距。

可选的，所述源极分支中，与所述源极主干两端连接的为第一源极分支和第二源极分支；所述薄膜晶体管还包括延伸部，所述延伸部与所述源极引线连接，所述延伸部与所述第一源极分支和/或第二源极分支远离所述源极主干的端部连接；在第一方向上，与所述延伸部连接的所述第一源极分支和/或第二源极分支突出于其它源极分支，且与所述延伸部连接的所述源极引线的端部突出所述漏极主干远离所述源极的一侧边；其中，所述第一方向为所述源极分支的延伸方向。

可选的，所述源极分支中，与所述源极主干两端之间区域连接的为第三源极分支，所述第三源极分支并列设置在所述第一源极分支和所述第二源极分支之间；所述漏极分支中，与所述漏极主干两端连接的为第一漏极分支和第二漏极分支，与所述漏极主干两端之间区域连接的为第三漏极分支，所述第三漏极分支并列设置在所述第一漏极分支和第二漏极分支之间；

所述第一漏极分支并列设置在相邻两条所述第一源极分支和所述第三源极分支之间，所述第二漏极分支并列设置在相邻两条所述第二源极分支和所述第三源极分支之间，所述第三漏极分支并列设置在相邻两条所述第三源极分支之间；所述第三漏极分支的数量比所述第三源极分支的数量少一条。

可选的，所述驱动电路包括帧起始信号线、栅电压控制线、时钟信号线和多个GOA单元，每个所述GOA单元的输入端与所述帧起始信号线、栅电压控制线、时钟信号线连接，所述GOA单元的输出端与扫描线连接，对扫描线驱动；

所述GOA单元包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管和第四薄膜晶体管，所述第一薄膜晶体管的源极分别通过两条所述源极引线与所述栅电压控制线、所述第二薄膜晶体管的源极连接，所述第一薄膜晶体管的漏极分别与所述第三薄膜晶体管的源极、第四薄膜晶体管的栅极连通，所述第一薄膜晶体管的栅极与所述第二薄膜晶体管的栅极连接；

所述第二薄膜晶体管的漏极与所述第四薄膜晶体管的源极连接，所述第二薄膜晶体管的栅极与所述第四薄膜晶体管的栅极连接；所述第三薄膜晶体管的漏极与所述帧起始信号线连通，所述第四薄膜晶体管的漏极与所述时钟信号线连通。

本申请还公开了一种阵列基板，包括如上所述驱动电路，以及被所述驱动电路驱动的扫描线。

本申请还公开了一种显示面板，包括如上所述的阵列基板，与所述阵列基板相对设置的彩膜基板，以及设置在所述阵列基板和彩膜基板之间的液晶层。

相对于目前直接将源极引线垂直连接在薄膜晶体管中的源极分支的方案来说，本申请通过改变源极引线与源极的连接位置，使得源极、漏极和源极引线所在的金属层出现蚀刻不均匀的时候，即使未将源极引线的端部蚀刻干净，使得源极引线的端部从源极分支或源极主干中突出，但是由于源极引线的延长线不与所述漏极分支重叠，所以源极引线的端部仍不会与漏极分支相交；因此，采用本案中的驱动电路，即使在蚀刻不均匀时，也不会导致源极和漏极短路的情况发生，有利于提高产品的生产良率。

附图说明

所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1是一种阵列基板的平面示意图；

图2是图1中M位置的局部放大图；

图3是一种示例性的GOA局部示意图；

图4是另一种示例性的GOA局部示意图；

图5是基于图3在理想状态下的示意图；

图6是基于图4在理想状态下的示意图；

图7是本申请第一实施例提供的一种驱动电路的局部示意图；

图8是本申请第一实施例提供的另一种驱动电路的局部示意图；

图9是本申请第一实施例提供的含有另一种类型薄膜晶体管的驱动电路的局部示意图；

图10是本申请第一实施例提供的含有另一种类型薄膜晶体管的驱动电路的局部示意图；

图11是本申请第二实施例提供的一种驱动电路的局部示意图；

图12是本申请第二实施例提供的另一种驱动电路的局部示意图；

图13是本申请第三实施例提供的一种驱动电路的局部示意图；

图14是本申请一实施例提供的一种显示面板的示意图。

其中，100、阵列基板；200、驱动电路；201、第一薄膜晶体管；202、第二薄膜晶体管；203、第三薄膜晶体管；204、第四薄膜晶体管；210、源极引线；220、薄膜晶体管；230、源极；231、源极分支；232、第一源极分支；233、第二源极分支；234、第三源极分支；235、源极主干；240、漏极；241、漏极分支；242、第一漏极分支；243、第二漏极分支；244、第三漏极分支；245、漏极主干；250、延伸部；260、栅极；300、扫描线；400、显示面板；500、彩膜基板；600、液晶层。

具体实施方式

需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。

在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。

另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

下面参考附图和可选的实施例对本申请作详细说明，需要说明的是,在不相冲突的前提下,以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。

如图1和图2所示，是一种阵列基板的平面示意图，在阵列基板100的显示区设有扫描线300，在阵列基板100的非显示区设有驱动电路200，具体可为阵列基板行驱动电路，所述驱动电路200含有帧起始信号线(STV)、栅电压控制线(VGL)、时钟信号线(CKV)和多个GOA单元，GOA单元的输入端与STV、VGL和CKV连接，输出端与扫描线300连接，对扫描线300驱动；其中，栅电压控制线通过源极引线210与GOA单元中的一个薄膜晶体管220连接，对薄膜晶体管220充电。

具体的，所述GOA单元包括第一薄膜晶体管201、第二薄膜晶体管202、第三薄膜晶体管203和第四薄膜晶体管204，所述第一薄膜晶体管201的源极230分别通过两条所述源极引线210与所述栅电压控制线、所述第二薄膜晶体管202的源极230连接，所述第一薄膜晶体管201的漏极240分别与所述第三薄膜晶体管203的源极230、第四薄膜晶体管204的栅极260连通，所述第一薄膜晶体管201的栅极260与所述第二薄膜晶体管202的栅极260连接；所述第二薄膜晶体管202的漏极240与所述第四薄膜晶体管204的源极230连接，所述第二薄膜晶体管202的栅极260与所述第四薄膜晶体管204的栅极260连接；所述第三薄膜晶体管203的漏极240与所述帧起始信号线连通，所述第四薄膜晶体管204的漏极240与所述时钟信号线连通。

在图2中示出的GOA单元中，含有四个相互连通的薄膜晶体管，以及其它的走线，图中可以看出有三个空白区域，即区域A、区域B和区域C；在区域B和区域C之间，两个薄膜晶体管220通过源极引线210连通，在将金属层蚀刻成源极230、漏极240和其它金属线图案前，需要在源极230、漏极240和其它金属线图案上形成蚀刻阻挡层，然后利用显影液形成阻挡层图案，由于区域B和区域C的面积较大，需要消耗较多的显影液，使得区域D和区域E吃到的显影能量变少，进而使区域D和区域E对应的阻挡层不易蚀刻完全，最后在蚀刻金属层图案时出现蚀刻不均匀的问题，导致区域D和区域E对应的源极230和漏极240发生短路。

如图3和图4所示，是两种示例性的GOA局部示意图，当区域D和区域E对应的金属图案未蚀刻均匀时，图3和图4中源极引线210会延伸到薄膜晶体管220的源极230沟道中，甚至是与漏极240连通，导致源漏极240短路。

图5和图6分别是当理想状态下，基于图3和图4的示意图，但是这样需要消耗较多的显影液，以保证区域D和区域E对应的阻挡层蚀刻完全，从而使得后续在蚀刻金属图案时，源极引线210不会突出于源极230，延伸到源极230沟道中。

鉴于此，本申请提供一种在蚀刻不均匀时仍然不会导致源极230和漏极240短路的驱动电路200的控制开关，所述控制开关包括薄膜晶体管220，结合图1、图2、以及图7-图13所示，所述驱动电路200中的薄膜晶体管220含有源极230、漏极240和栅极260，源极230包括至少两个并列设置的源极分支231，以及连接各源极分支231的源极主干235；漏极240与所述源极230同层设置，包括至少一个漏极分支241，以及连接各所述漏极分支241的漏极主干245，所述漏极分支241与所述源极分支231并列且交替设置以形成沟道；所述栅极260与源极230、漏极240对应设置；其中，源极引线210与所述源极230连接，且所述源极引线210的延长线不与漏极分支231重叠。

需要说明的是，源极引线210既可以只与源极分支231连接，也可以只与源极主干235连接，还可以同时与源极分支231和源极主干235连接。当漏极分支241只有一条时，漏极主干245是漏极分支241的一部分，与驱动电路200中的其它结构连接。源极引线210的延长线不与漏极分支241重叠，更进一步的，源极引线210还不与漏极主干245甚至整个漏极240重叠。

本申请通过改变源极引线210与源极分支231的连接位置，使源极引线210的延长线不与所述漏极240重叠，此时源极引线210位于区域B或区域C中，进而缩减了区域B或区域C的空间，使得区域B或区域C消耗的显影液变少，导致区域D和区域E能够得到更多的显影能量，保证区域D和区域E对应的阻挡层蚀刻完全，从而改善金属层图案蚀刻不均匀的问题，使得源极引线210不会突出于源极230，延伸到源极230沟道中；而且即使出现蚀刻不均匀的问题，导致在蚀刻源极引线210的时候未将源极引线210的端部蚀刻干净，使得源极引线210的端部突出于源极分支231，但是由于源极引线210的延长线不与所述漏极分支241重叠，因此源极引线210的端部仍不会与漏极分支241相交；综上，采用本案中的驱动电路200，即使蚀刻不均匀时，也不会导致源极230和漏极240短路的情况发生，有利于提高产品的生产良率。

具体的，本申请提供以下多个实施例实现源极引线210的延长线不与所述漏极240重叠，防止刻不均匀时出现源极230和漏极240短路的情况。其中，如图7-10所示，所述源极引线设置在所述源极主干远离所述源极分支的一侧，与所述源极主干连接，且所述源极引线的延长线与所述漏极分支平行；是将源极引线与至少一个源极分支重叠，甚至是重合。而如图11-13所示，所述源极引线与源极分支的延长线垂直，且源极走线的延长线不与漏极重叠。

如图7所示，是一种驱动电路200的局部示意图，作为本申请的一实施例，公开了一种驱动电路200的控制开关，所述控制开关包括薄膜晶体管220，所述驱动电路还包括与所述薄膜晶体管220连接的源极引线210，所述薄膜晶体管220包括源极230和漏极240，所述源极230包括并列设置的第一源极分支232和第二源极分支233，以及连接第一源极分支232和第二源极分支233的源极主干235，此时第一源极分支232、源极主干235和第二源极分支233组成U型图案；所述漏极240包括第一漏极分支242，所述第一漏极分支242设置在第一源极分支232和第二源极分支233之间；所述源极引线210与所述第一源极分支232的端部连接，且所述源极引线210与所述源极分支231位于同一直线上，使得源极引线210同时还与源极主干235连接。此实施例中，不需要对现有薄膜晶体管220的结构进行改动，只需要改变源极引线210对第一源极分支232的连接位置即可；而且，当第一源极分支232或第二源极分支233与源极主干235垂直连接时，源极引线210与源极主干垂直连接，进而与第一源极分支232连接，从而增大了源极分支231与薄膜晶体管220的接触面积，提高了源极引线210对薄膜晶体管220的充电效果。

当然，如图8所示，源极引线210还可以与第二源极分支233相连，或者驱动电路200中设有两个源极引线210，一个源极引线210将VGL线与薄膜晶体管220连接，另一个源极引线210将两个薄膜晶体管220连接，即一个薄膜晶体管与两个源极引线210连接，具体根据使用情况进行设计，且在图2中有示出；此时，源极引线210的设计同样如上所述，源极引线210的一部分与源极分支231处于同一直线上。

如图9和图10所示，分别是两种含有不同类型薄膜晶体管220的驱动电路200示意图。图9中，所述源极分支231中，与所述源极主干235两端连接的为第一源极分支232和第二源极分支233，与所述源极主干235两端之间区域连接的为第三源极分支234，所述第三源极分支234设置在第一源极分支232与第二源极分支233之间，且与源极主干235的中端连接，所述源极230形状为两个并列相连的U型结构；所述漏极240包括第一漏极分支242、第二漏极分支243和漏极主干245，所述第一漏极分支242和所述第二漏极分支243分别与所述漏极主干245的两端连接，所述漏极240形状为U型结构。所述第一漏极分支242位于所述第一源极分支232和第三源极分支234之间，所述第二漏极分支243位于第二源极分支233和第三源极分支234之间；在远离所述漏极240的一侧，所述源极引线210与第三源极分支234连接，且与所述第三源极分支234位于同一直线上。当然所述源极引线210可以与第一源极分支232的延伸方向重叠，可以与第二源极分支233的延伸方向重叠，也可以两个源极引线210分别与第一源极分支232、第二源极分支233和第三源极分支234中的两者相连。

图10中，所述源极分支231中，与所述源极主干235两端连接的为第一源极分支232和第二源极分支233，与所述源极主干235两端之间区域连接的为第三源极分支234，所述第三源极分支234并列设置在第一源极分支232与第二源极分支233之间，所述源极230形状为多个并列相连的U型结构；所述漏极240包括第一漏极分支242、第二漏极分支243、漏极主干245和至少一个第三漏极分支244，所述第一漏极分支242和所述第二漏极分支243分别与所述漏极主干245的两端连接，所述第三漏极分支244并列设置在第一漏极分支242与第二漏极分支243之间，且与所述漏极主干245连接，所述漏极240形状同样为多个并列相连的U型结构。

所述第一漏极分支242位于所述第一源极分支232和第三源极分支234之间，所述第二漏极分支243位于第二源极分支233和第三源极分支234之间，所述第三漏极分支244位于相邻两个所述第三源极分支234之间。在远离所述漏极240的一侧，所述源极引线210与第一源极分支232的延伸方向重叠；当然，还可以与第二源极分支233的延伸方向重叠，可以与第三源极分支234的延伸方向重叠，也可以两个源极引线210分别与第一源极分支232、第二源极分支233和第三源极分支234中的两者相连。

在本实施例中，所有源极分支231和漏极分支241均为条状结构，可为矩形、椭圆形或其它形状。源极分支231的延伸方向与源极主干235的延伸方向相互垂直，漏极分支241的延伸方向与漏极主干245的延伸方向互相垂直；当然，源极分支231的延伸方向与源极主干235的延伸方向之间的夹角可以形成锐角，同时漏极分支241的延伸方向与漏极主干245的延伸方向之间的夹角也为锐角。

在图7-10中，源极分支231、源极主干235、漏极分支241和漏极主干245的宽度都相等，相邻源极分支231与漏极分支241之间的沟道宽度也相等，从而提高薄膜晶体管220的导电性能。

另外，为了进一步防止源极230和漏极240短路，本实施例中还将与所述源极引线210的宽度做窄，使得源极引线210的宽度小于源极分支231的宽度，使得在蚀刻阻挡层图案时，有更多的显影能量能够汇聚在源极分支231与漏极分支241之间，使得在后续金属图案蚀刻工艺中将图案蚀刻完全；同时由于源极引线210的宽度较窄，在蚀刻源极引线210时对应需要的阻挡层图案较窄，即使当显影能量不足的时候，使得阻挡层图案未蚀刻完全，导致源极引线210的侧面变宽，由于源极引线210与漏极分支241之间存在较大的间距，因此源极引线210很难与漏极240连接，导致源极230和漏极240短路。

当然源极引线210的宽度可以与源极分支231的宽度相等，使得源极引线210与源极分支231的延长线重合，使得薄膜晶体管220的导电效果更加均匀。同时还可以使源极引线210的宽度小于源极分支231与漏极分支241之间的间距，这样源极引线210在出现蚀刻不均匀，导致源极引线210未与源极分支231重合时，当源极引线210与源极分支231的延长线方向有部分重叠，源极引线210也不会与漏极240连接，使得源极230和漏极240短路。

如图11所示，是另一种驱动电路200的局部示意图，作为本申请的另一实施例，还公开了另一种驱动电路200的控制开关，所述控制开关包括薄膜晶体管220，所述驱动电路还包括与所述薄膜晶体管220连接的源极引线210，所述薄膜晶体管220包括源极230和漏极240，所述源极230包括并列设置的第一源极分支232和第二源极分支233，以及与第一源极分支232和第二源极分支233连接的源极主干235，所述第一源极分支232和第二源极分支233分别连接到所述源极主干235的两端；所述漏极240包括第一漏极分支242，所述第一漏极分支242设置在所述第一源极分支232和第二源极分支233之间的沟道中。

所述薄膜晶体管220还包括延伸部250，所述延伸部250与所述第一源极分支232远离源极主干235的端部连接，在第一方向上，与所述延伸部250连接的所述第一源极分支突出于其它源极分支，且与所述延伸部连接的所述源极引线的端部突出所述漏极主干远离所述源极的一侧边；其中，所述第一方向为所述源极分支的延伸方向。

本实施例中，在将第一源极分支232朝漏极240方向延长后，使得延长的部分形成延伸部250，且延伸部250突出于漏极240，这样源极引线210连接在突出于漏极240的延伸部250部分，且源极230的延长线不会与漏极240重叠。因此，不需要改变源极引线210的形状，只需要改变源极引线210的位置即可；在本实施例中，同样通过改变源极引线210，使得在蚀刻源极230和漏极240图案时，第一源极分支232附近能够得到较多的显影能量，使对应的阻挡层图案蚀刻完全，从而在后续蚀刻工艺中将第一源极分支232与第一漏极分支242之间的沟道蚀刻完全。而且即使在蚀刻源极引线210的时候未将源极引线210的端部蚀刻干净，使得源极引线210的端部从第一源极分支232中突出，但是由于源极引线210的延长线不与所述漏极240重叠，源极引线210的端部仍不会与漏极240相交；因此本实施例在蚀刻不均匀时，同样不会导致源极230和漏极240短路的情况发生，有利于提高产品的生产良率。

当然，如图12所示，可以在第二源极分支233朝向漏极240的一端上设有延伸部250，源极引线210与延伸部250垂直连接，延伸部250的具体设计参考上述与第一源极分支232连接的延伸部250，在此不做过多赘述；或者驱动电路200中设有两个源极引线210，此时第一源极分支232和第二源极分支233都设有延伸部250，两个源极引线210分别与第一源极分支232或第二源极分支233连接，具体根据使用情况进行设计。

而且，本实施例同样适用于其它类型的薄膜晶体管220，包括图9中含有三个源极分支231的薄膜晶体管220，以及图10中超过三个源极分支231的薄膜晶体管220，但是延伸部250只与源极230两端的第一源极分支232和/或第二源极分支233相连，具体细节在图11中已示出，在此不做过多赘述。

如图13所示，公开了另一种驱动电路200，与上一实施例的不同之处在于，所述延伸部250与所述第一源极分支232和/或第二源极分支233的另一端连接，即所述延伸部250为所述漏极分支241朝向所述漏极240梳柄部的延长部分；所述延伸部250的一端与所述第一源极分支232连接，另一端与所述源极主干235的延长线垂直连接，所述源极引线210与所述源极主干235的延长线重合。具体的，由于源极230的形状为U型，第一源极分支232与源极主干235之间的连接处并非是直角，本实施例将第一源极分支232与源极主干235一同延伸直至相交，交点与第一源极分支232之间的部分为延伸部250，交点与源极主干235的部分为源极引线210的一部分，源极引线210垂直于延伸部250并穿过延伸部250与源极主干235重合。

本实施例中，将源极引线210做到源极主干235的延长线方向，且将源极引线210同时与第一源极分支232和源极主干235连接，提高源极引线210对薄膜晶体管220的充电效果；另外即使在蚀刻源极引线210的时候未将源极引线210的端部蚀刻干净，使得源极引线210的端部从延伸部250中突出，也只会突出到源极主干235中，不会与漏极240相连，因此不会出现源极230和漏极240短路的情况。

至于本实施例中的薄膜晶体管220类型，源极引线210与其它源极分支231中延伸部250的连接方式，同样可以结合上述的实施例，在此不一一赘述。

如图14所示，是一种显示面板的示意图，作为本申请的另一实施例，还公开了一种显示面板400，所述显示面板400包括图1所示的阵列基板100，与所述阵列基板100相对设置的彩膜基板500，以及设置在所述阵列基板100和彩膜基板500之间的液晶层600，所述阵列基板100的非显示区含有上述驱动电路200。另外，本申请中的薄膜晶体管220不仅适用于非显示区中的阵列基板行驱动电路，同样适用于所述阵列基板100显示区中的主动开关。

本申请的技术方案可以广泛用于各种显示面板，如TN(Twisted Nematic，扭曲向列型)显示面板、IPS(In-Plane Switching，平面转换型)显示面板、VA(VerticalAlignment，垂直配向型)显示面板、MVA(Multi-Domain Vertical Alignment，多象限垂直配向型)显示面板，当然，也可以是其他类型的显示面板，均可适用上述方案。

需要说明的是,本申请的发明构思可以形成非常多的实施例，但是申请文件的篇幅有限，无法一一列出，因而，在不相冲突的前提下,以上描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例，各实施例或技术特征组合之后，将会增强原有的技术效果。

以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。