一种驱动电路的控制开关、阵列基板和显示面板

技术领域

本申请涉及显示技术领域，尤其涉及一种驱动电路的控制开关、阵列基板和显示面板。

背景技术

目前，显示技术被广泛应用于电视、手机以及公共信息的显示，用于显示画面的显示面板也多种多样，而且可以显示丰富多彩的画面。越来越多的显示面板，例如薄膜晶体管液晶显示面板(Thin Film Transistor-Liquid Crystal Display，简称TFT-LCD)，有机发光显示面板(Organic Light Emitting Diode，简称OLED)等，都需要利用阵列基板行驱动(Gate Driver on Array，简称GOA)技术，将阵列基板行驱动电路集成在显示面板中的阵列基板上，形成对显示面板的扫描驱动，从而可以从材料成本和制作工艺两方面降低产品成本。

通常在制作GOA电路时，将薄膜晶体管中的源极、漏极与源极引线同层设置且同时蚀刻形成，但是在进行蚀刻工艺时容易出现蚀刻不均匀的问题；而且随着GOA电路的集成度越来越高，使得源极和漏极之间的间距越来越小，因此当蚀刻不均匀时，会导致源极引线同时与源极、漏极连接，使得源极和漏极发生短路。

发明内容

本申请的目的是提供一种驱动电路的控制开关、阵列基板和显示面板，防止驱动电路在蚀刻不均匀时导致源极和漏极短路的情况发生。

本申请公开了一种驱动电路的控制开关，所述控制开关包括薄膜晶体管，所述驱动电路还包括与所述薄膜晶体管连接的源极引线，所述薄膜晶体管包括源极、漏极和栅极，所述源极包括至少两个并列设置的源极分支，以及连接各源极分支的源极主干；所述漏极包括至少一个漏极分支，以及连接各所述漏极分支的漏极主干，所述漏极分支与所述源极分支并列且交替设置以形成沟道；所述栅极与所述源极、漏极对应设置，与所述源极引线直接连接的所述源极分支为第一源极分支，与所述第一源极分支相邻的所述漏极分支上设有凹槽，所述凹槽的开口朝向所述源极引线，且所述源极引线的延长线与所述凹槽重叠。

可选的，所述凹槽的长度大于所述源极引线的宽度，且所述源极引线的延长线位于所述凹槽内；其中，所述凹槽的长度方向与所述源极引线的宽度方向相同。

可选的，在所述凹槽的长度方向上，所述凹槽两端的深度小于所述凹槽两端之间位置处的深度；其中，所述凹槽的深度方向与所述漏极分支的宽度方向相同。

可选的，所述凹槽的形状为圆弧形。

可选的，所述凹槽的形状为方形，且所述凹槽的深度为0.1-0.5um；其中，所述凹槽的深度方向与所述漏极分支的宽度方向相同。

可选的，所述薄膜晶体管与一个所述源极引线连接，且不与所述源极引线直接连接的所述源极分支为第二源极分支；所述第一源极分支的数量只有一条，所述第二源极分支的数量至少为一条，所述第一源极分支和一个所述第二源极分支分别与所述源极主干的两端连接；与所述第一源极分支相邻设置的所述漏极分支为第一漏极分支，所述第一漏极分支上设有凹槽，所述凹槽的开口朝向所述源极引线，且所述源极引线的延长线与所述凹槽重叠。

可选的，所述薄膜晶体管与两个所述源极引线连接，所述第一源极分支的数量有两个，两个所述第一源极分支分别与所述源极主干的两端连接；与所述第一源极分支相邻设置的所述漏极分支为第一漏极分支，所述第一漏极分支并列设置在两个所述第一源极分支之间；两个所述源极引线分别位于所述薄膜晶体管的两侧，与所述第一源极分支一一对应连接，所述第一漏极分支的两侧分别设有一个凹槽，所述凹槽的开口朝向对应的所述源极引线，且所述源极引线的延长线与对应的所述凹槽重叠。

可选的，在所述源极引线的长度方向，两个所述源极引线不重叠，两个所述凹槽不重叠。

本申请还公开了一种阵列基板，所述阵列基板包括如上所述的驱动电路，和被所述驱动电路驱动的扫描线。

本申请还公开了一种显示面板，包括如上所述的阵列基板，与所述阵列基板相对设置的彩膜基板，以及设置在所述阵列基板和彩膜基板之间的液晶层。

相对于目前将薄膜晶体管中源极分支和漏极分支之间的沟道间距设为相等的方案来说；本申请通过在与所述第一源极分支相邻的所述漏极分支上开设凹槽，虽然并未增加漏极分支和源极分支之间的沟道间距，但是增大了源极引线到漏极分支的间距，这样在对整个源极、漏极和源极引线所在的金属层蚀刻时，若出现蚀刻不均匀的问题，即使未将源极引线的端部蚀刻干净，使得源极引线的端部从第一源极分支中突出，由于源极引线朝凹槽的开口突出，因此源极引线最多延伸到开口内，而不会与漏极相交，也不会导致源极和漏极短路，因此本申请的凹槽设计有利于提高产品的生产良率。

附图说明

所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1是一种阵列基板的平面示意图；

图2是图1中M位置的放大图；

图3是一种示例性的GOA局部示意图；

图4是另一种示例性的GOA局部示意图；

图5是基于图3在理想状态下的示意图；

图6是基于图4在理想状态下的示意图；

图7是本申请一实施例提供的一种只有一条源极引线的驱动电路的局部示意图；

图8是基于图7含有另一种薄膜晶体管的驱动电路的局部示意图；

图9是基于图7含有另一种薄膜晶体管的驱动电路的局部示意图；

图10是本申请另一实施例提供的一种有两条源极引线的驱动电路的局部示意图；

图11是基于图10含有另一种薄膜晶体管的驱动电路的局部示意图；

图12是本申请另一实施例提供的一种凹槽为圆弧形的驱动电路的局部示意图；

图13是本申请一实施例提供的一种显示面板的示意图。

其中，100、阵列基板；200、驱动电路；201、第一薄膜晶体管；202、第二薄膜晶体管；203、第三薄膜晶体管；204、第四薄膜晶体管；210、源极引线；220、薄膜晶体管；230、源极；231、源极分支；232、第一源极分支；233、第二源极分支；234、源极主干；240、漏极；241、漏极分支；242、第一漏极分支；243、第二漏极分支；244、漏极主干；245、凹槽；260、栅极；300、扫描线；400、显示面板；500、彩膜基板；600、液晶层。

具体实施方式

需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。

在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。

另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

下面参考附图和可选的实施例对本申请作详细说明，需要说明的是,在不相冲突的前提下,以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。

如图1和图2所示，是一种阵列基板的平面示意图，在阵列基板100的显示区设有扫描线300，在阵列基板100的非显示区设有驱动电路200，具体可为阵列基板行驱动电路，驱动电路200含有帧起始信号线(STV)、栅电压控制线(VGL)、时钟信号线(CKV)和多个GOA单元，GOA单元的输入端与STV、VGL和CKV连接，输出端与扫描线300连接，对扫描线300驱动；其中，栅电压控制线通过源极引线210与GOA单元中的一个薄膜晶体管220连接，对薄膜晶体管220充电。

具体的，所述GOA单元包括第一薄膜晶体管201、第二薄膜晶体管202、第三薄膜晶体管203和第四薄膜晶体管204，所述第一薄膜晶体管201的源极230分别通过两条所述源极引线210与所述栅电压控制线、所述第二薄膜晶体管202的源极230连接，所述第一薄膜晶体管201的漏极240分别与所述第三薄膜晶体管203的源极230、第四薄膜晶体管204的栅极260连通，所述第一薄膜晶体管201的栅极260与所述第二薄膜晶体管202的栅极260连接；所述第二薄膜晶体管202的漏极240与所述第四薄膜晶体管204的源极230连接，所述第二薄膜晶体管202的栅极260与所述第四薄膜晶体管204的栅极260连接；所述第三薄膜晶体管203的漏极240与所述帧起始信号线连通，所述第四薄膜晶体管204的漏极240与所述时钟信号线连通。

在图2中示出的GOA单元中，含有四个相互连通的薄膜晶体管，以及其它的走线，图中可以看出有三个空白区域，即区域A、区域B和区域C；在区域B和区域C之间，两个薄膜晶体管220通过源极引线210连通，在将金属层蚀刻成源极230、漏极240和其它金属线图案前，需要在源极230、漏极240和其它金属线图案上形成蚀刻阻挡层，然后利用显影液形成阻挡层图案，由于区域B和区域C的面积较大，需要消耗较多的显影液，使得区域D和区域E吃到的显影能量变少，进而使区域D和区域E对应的阻挡层不易蚀刻完全，最后在蚀刻金属层图案时出现蚀刻不均匀的问题，导致区域D和区域E对应的源极230和漏极240发生短路。

如图3和图4所示，是两种示例性的GOA局部示意图，当区域D和区域E对应的金属图案未蚀刻均匀时，图3和图4中源极引线210会延伸到薄膜晶体管220的源极230沟道中，甚至是与漏极240连通，导致源漏极240短路。

图5和图6分别是当理想状态下，基于图3和图4的示意图，但是这样需要消耗较多的显影液，以保证区域D和区域E对应的阻挡层蚀刻完全，从而使得后续在蚀刻金属图案时，源极引线210不会突出于源极230，延伸到源极230沟道中。

鉴于此，本申请提供一种在蚀刻不均匀时仍然不会导致源极230和漏极240短路的驱动电路200的控制开关，如图7-12所示，所述控制开关包括薄膜晶体管220，所述驱动电路200还包括与所述薄膜晶体管220连接的源极引线210，所述薄膜晶体管220包括源极230、漏极240和栅极260，所述源极230包括至少两个并列设置的源极分支231，以及连接各源极分支231的源极主干234；所述漏极240与所述源极230同层设置，包括至少一个漏极分支241，以及连接各所述漏极分支241的漏极主干244，所述漏极分支241与所述源极分支231并列且交替设置以形成沟道；所述栅极260与所述源极230、漏极240对应设置，具体可以设置在所述源极230和漏极240的上方，也可以设置在所述源极230和漏极240的下方；与所述源极引线直接连接的所述源极分支231为第一源极分支232，不与所述源极引线210直接连接的所述源极分支231为第二源极分支233；与所述第一源极分支232相邻的所述漏极分支241上设有凹槽245，所述凹槽245的开口朝向所述源极引线210，且所述源极引线210的延长线与所述凹槽245重叠。

需要说明的是，当漏极分支241只有一条时，漏极主干244是漏极分支241的一部分，与驱动电路200中的其它结构连接。

相对于目前将薄膜晶体管220中源极分支231和漏极分支241之间的沟道间距设为相等的方案来说；本申请通过在与所述第一源极分支232相邻的所述漏极分支241上开设凹槽245，使凹槽245正对着源极引线210，虽然并未增加漏极分支241和源极分支231之间的沟道间距，但是增大了源极引线210到漏极分支241的距离；这样在对整个源极230、漏极240和源极引线210所在的金属层蚀刻时，虽然由于区域B和区域C的空白区域较大，需要消耗的蚀刻液更多，使得区域D和区域E中的蚀刻液不足，导致区域D和区域E中金属图案出现蚀刻不均匀的问题，即使未将源极引线210的端部蚀刻干净，使得源极引线210的端部从第一源极分支232中突出，由于在漏极分支241上做了凹槽245这样的避空设计，因此源极引线210最多延伸到开口内，而不会与漏极240相交，也不会导致源极230和漏极240短路，因此本申请的凹槽245设计有利于提高产品的生产良率。

具体的实施例如下所示，其中，图7-9对应的实施例中，薄膜晶体管220与一条源极引线210连接；图10-11对应的实施例中，薄膜晶体管220与两条源极引线210连接。

如图7所示，在一实施例中，所述薄膜晶体管220与一个所述源极引线210连接，所述源极230包括一个第一源极分支232和一个第二源极分支233，所述第一源极分支232和所述第二源极分支233分别与所述源极主干234的两端连接，所述源极引线210与所述第一源极分支232垂直连接；所述漏极240包括设置在所述第一源极分支232和所述第二源极分支233之间的第一漏极分支242，所述第一漏极分支242上设有凹槽245，所述凹槽245的开口朝向所述源极引线210，且所述源极引线210的延长线与所述凹槽245重叠。

本实施例中，第一源极分支232、第二源极分支233和漏极分支241的数量只有一个，源极230的形状为U型，漏极分支241与第一源极分支232之间的间距，等于漏极分支241与第二源极分支233之间的间距，在漏极分支241上设置凹槽245后，第一源极分支232与漏极分支241之间的最短距离并未改变，并不影响源极230和漏极240整体上的导电效果，因此薄膜晶体管220导电效果仍然比较均匀。本实施例采用的薄膜晶体管220为最简单的类型，其结构和制程较为简单，但是本申请针对的薄膜晶体管220的类型并不局限于这一种，可以通过增加第二源极分支233和漏极分支241的数量提高薄膜晶体管220中的沟道数量，提高薄膜晶体管220的性能，具体参考图8和图9。

如图8所示，所述薄膜晶体管220与一个所述源极引线210连接，所述源极230包括一个第一源极分支232和两个第二源极分支233，所述第一源极分支232和一个所述第二源极分支233分别与所述源极主干234的两端连接，另一个第二源极分支233位于两者之间，所述源极引线210与所述第一源极分支232垂直连接；所述漏极240包括设置在所述第一源极分支232和所述第二源极分支233之间的第一漏极分支242，以及设置在两个第二源极分支233之间的第二漏极分支243，所述第一漏极分支242与第二漏极分支243连接到漏极主干244的两端；所述第一漏极分支242上设有凹槽245，所述凹槽245的开口朝向所述源极引线210，且所述源极引线210的延长线与所述凹槽245重叠。

如图9所示，所述薄膜晶体管220与一个所述源极引线210连接，所述源极230包括一个第一源极分支232和三个第二源极分支233，所述第一源极分支232和一个所述第二源极分支233分别与所述源极主干234的两端连接，其它两个第二源极分支233位于两者之间，所述源极引线210与所述第一源极分支232垂直连接；所述漏极240包括设置在所述第一源极分支232和所述第二源极分支233之间的第一漏极分支242，以及设置在两个第二源极分支233之间的第二漏极分支243，所述第一漏极分支242与一个第二漏极分支243连接到漏极主干244的两端；所述第一漏极分支242上设有凹槽245，所述凹槽245的开口朝向所述源极引线210，且所述源极引线210的延长线与所述凹槽245重叠。

在图8对应的实施例中，源极230有三个源极分支231，源极230的形状类似于W型；漏极240有两个漏极分支241，漏极240的形状类似于U型。图9对应的实施例中，源极230有四个源极分支231，源极230的形状类似于三个并排的U型结构；漏极240有三个漏极分支241，漏极240的形状类似于W型。相对于图7中的薄膜晶体管220而言，图8和图9中的沟道数量更多，薄膜晶体管220的性能更好；当然，薄膜晶体管220中源极分支231的数量可以超过四个，漏极分支241的数量对应可以超过三个，在此不一一列举。

上述图7-9中示出的是与一个源极引线210连接的薄膜晶体管220结构，而图10-11则示出的是与两个源极引线210连接的薄膜晶体管220结构，具体的，如图10所示，所述薄膜晶体管220与两个所述源极引线210连接，所述源极230包括两个第一源极分支232，两个所述第一源极分支232分别与所述源极主干234的两端连接；所述漏极240包括第一漏极分支242，所述第一漏极分支242并列设置在两个所述第一源极分支232之间；两个所述源极引线210分别位于所述薄膜晶体管220的两侧，与所述第一源极分支232一一对应连接，所述第一漏极分支242的两侧分别设有一个凹槽245，所述凹槽245的开口朝向对应的所述源极引线210，且所述源极引线210的延长线与对应的所述凹槽245重叠。

图10对应的实施例中，薄膜晶体管220与两个源极引线210连接，且源极230只有两个源极分支231，漏极240只有一个漏极分支241，而漏极分支241的两侧都设有与源极引线210对应的凹槽245，这样不论哪个源极引线210在蚀刻不均匀时突出于对应的源极分支231，都会由于漏极分支241中的避空设计，而不容易与漏极240接触。

其中，两个源极引线210不在同一直线上，虽然两个源极引线210都垂直于第一源极分支232，但是两个源极引线210与源极主干234之间的距离不同，而第一漏极分支242两侧的凹槽245同样不重叠；防止凹槽245相邻设置后，使得夹在两个凹槽245中间的第一漏极分支242的宽度过小，使得第一漏极分支242的导电性能变差。

如图11所示，所述薄膜晶体管220与两个所述源极引线210连接，所述源极230包括两个第一源极分支232和一个第二源极分支233，两个所述第一源极分支232分别与所述源极主干234的两端连接，所述第二源极分支233位于两个第一源极分支232之间，与源极主干234的中端连接；所述漏极240包括漏极主干244和两个第一漏极分支242，两个所述第一漏极分支242分别连接到漏极主干244的两端，且并列设置在所述第一源极分支232和第二源极分支233之间；两个所述源极引线210分别位于所述薄膜晶体管220的两侧，与薄膜晶体管220两侧的第一源极分支232一一对应连接，两个所述第一漏极分支242上各设有一个凹槽245，所述凹槽245的开口朝向对应的所述源极引线210，且所述源极引线210的延长线与对应的所述凹槽245重叠。

图11对应的实施例中，薄膜晶体管220与两个源极引线210连接，且薄膜晶体管220中有三个源极分支231和两个漏极分支241，源极230的形状类似于W型，漏极240的形状类似于U型；此时两个凹槽245的位置可以重叠，不会导致第一漏极分支242的宽度出现过小的情况。当然，薄膜晶体管220中的第二源极分支233的数量可以超过一个，漏极240对应设有一个以上的第二漏极分支243，第二漏极分支243并列地设置在相邻第二源极分支233之间。

在图7-11中，以源极引线210的宽度方向为凹槽245的长度方向，其中，所述凹槽245的长度大于所述源极引线210的宽度，且所述源极引线210的延长线位于所述凹槽245内，即所述源极引线210在其延伸方向上的投影处于凹槽245的开口内，使得源极引线210的延长线不会与凹槽245上下两侧的漏极分支241重叠。

而且，所述凹槽245的形状可以为方形，以漏极分支241的宽度方向为凹槽245的深度方向，凹槽245各处的深度相同，此时凹槽245的结构均匀，在蚀刻过程中容易保证其蚀刻精度。其中，凹槽245的深度为0.1-0.5um；由于在蚀刻源极和漏极所在的金属膜层时，需要先在整个阵列基板的表面铺设一层金属层，然后在金属层上形成光刻胶，接着利用掩膜版对光刻胶进行光照，形成光刻胶图案，透过光刻胶图案对金属层进行蚀刻，以在显示区形成扫描线，在非显示区形成驱动电路；其中，普通的半色调掩膜版(Half Tone Mask)在驱动电路中的最小间隙为5.5um，在显示区中的最小间隙为5.7um；而单狭缝掩模板(Single SlitMask，SSM)在GOA区域的最小间隙为2.1um，在显示区中的最小间隙为2.2um。

由于每补偿0.1um的掩膜版间隙，需要将掩膜版的厚度降低400-800A，因此可以针对不同的现象进行补偿。本申请对驱动电路中容易发生短路的区域D和区域E进行宽度补偿，在与所述第一源极分支232相邻的所述漏极分支241上开设凹槽245，即增加第一源极分支232与相邻所述漏极分支241之间的间距，由于工艺制程的限制，发明人通过多次实验发现，当对区域D和区域E增加1-5兆焦耳的曝光量时，使得掩膜版的厚度降低800-2000A，使第一源极分支232与相邻所述漏极分支241之间的间距增大0.1um-0.5um，通过凹槽245补充0.1倍的原沟道宽度，此时能够极大地克服区域D和区域E中出现的短路问题，GOA的良率得到了极大地提高，同时在曝光显影的制程中消耗的能量也不高，利于生产。

如图12所示，当然凹槽245的形状还可以是圆弧形，凹槽245的圆心处于源极引线210的延长线方向，从凹槽245两端到凹槽245中间，其深度逐渐增加。由于蚀刻不均匀的问题，导致源极引线210容易突出于源极分支231，但是源极引线210的突出部分的两侧由于会与蚀刻液接触，导致突出部分的两侧变窄，使得突出部变成类似于箭头的形状；因此将凹槽245的形状设计为适应于突出部的形状，使得突出部各处与凹槽245各处的距离相近，有利于提高源极230和漏极240之间的均匀导电效果。进一步的，圆弧形凹槽245的弧底与凹槽245顶部的间距为0.1-0.5um，有利于保障GOA的良率。凹槽245的形状还可以是其它不规则的形状，如阶梯型或梯形等，凹槽245的深度也可以设置为0.1-0.5um之间。

在本申请中，所有源极分支231和漏极分支241均为条状结构，可为矩形、椭圆形或其它形状，源极分支231的延伸方向与源极主干234的延伸方向相互垂直，漏极分支241的延伸方向与漏极主干244的延伸方向互相垂直；当然，源极分支231的延伸方向与源极主干234的延伸方向之间的夹角可以形成锐角，同时漏极分支241的延伸方向与漏极主干244的延伸方向之间的夹角也为锐角。而且，源极分支231、源极主干234、漏极分支241和漏极主干244的宽度都相等，相邻第二源极分支233与漏极分支241之间的沟道宽度也相等，从而提高薄膜晶体管220的导电性能。

如图13所示，是一种显示面板的示意图，作为本申请的另一实施例，还公开了一种显示面板400，所述显示面板400包括图1所示的阵列基板100，与所述阵列基板100相对设置的彩膜基板500，以及设置在所述阵列基板100和彩膜基板500之间的液晶层600；所述阵列基板100的非显示区含有上述驱动电路200。另外，本申请中的薄膜晶体管220不仅适用于非显示区中的阵列基板行驱动电路，同样适用于所述阵列基板100显示区中的主动开关。

本申请的技术方案可以广泛用于各种显示面板，如TN(Twisted Nematic，扭曲向列型)显示面板、IPS(In-Plane Switching，平面转换型)显示面板、VA(VerticalAlignment，垂直配向型)显示面板、MVA(Multi-Domain Vertical Alignment，多象限垂直配向型)显示面板，当然，也可以是其他类型的显示面板，均可适用上述方案。

需要说明的是,本申请的发明构思可以形成非常多的实施例，但是申请文件的篇幅有限，无法一一列出，因而，在不相冲突的前提下,以上描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例，各实施例或技术特征组合之后，将会增强原有的技术效果。

以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。