基于国产器件的可校准多通道视频信号采集装置及方法

技术领域

本发明涉及信号采集处理电路设计领域，具体为一种基于国产器件的可校准多通道视频信号采集装置及方法。

背景技术

在现代电子设备中，通过信号采集处理电路将模拟信号转换为数字信号进行处理极为常见。例如在电子战接收机中，信号通过检波器被变换为视频信号，需要相应的电路对其进行采集处理。在多波束比幅测向接收机中，保证各通道幅度的一致性是实现良好测向精度的重要条件。FPGA由于其具有可编程、可多路并行处理、接口丰富等优势使得其在信号采集电路中得到广泛应用。

目前现有的视频信号采集产品基本都是基于进口器件，基于完全国产自主可控器件的视频信号采集装置尚未见到报道。

发明内容

为了避免现有技术的不足，本发明提出一种基于国产器件的可校准多通道视频信号采集装置。

实现本发明目的的技术方案为：一种基于国产器件的可校准多通道视频信号采集装置，包括：若干个视频信号采集通道、时钟模块、数据处理传输模块、电源模块以及电压转换模块，所述若干条视频信号采集通道用于采集视频数据，并将数据并行传递给数据处理传输模块，所述数据处理传输模块用于对各个通道视频信号幅度进行校准和幅度一致性补偿，所述电源模块通过电压转换模块将电源电压转化为数据处理传输模块、视频信号采集通道所需电压后供给数据处理传输模块、视频信号采集通道，所述时钟模块用于为数据处理传输模块提供主时钟信号。

优选地，每条视频信号采集通道包括模拟开关、运算放大器、双通道A/D模数转换器，所述模拟开关用于选择将外部视频信号输入或者参考电平输入至运算放大器，所述运算放大器用于将视频信号转换至双通道A/D模数转换器的量程范围，所述双通道A/D模数转换器用于将模拟视频信号转换为数字视频信号。

优选地，所述数据处理传输模块包括FPGA和FLASH，FPGA读取FLASH中设置的通道基准值，FPGA控制各个视频信号采集通道的模拟开关，选择板卡的参考电平输入至运算放大器，FPGA接收各个视频信号采集通道的ADC采样数据，FPGA以通道基准值为参考，对各个视频信号采集通道的量化值进行补偿校正，使得补偿后各个视频信号采集通道的量化幅度与通道基准值一致，获得补偿值；FPGA将各个视频信号采集通道的模拟开关切换至外部视频信号输入，各视频信号采集通道采集外部输入的视频信号，FPGA利用补偿值对视频信号进行补偿校正。

优选地，所述数据处理传输模块接收外部提供的修正值，根据修正值对各通道幅度进行修正。

本发明还提出了一种基于国产器件的可校准多通道视频信号采集方法，包括：

若干个视频信号采集通道采集参考电平；

数据处理传输模块以通道基准值为参考，对各个视频信号采集通道的量化值进行补偿校正，使得补偿后量化幅度与通道基准值一致，获得补偿值；

若干个视频信号采集通道采集视频信号；

数据处理传输模块利用补偿值对视频信号进行补偿。

本发明与现有技术相比，其显著优点为：本发明所使用的全部元器件均为国产化产品，自主可控，同时电路由多个视频采集通道与数据处理传输模块组成，具有多通道同步实时采样、电路可并用扩展等优点，能实现对多路视频信号的实时同步采集和传输。

附图说明

图1为可校准多通道视频信号采集装置原理框图。

图2为视频信号采集通道原理图。

图3为FPGA内部视频信号幅度一致性补偿工作流程图。

图4为扩展使用时同步传输方案示意图。

图5为实施例中一种基于国产器件的可校准多通道视频信号采集装置的原理图。

具体实施方法

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。因此，以下具体实施方式和附图仅是对本发明的技术方案的示例性说明，而不应当视为本发明的全部或者视为对本发明技术方案的限制或限定。

一种基于国产器件的可校准多通道视频信号采集装置，包括：若干个视频信号采集通道、时钟模块、数据处理传输模块、电源模块以及电压转换模块，所述若干条视频信号采集通道用于采集视频数据，并将数据并行传递给数据处理传输模块，所述数据处理传输模块用于对各个通道视频信号幅度进行校准和幅度一致性补偿，所述电源模块通过电压转换模块将电源电压转化为数据处理传输模块、视频信号采集通道所需电压后供给数据处理传输模块、视频信号采集通道，所述时钟模块用于为数据处理传输模块提供主时钟信号。

进一步的实施例中，每条视频信号采集通道包括模拟开关、运算放大器、双通道A/D模数转换器，所述模拟开关用于选择将外部视频信号输入或者参考电平输入至运算放大器，所述运算放大器用于将视频信号转换至双通道A/D模数转换器的量程范围，所述双通道A/D模数转换器用于将模拟视频信号转换为数字视频信号。

进一步的实施例中，所述数据处理传输模块包括FPGA和FLASH，FPGA读取FLASH中设置的通道基准值，FPGA控制各个视频信号采集通道的模拟开关，选择板卡的参考电平输入至运算放大器，FPGA接收各个视频信号采集通道的ADC采样数据，FPGA以通道基准值为参考，对各个视频信号采集通道的量化值进行补偿校正，使得补偿后各个视频信号采集通道的量化幅度与通道基准值一致，获得补偿值；FPGA将各个视频信号采集通道的模拟开关切换至外部视频信号输入，各视频信号采集通道采集外部输入的视频信号，FPGA利用补偿值对视频信号进行补偿校正。

进一步的实施例中，所述数据处理传输模块接收外部提供的修正值，根据修正值对各通道幅度进行修正。

本发明的工作过程为：电压转换模块接收电源模块输入的电源转换为电路需要的直流电平，再经LDO电源转换为FPGA、FLASH需要的直流电源，各通道的运算放大器将外部输入的视频信号转换至ADC的电平量程范围内，ADC将量化数据输入至FPGA，FPGA对多路ADC采集的信号进行汇总处理，然后可根据需要将产生的数据通过LVDS电平或FPGA的GTH高速接口输出。

在所述各个视频信号采集通道内，通过运放及分压电路将输入的视频信号电压范围转换至ADC的电平量程范围内，ADC采样后将量化数据输出至FPGA。所述数据处理传输模块的FPGA为各ADC提供采样时钟，对各个ADC产生的数字信号进行并行接收处理。

为避免运放及分压电路引入的通道幅度差异、便于后续对各通道数据的处理，FPGA利用各通道的模拟开关和参考电压对各个通道视频信号幅度进行校准和幅度一致性补偿。进一步的，FPGA可接受并存储外部输入的修正值，对各通道幅度进行额外的修正。

FPGA的LVDS接口和GTH高速接口支持通过背板方式连接其他装置，实现数据传输信号功能。

进一步的，FPGA的GTH接口设计支持JESD204B协议，采用子类1工作模式传输数据时具有确定性延迟特点，无需额外编写同步逻辑，可实现使用多个多通道视频信号采集装置过程中的数据同步。

实施例

一种基于国产器件的可校准多通道视频信号采集装置，原理框图如图1所示，包括包含所述装置主要包括由FPGA(JFM7K325T)和FLASH(JFM25F128A-E8)组成的数据处理传输模块，32个由运算放大器(SGM8061XN5/TR)、双通道A/D模数转换器(B9288N)组成的视频信号采集通道，由钟芯片(GMD950C)构成的时钟模块。各路视频信号采集通道的输入通过天水天光的二选一开关(XQG19)选择外部输入或本板2V的参考电平。同时，电路使用DC/DC电源(SM4630AMPV-Q、SM4644MPY)和LDO电源(SM3070P)，电压转换芯片(SGM3204)和LDO(SGM2209)。

图1中所述的DC/DC电源接收外部输入的DC12V转换为电路需要的DC3.3V、DC5V、DC5V5、DC1.8V和DC1V，再经LDO电源和电压逆变器转换为FPGA、运算放大器、ADC需要的直流电源；由ARM监控各电源模块的工作状态，控制各电源模块的上电顺序，各个采样通道包含运算放大器、ADC，运算放大器将外部输入的视频信号(电压范围0～5V)转换至ADC的量程范围(0.4～1.4V)内，每个通道的8bit量化数据并行输出至FPGA，FPGA对32个通道的数据并行接收处理。FPGA利用各通道的模拟开关和参考电压对各个通道视频信号幅度进行校准和幅度一致性补偿，同时，FPGA可接受并存储外部输入的修正值，对各通道幅度进行额外的修正。FPGA可根据需要将数据通过LVDS电平或FPGA的GTH高速接口输出。

图2为本发明采集装置中的视频信号采集通道原理图，图中D16为双通道ADC(B9288N)，进行单端输入时需要将输入信号端AIN或BIN的负端通过0.1uF的电容接地，各通道的模拟输入范围是1Vp-p，中间电平为0.9V。外部视频输入范围为0-5V，通过N10、N11运放以及前面的分压电路将电平转换至0.4-1.4V。各通道运放外围以及分压电路选择高精度电阻，以减小放大电路引入的通道幅度差异。在各运放的输入端，通过N49、N50二选一开关选择外部输入与本板参考电压。

结合图2，由于电阻精度的差异，分压电路和放大电路的电压存在差异，为避免其引入的通道幅度差异、便于后续对各通道数据的处理，FPGA对各个通道视频信号幅度进行幅度一致性补偿。图3为本发明采集电路中的FPGA内部视频信号幅度一致性补偿工作流程图，电路上电后，FPGA读取FLASH中设置的通道基准值，FPGA控制各个视频信号采集通道的二选一开关，选择参考电平输入至运算放大器，FPGA接收32个通道的ADC采样数据，FPGA以通道基准值为参考，对32个通道的量化值进行补偿校正，使得补偿后32个通道的量化幅度与通道基准值一致。幅度一致性补偿完成后，FPGA将各个视频信号采集通道的二选一开关切换至外部输入，各通道可采集外部输入的视频信号。通道基准值可通过RS232串口下发至FPGA进行设置和存储。

在多波束比幅测向接收机中，天线及微波前端完成方向图测试后，可根据方向图数据获得前端各视频通道的一致性差异。该装置可接受并存储外部输入的修正值，可将前端的幅度补偿值下发并存储在该装置中，对各通道幅度进行额外的修正，保证系统的测向精度。

图4为实施例1在某测向接收机中使用两个32通道视频信号采集电路实现同步传输的方案示意图。测向接收机测向原理为多波束比幅测向，设备共64波束。64个波束的视频信号输入至2块实施例1的采集电路上，采集电路中的FPGA将视频信号数据同步传输给数据融合板上的FPGA，由数据融合板上的FPGA完成多波束比幅测向。为实现数据通过JESD204B协议传输并具备确定性延迟，采集电路的时钟信号统一由数据融合板产生，协议所需SYSREF时钟信号统一由数据融合板下发。采集电路收到数据融合板分发的时钟后，通过时钟芯片(GMD950C)产生FPGA的主时钟CLK和GTX参考时钟，而ADC的采样时钟由FPGA提供。设计中采集视频信号的ADC采样率为100MHz，采样位宽8bit，ADC数据量合计达到51.2Gbps。通过计算可知，每块采集电路的数据可通过8通道线速率为4Gbps实现高速传输。传输使用的JESD204B协议通过Xilinx公司提供的IP核JESD实现，IP核默认设置为子类1工作模式。