半导体结构及其形成方法

技术领域

本申请的实施例涉及半导体结构及其形成方法。

背景技术

光数据通信系统通过调制激光来编码数字数据模式。调制的激光通过光数据网络从发送节点传输至接收节点。解调已经到达接收节点的调制的激光以获得原始数字数据模式。光数据通信系统的实现和操作依赖于具有用于传输激光和接收激光的可靠且有效的机制。

有时，光数据网络中的发送和接收节点可以通过中介层互连，并且光信号(即，光)通过中介层传输。这样中介层可以称为光学中介层。使用光学中介层可以减小光路的长度并且改进光信号的完整性。其光学中介层也使得光电器件的低成本集成成为可能。期望可以改进芯片和系统的集成度并且与CMOS制造工艺兼容的光学中介层。

发明内容

本申请的一些实施例提供了一种半导体结构，包括：光学中介层，包括位于第一介电层中的至少一个第一光子器件和位于第二介电层中的至少一个第二光子器件，其中，所述第二介电层设置在所述第一介电层之上；第一管芯，设置在所述光学中介层上并且电连接至所述光学中介层；第一衬底，位于所述光学中介层下面；以及导电连接件，位于所述第一衬底下面。

本申请的另一些实施例提供了一种半导体结构，包括：光学中介层，包括第一介电层和位于所述第一介电层上的第二介电层、位于所述第一介电层中的第一光子器件、位于所述第二介电层中的第二光子器件以及位于所述第二介电层上的再分布层，其中，所述第二介电层位于所述第一介电层和所述再分布层之间；第一管芯和第二管芯，设置在所述再分布层上，其中，所述第一管芯和所述第二管芯电连接至所述再分布层；第一衬底，位于所述第一介电层下面；导电连接件，位于所述第一衬底下面；以及通孔，穿过所述第一介电层和所述第二介电层以及所述第一衬底，并且将所述再分布层电耦合至所述导电连接件。

本申请的又一些实施例提供了一种形成半导体结构的方法，包括：提供具有第一衬底和位于所述第一衬底上的第一层的第一结构，其中，所述第一层包括位于第一介电材料中的波导以及调制器和光电检测器中的一个；将所述第一结构接合至载体；从所述第一结构去除所述第一衬底；提供具有第二衬底和位于所述第二衬底上的第二层的第二结构，其中，所述第二层包括位于第二介电材料中的基于氮化硅的光子器件；将所述第一层接合至所述第二层；去除所述载体；形成穿过所述第一层、所述第二层和所述第二衬底的通孔；在所述第一层上形成再分布层；在所述再分布层上附接一个或多个管芯；以及将所述第二衬底附接至基底衬底。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明。需要强调，根据工业中的标准实践，各个部件未按比例绘制，并且仅用于说明目的，除非明确公开。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1、图2和图3示出了根据本发明的实施例的具有光学中介层的半导体结构或系统的部分、简化的截面图。

图4、图5和图6示出了根据本发明的实施例的具有光学中介层的半导体结构或系统的部分、简化的顶视图。

图7示出了根据本发明的实施例的制造具有光学中介层的半导体结构或系统的方法的流程图。

图8、图9、图10、图11、图12、图13、图14、图15、图16和图17示出了根据本发明的实施例在根据图7的方法的各个制造阶段期间的半导体结构或系统的部分、简化的截面图。

图18示出了根据本发明的另一实施例的制造具有光学中介层的半导体结构或系统的方法的流程图。

图19、图20、图21和图22示出了根据本发明的实施例在根据图18的方法的各个制造阶段期间的半导体结构或系统的部分、简化的截面图。

图23示出了根据本发明的另一实施例的制造具有光学中介层的半导体结构或系统的方法的流程图。

图24、图25、图26、图27、图28和图29示出了根据本发明的实施例在根据图23的方法的各个制造阶段期间的半导体结构或系统的部分、简化的截面图。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

为了便于描述，本文可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所描绘的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。

此外，当用“约”、“大约”等描述数值或数值范围时，如本领域普通技术人员所理解的，该术语旨在涵盖考虑到制造期间固有变化的合理范围内的数值。例如，基于与制造具有与数值相关的特性的部件相关的已知制造公差，数值或数值的范围涵盖包括所描述数值的合理范围，诸如在所描述数值的+/-10％内。例如，具有“约5nm”厚度的材料层可以涵盖从4.25nm至5.75nm的尺寸范围，其中与本领域普通技术人员已知的与沉积材料层相关的制造公差为+/-15％。

本发明总体上涉及光电系统，并且具体地涉及具有光学中介层的半导体结构或光电系统及其方法。

光数据通信系统通过调制激光来编码数字数据模式。调制的激光通过光数据网络从发送节点(例如，光发射器)传输至接收节点(例如，光接收器)。解调已经到达接收节点的调制的激光以获得原始数字数据模式。光数据通信系统的实现和操作依赖于具有用于在光数据网络内的不同节点处传输激光和检测激光的可靠且有效的机制。

有时，光数据网络中的发送和接收节点可以通过中介层互连，并且光信号通过中介层传输。这样的中介层可以称为光学中介层。使用光学中介层可以减小光路的长度并且改进光信号的完整性。一些光学中介层在它们内不具有光电结构(诸如光栅耦合器、光学调制器、光电检测器等)。相反，在设置在光学中介层上的芯片内部提供这样的光电结构，并且光学中介层通过用于传输和/或接收光信号(例如，以调制的光的形式)的垂直光路与芯片光学耦合。必须提供垂直光路有时会限制光学中介层与芯片集成的方式。例如，它可能限制将光学中介层与芯片接合和连接的机制。有时，可能需要透镜和反射镜耦合至光学中介层或者与光学中介层集成，这给现有的CMOS制造工艺带来了一些困难。本发明的一些实施例通过提供光学中介层来解决这些和其它问题，光学中介层与现有的CMOS制造工艺兼容，并且当与其它结构(诸如集成电路芯片和管芯)集成时是灵活的。

根据本发明的一些实施例，光学中介层中集成有光学结构或光学器件(诸如光子调制器、光电检测器、波导、光栅耦合器、边缘耦合器、其它光学元件或它们的组合)。电光转换和光电转换的功能是在光学中介层内并且通过上面提及的光学结构完成的。光学中介层电连接至其上的集成电路芯片和/或管芯(下文中称为管芯)。在一些实施例中，光学中介层和管芯之间的界面仅是电的并且没有光学界面。通过在光学中介层和管芯之间仅具有电界面，可以在光路中避免透镜和反射镜(这在硅平面工艺中可能难以制造)。换句话说，根据本发明的实施例的半导体结构比利用透镜和反射镜的那些更与硅CMOS工艺兼容。此外，因为光学中介层和管芯之间的界面仅是电的，所以光学中介层可以使用现有的互连技术(包括混合接合、可控塌陷芯片连接(C4)凸块和微凸块)与管芯灵活地集成。

此外，根据本发明的实施例的光学中介层可以包括多个介电层(例如，每个主要具有二氧化硅)，并且每个介电层中嵌入有光学结构。在实施例中，各个介电层接合在一起，这增加了将不同类型的光子器件集成至光学中介层中的灵活性。例如，一个介电层可以包括嵌入在其中的基于硅的光子器件，并且另一介电层可以包括嵌入在其中的基于氮化硅的光子器件。其中包括光子器件的两个介电层单独制造并且接合在一起。通过单独制造上述两个介电层，制造周期时间和产品的上市时间可以缩短。将两者集成至同一光学中介层中改进了光学中介层的功能、性能和可靠性。例如，基于氮化硅的光子器件(诸如波导和边缘耦合器)对温度变化不太敏感。在可选实施例中，所公开的光学中介层中的多个介电层(包括其中的光子器件)依次堆叠制造。在这样的实施例中，避免了多个介电层的接合，并且可以实现光子结构间更精确的垂直对准。在制造了其中包括光子器件的介电层之后，在介电层上形成具有金属化图案(诸如金属焊盘、迹线和通孔)的再分布层(RDL)。RDL为光学中介层上的管芯提供电连接性。RDL也可以为光学中介层的介电层内部的光学结构提供电连接性。参考附图进一步解释这些和其它方面。

参考图1，其中显示了根据本发明的实施例的半导体结构100(或系统100)。半导体结构100包括衬底(或基底衬底)102。在实施例中，衬底102可以包括有机材料，并且称为有机衬底102。例如，衬底102可以包括印刷电路板(PCB)，诸如FR4 PCB。FR4是由阻燃环氧树脂和玻璃纤维复合材料制成的一类PCB基底材料。在一些实施例中，衬底102可以包括有机介电材料，诸如聚合物，其可以包括聚酰亚胺、聚苯并噁唑(PBO)、苯并环丁烯(BCB)、其它合适的基于聚合物的材料或它们的组合。衬底102还包括有机材料上或中的金属化图案104(诸如金属迹线、金属焊盘和金属通孔)。金属化图案104可以包括金属或金属合金，诸如铜、钛、钨、铝等或它们的组合，并且可以使用沉积和图案化工艺来形成。

半导体结构100还包括另一衬底202。在实施例中，衬底202是半导体衬底，诸如硅衬底(例如，硅晶圆或其一部分)。额外地或可选地，衬底202可以包括其它半导体材料，诸如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或它们的组合。诸如多层或梯度衬底的其它衬底也可以用作衬底202。在一些实施例中，衬底202可以包括玻璃衬底或陶瓷衬底。

衬底202和衬底102通过导电连接件220电和机械耦合或连接。导电连接件220可以是BGA连接件、焊料球、金属柱、C4凸块、微凸块、化学镀镍化学镀钯浸金技术(ENEPIG)形成的凸块等。导电连接件220可以由金属或金属合金形成，诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合。在一些实施例中，导电连接件220使用诸如蒸发、溅射、电镀、化学镀、印刷、焊料转移、球放置、回流等的方法来形成。导电连接件220连接至衬底202的底面上的导电焊盘(或凸块下金属)224，并且连接至衬底102的顶面上的金属化图案104。

仍然参考图1，半导体结构100还包括位于衬底202上的光学中介层300。在所示实施例中，光学中介层300包括介电层210、位于介电层210上的介电层310以及位于介电层310上的RDL 350。光学中介层300包括介电层210中的光学结构212、214和216，并且还包括介电层310中的光学结构312、314、316和316。RDL 350包括介电层360中和/或上的金属化图案340(例如，金属焊盘、金属迹线和/或金属通孔)。这些元件将在下面进一步描述。光学中介层300可以包括图1中未显示的介电层210和310中的其它光学结构。

在实施例中，介电层210包括二氧化硅，并且光学结构212、214和216包括基于氮化硅的光学结构。换句话说，光学结构212、214和216可以利用氮化硅和二氧化硅的折射率之间的差异来限制和传输光。在可选实施例中，介电层210可以包括其它介电材料。在实施例中，光学结构212和214包括用于向介电层310中的光学结构(诸如光学结构318)传输光信号并且从介电层310中的光学结构(诸如光学结构318)接收光信号的波导。在一些实施例中，光学结构212和214设置在介电层210中的不同垂直层级处。在实施例中，光学结构216可以包括用于将光学结构214(例如，波导)与光纤阵列502耦合的边缘耦合器，光纤阵列502可以设置在光学中介层300的侧上。在实施例中，边缘耦合器216包括提供了用于与光纤阵列502对准的高容差的多个光路层。光纤阵列502可以进一步与光纤504耦合，以用于与另一结构或系统(未显示)连接，诸如另一半导体结构100或类似结构。光纤阵列502和光纤504是可选的，并且在一些实施例中可以省略。

在实施例中，介电层310包括二氧化硅。在可选实施例中，介电层310可以包括其它介电材料。在实施例中，光学结构312可以包括光栅耦合器，并且称为光栅耦合器312。在实施例中，光栅耦合器312包括每个段之间具有一定距离的若干段。光栅耦合器312可以与激光生成器和/或接收器602(诸如图2中所示)耦合，并且配置为将激光信号转换为调制的光信号，反之亦然。在一些实施例中，光栅耦合器312可以包括介电常数高于二氧化硅的介电常数或介电层310的介电常数的金属或介电材料。

在实施例中，光学结构314可以包括光子调制器，并且称为调制器314。在一些实施例中，调制器314可以包括硅、锗、锡、III族元素(诸如铝、铟或镓)和/或V族元素(诸如砷、磷、锑)。在实施例中，调制器314可以配置为将激光信号转换为包括或携带高速数据信号的调制的光信号。调制器314可以电耦合至管芯402和/或由管芯402控制，这将在下面进一步讨论。

在实施例中，光学结构316可以包括光电检测器，并且称为光电检测器316。在实施例中，光电检测器316可以包括光二极管(或光电二极管)、光电晶体管或其它类型的光电检测器。光电检测器316配置为将光信号转换为电信号。在一些实施例中，光电检测器316可以包括硅、锗、锡、III族元素(诸如铝、铟或镓)和/或V族元素(诸如砷、磷、锑)。光电检测器316可以电耦合至管芯402，这将在下面进一步讨论。

在实施例中，光学结构318可以包括波导，并且称为波导318。在实施例中，波导318包括硅波导，其使用硅和介电层310(例如，二氧化硅)的折射率之间的差异来限制和传输光。在可选实施例中，波导318可以包括介电波导或等离激元波导。介电波导可以包括图案化的氮化硅、非晶硅或由介电层310的低介电常数材料(诸如二氧化硅)围绕的高介电材料。等离激元波导可以包括由介电层310的介电材料围绕的图案化的金属纳米线。因为介电层310位于介电层210的顶部上，所以介电层310中的光学结构(包括光学结构312、314、316、318)位于比介电层210中的光学结构(包括光学结构212、214、216)高的垂直层级上。光学中介层300可以包括位于介电层310中的许多光学结构312、314、316和318。

如图1中所示，光学中介层300通过利用介电层210和310中的光学结构来提供光路，诸如双向光路。例如，调制器314可以配置为将电信号(从管芯402接收的)转换为调制的光信号，然后调制的光信号通过波导318传输。波导318耦合(例如，边缘耦合)至光学结构212(例如，波导)。在诸如图1中所示的实施例中，从顶视图看，波导318与光学结构212重叠(换句话说，它们彼此垂直重叠)，使得光可以在波导318和光学结构212之间传输。光学结构212进而耦合(例如，边缘耦合)至光学结构214(例如，位于与光学结构212不同的层级处的另一波导)，光学结构214进而耦合至边缘耦合器216。从那里，调制的光信号传输至光学中介层300外部的其它元件，诸如光纤阵列502。相反，光学结构212、214和216可以从光学中介层300外部的其它元件接收光信号(诸如通过光纤阵列502)并且将这样的光信号传输至波导318和光电检测器316，然后波导318和光电检测器316将光信号转换为电信号并且将电信号传输至管芯402。

在实施例中，介电层210和介电层310使用氧化物-氧化物接合而接合在一起，并且介电层210和310之间的界面几乎不可检测。这将参考图7进一步讨论(诸如操作710)。在一些实施例中，除了介电层210和310之外，光学中介层300可以包括额外介电层。此外，额外介电层可以每个包括诸如上面讨论的光学结构。此外，额外介电层可以使用氧化物-氧化物接合而彼此接合并且接合至介电层210和310。这极大地增加了创建具有期望功能的光学中介层300的灵活性。在可选实施例中，包括光学结构212、214和216的介电层210直接形成在介电层310上，而不是使用接合。例如，可以在介电层310上沉积并且随后诸如通过图案化、蚀刻和/或抛光处理形成介电层210和光学结构212、214和216的材料层，以形成包括光学结构212、214和216的介电层210。这将参考图18进一步讨论(诸如操作802和804)。

仍然参考图1，光学中介层300还包括介电层310(其是光学中介层300中具有光学结构的最顶部介电层)上的RDL 350。RDL 350包括一个或多个介电层360以及一个或多个介电层360中或上的各个金属化图案340(例如，金属焊盘、金属迹线和/或金属通孔)。半导体结构100还包括设置在一些金属化图案340上的导电连接件370。半导体结构100还包括设置在导电连接件370上的管芯402和404。导电连接件370和RDL 350将管芯402和404电和机械连接至光学中介层300中的光学结构(诸如调制器314和光电检测器316)。

在一些实施例中，介电层360由聚合物形成，聚合物可以是可以使用光刻掩模来图案化的光敏材料，诸如PBO、聚酰亚胺、BCB等。在其它实施例中，介电层360由：氮化物，诸如氮化硅；氧化物，诸如氧化硅、PSG、BSG、PSG；等形成。介电层360可以通过旋涂、层压、CVD等或它们的组合来形成。金属化图案340可以包括金属或金属合金，诸如铜、钛、钨、铝等或它们的组合，并且可以使用沉积和图案化工艺来形成。

导电连接件370可以是BGA连接件、焊料球、金属柱、C4凸块、微凸块、通过ENEPIG形成的凸块等。导电连接件370可以由金属或金属合金形成，诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合。在一些实施例中，导电连接件370使用诸如蒸发、溅射、电镀、化学镀、印刷、焊料转移、球放置、回流等的方法来形成。

管芯402和404的每个可以是裸管芯，诸如逻辑管芯(例如，中央处理单元、微控制器等)、存储器管芯(例如，动态随机存取存储器(DRAM)管芯、静态随机存取存储器(SRAM)管芯等)、功率管理管芯(例如，功率管理集成电路(PMIC)管芯)、射频(RF)管芯、传感器管芯、微电子机械系统(MEMS)管芯、信号处理管芯(例如，数字信号处理(DSP)管芯)、前端管芯(例如，模拟前端(AFE)管芯)等或它们的组合。

在诸如图1中所示的实施例中，至少管芯402电连接至光学中介层300中的光学结构(诸如光学结构314和316)。例如，管芯402可以处理电信号处理，而光学中介层300处理光电处理。在图1中所示的截面图中，管芯404电连接至RDL 350，但不连接至光学中介层300中的光学结构。但是，管芯404在半导体结构100的一些其它部分中可以电连接至光学中介层300中的光学结构。此外，光学中介层300例如通过RDL 350提供管芯402和管芯404之间的电互连。

仍然参考图1，半导体结构100还包括通孔330。在所示实施例中，通孔330至少穿透介电层210和310以及衬底202。通孔330将导电焊盘224电连接至金属化图案340。通孔330可以包括金属或金属合金，诸如铜、钛、钨、铝等或它们的组合，并且可以通过镀来形成，诸如电镀或化学镀等。

图2示出了半导体结构100的另一实施例。在该实施例中，除了管芯402和404之外，半导体结构100还包括管芯406。管芯406通过导电连接件370电和机械连接至RDL 350。管芯406电连接至通孔330，通孔330进而电耦合至导电连接件220和衬底102。图2还示出了可以耦合至光栅耦合器312的激光生成器和/或接收器602。该实施例的其它方面与图1中所示的实施例相同或类似。

图3示出了半导体结构100的又一实施例。在该实施例中，半导体结构100包括多个管芯402，诸如管芯402A、402B等等。管芯402的每个电耦合至光学中介层300中的光学结构，尤其是介电层310中的光学结构314A、316A、314B和316B。例如，管芯402A可以电耦合至光学调制器314A和光电检测器316A，光学调制器314A和光电检测器316A光学耦合至一个或多个波导318A。此外，管芯402B可以电耦合至光学调制器314B和光电检测器316B，光学调制器314B和光电检测器316B光学耦合至一个或多个波导318B。一个或多个波导318A和一个或多个波导318B通过介电层210中的一个或多个光学结构(例如，波导)212光学耦合。在实施例中，管芯402A可以将电信号传输至光学调制器314A，然后光学调制器314A将电信号转换为调制的光信号。然后调制的光信号传输至光电检测器316B，然后光电检测器316B将调制的光信号转换为电信号并且将电信号传输至管芯402B。相反，管芯402B可以将电信号传输至光学调制器314B，然后光学调制器314B将电信号转换为调制的光信号。然后调制的光信号传输至光电检测器316A，然后光电检测器316A将调制的光信号转换为电信号并且将电信号传输至管芯402A。因此，半导体结构100使得管芯402A和402B之间的双向光路成为可能。在各个实施例中，半导体结构100可以配置为提供从管芯402A至402B的单向光路、从管芯402B至402A的单向光路和/或配置为提供管芯402A和402B之间的双向光路。该实施例的其它方面与图1中所示的实施例相同或类似。

在一些实施例中，半导体结构100可以包括通过光学中介层300光学互连的两个或多个管芯402、404和/或406。在图4、图5和图6中进一步示出了一些实例。这些实例证明了所公开的光学中介层使得非常灵活的系统集成成为可能。

图4示出了根据实施例的半导体结构100的顶视图。如图4中所示，半导体结构100包括衬底202上的两个管芯402A和402B，衬底202进而位于衬底102上。管芯402A和402B的每个可以是逻辑管芯、FPGA、存储器堆叠件或其它类型的管芯。管芯402A和402B通过设置在管芯和衬底202之间的光学中介层300(图4中未标出)内的光路互连。虚线框420AB指示光学中介层300中与管芯402A电耦合的光学结构(诸如上面讨论的光学结构314、316、318)。虚线框420BA指示光学中介层300中与管芯402B电耦合的光学结构(诸如上面讨论的光学结构314、316、318)。虚线框420AB和420BA通过光学中介层300中的光学结构230彼此光学耦合，诸如上面讨论的介电层210中的光学结构212、214、216。在实施例中，虚线框420AB和420BA之间的光路是双向的。光路包括在虚线框420AB和420BA之间平行的多个光学结构230。在实施例中，这些光学结构230是基于氮化硅的光学器件。光学结构230可以在光学中介层300中的相同垂直层级处或不同垂直层级处实现。

图5示出了根据另一实施例的半导体结构100的顶视图。如图5中所示，半导体结构100包括衬底202上的三个管芯402A、402B和402C，衬底202进而位于衬底102上。管芯402A、402B和402C的每个可以是逻辑管芯、FPGA、存储器堆叠件或其它类型的管芯。管芯402A、402B和402C通过设置在管芯和衬底202之间的光学中介层300(图5中未标出)内的光路互连。虚线框420AB和420AC指示光学中介层300中与管芯402A电耦合的光学结构(诸如上面讨论的光学结构314、316、318)。虚线框420BA和420BC指示光学中介层300中与管芯402B电耦合的光学结构(诸如上面讨论的光学结构314、316、318)。虚线框420CA和420CB指示光学中介层300中与管芯402C电耦合的光学结构(诸如上面讨论的光学结构314、316、318)。虚线框420AB和420BA通过光学中介层300中平行的多个光学结构230(诸如上面讨论的介电层210中的光学结构212、214、216)彼此光学耦合。虚线框420AC和420CA通过光学中介层300中平行的多个光学结构230(诸如上面讨论的介电层210中的光学结构212、214、216)彼此光学耦合。虚线框420BC和420CB通过光学中介层300中平行的多个光学结构230(诸如上面讨论的介电层210中的光学结构212、214、216)彼此光学耦合。在实施例中，这些光学结构230是基于氮化硅的光学器件。光学结构230可以在光学中介层300中的相同垂直层级处或不同垂直层级处实现。在实施例中，虚线框420AB和420BA之间的光路是双向的，虚线框420BC和420CB之间的光路是双向的，并且虚线框420AC和420CA之间的光路是双向的。

图6示出了根据另一实施例的半导体结构100的顶视图。如图6中所示，半导体结构100包括衬底202上的四个管芯402A、402B、402C和402D，衬底202进而位于衬底102上。管芯402A、402B、402C和402D的每个可以是逻辑管芯、FPGA、存储器堆叠件或其它类型的管芯。管芯402A、402B、402C和402D通过设置在管芯和衬底202之间的光学中介层300(图6中未标出)内的光路互连。虚线框420AB、420AC和420AD指示光学中介层300中与管芯402A电耦合的光学结构(诸如上面讨论的光学结构314、316、318)。虚线框420BA、420BC和420BD指示光学中介层300中与管芯402B电耦合的光学结构(诸如上面讨论的光学结构314、316、318)。虚线框420CA、420CB和420CD指示光学中介层300中与管芯402C电耦合的光学结构(诸如上面讨论的光学结构314、316、318)。虚线框420DA、420DB和420DC指示光学中介层300中与管芯402D电耦合的光学结构(诸如上面讨论的光学结构314、316、318)。虚线框420AB和420BA通过光学中介层300中平行的多个光学结构230(诸如上面讨论的介电层210中的光学结构212、214、216)彼此光学耦合。虚线框420AC和420CA通过光学中介层300中平行的多个光学结构230(诸如上面讨论的介电层210中的光学结构212、214、216)彼此光学耦合。虚线框420AD和420DA通过光学中介层300中平行的多个光学结构230-2(诸如上面讨论的介电层210中的光学结构212、214、216)彼此光学耦合。虚线框420BC和420CB通过光学中介层300中平行的多个光学结构230-1(诸如上面讨论的介电层210中的光学结构212、214、216)彼此光学耦合。虚线框420BD和420DB通过光学中介层300中平行的多个光学结构230(诸如上面讨论的介电层210中的光学结构212、214、216)彼此光学耦合。虚线框420CD和420DC通过光学中介层300中平行的多个光学结构230(诸如上面讨论的介电层210中的光学结构212、214、216)彼此光学耦合。在实施例中，这些光学结构230、230-1和230-2是基于氮化硅的光学器件。在实施例中，光学结构230-1和光学结构230-2在光学中介层300中的不同垂直层级处实现。光学结构230可以在光学中介层300中的相同垂直层级处或不同垂直层级处实现。光学结构230和230-1可以在光学中介层300中的相同垂直层级或不同垂直层级处实现。光学结构230和230-2可以在光学中介层300中的相同垂直层级或不同垂直层级处实现。在实施例中，虚线框420AB和420BA之间的光路是双向的，虚线框420AC和420CA之间的光路是双向的，虚线框420AD和420DA之间的光路是双向的，虚线框420BC和420CB之间的光路是双向的，虚线框420BD和420DB之间的光路是双向的，并且虚线框420CD和420DC之间的光路是双向的。

图7示出了根据各个实施例的用于制造半导体结构100的方法700的流程图。方法700包括操作702、704、706、708、710、712、714、716、718和720。本发明考虑了额外操作。可以在方法700之前、期间和之后提供额外操作，并且对于方法700的额外实施例，可以移动、替换或消除所描述的一些操作。下面结合图8至图17描述方法700，图8至图17示出了根据方法700的实施例的各个制造阶段期间的半导体结构100和其它结构的截面图。

在操作702中，方法700(图7)提供或提供有具有衬底302和位于衬底302上的结构304的第一结构50，诸如图8中所示。结构304包括介电层310和介电层310中的多个光学结构。例如，多个光学结构可以包括上面讨论的光栅耦合器312、调制器314、光电检测器316和波导318。在实施例中，多个光学结构(例如，光栅耦合器312、调制器314、光电检测器316和波导318)由绝缘体上硅(SOI)衬底制造。例如，SOI衬底包括硅层(或另一半导体层)、介电层310的位于多个光学结构和衬底302之间的部分以及衬底302，其中，硅层(或另一半导体层)在多个光学结构中提供半导体材料。在实施例中，衬底302是硅衬底，诸如硅晶圆。在实施例中，介电层310包括二氧化硅。介电层310可以包括介电子层。方法700也提供或提供有具有临时接合材料160的载体150。例如，载体150可以是玻璃衬底，并且临时接合材料160可以是基于聚酰亚胺的临时粘合剂或其它类型的粘合剂。

在操作704中，方法700(图7)通过使用临时接合材料160将第一结构50和载体150接合在一起，诸如图9中所示。具体地，结构304附接至临时接合材料160，并且变得夹置在衬底302和载体150之间。

在操作706中，方法700(图7)去除衬底302，例如，通过研磨和/或抛光衬底302。结构304仍然通过临时接合材料160接合至载体150，诸如图10中所示。因此，结构304的表面(其是介电层310的表面)暴露。

在操作708中，方法700(图7)提供或提供有具有衬底202和位于衬底202上的结构204的第二结构60，诸如图11中所示。结构204包括介电层210和介电层210中的多个光学结构。例如，多个光学结构可以包括上面讨论的光学结构(例如，波导)212、214和光学结构(例如，边缘耦合器)216。在实施例中，衬底202是硅衬底(例如，硅晶圆或其一部分)。额外地或可选地，衬底202可以包括其它半导体材料，诸如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或它们的组合。诸如多层或梯度衬底的其它衬底也可以用作衬底202。在一些实施例中，衬底202可以包括玻璃衬底或陶瓷衬底。在实施例中，介电层210包括二氧化硅。介电层210可以包括介电子层。介电层210的表面暴露。

在操作710中，方法700(图7)将第一结构50和第二结构60接合在一起，诸如图12中所示。在实施例中，介电层210和310的暴露表面包括二氧化硅，并且第一结构50和第二结构60的接合使用氧化物-氧化物直接接合(即，通过接合介电层210和310的暴露表面)来完成。因此，介电层210和介电层310之间的界面几乎不可见。此外，氧化物-氧化物接合的接合强度足够强以承受任何背侧工艺，诸如研磨和化学机械平坦化(CMP)。

在操作712中，方法700(图7)剥离载体150，例如，通过使用热工艺或紫外(UV)工艺来分解临时接合材料160。这在衬底202上留下介电层210和310，诸如图13中所示。因此，结构304的另一表面(其是介电层310的表面)暴露。

在操作714中，方法700(图7)形成穿透介电层310和210以及衬底202的通孔330，诸如图14中所示。这可能涉及多种工艺。例如，操作714可以首先例如通过钻孔、蚀刻和/或其它方法形成穿透介电层310和210以及衬底202的孔。然后，操作714可以在孔中形成导电通孔330(例如，在孔的侧壁上和/或完全填充孔)。操作714也可以在衬底202的底面上形成电连接至通孔330的导电焊盘224。操作714可以进一步对通孔330和介电层310实施平坦化工艺(诸如CMP)。

在操作716中，方法700(图7)在通孔330和介电层310上形成RDL 350，诸如图15中所示。RDL 350包括上面讨论的一个或多个介电层360和金属化图案340。操作716可以包括图案化、蚀刻、沉积、平坦化和/或其它合适的工艺。因此，光学中介层300形成有RDL 350、介电层210和310以及嵌入在介电层210和310中的光学结构。通孔330和金属化图案340中的导电材料可以在相同的工艺或在不同的工艺中形成。

在操作718中，方法700(图7)在RDL 350上附接一个或多个管芯402和/或404，诸如图16中所示。一个或多个管芯402和/或404可以使用上面讨论的导电连接件370附接在RDL350上。这产生具有衬底202、光学中介层300、管芯402和/或404以及通孔330的组装件。

在操作720中，方法700(图7)将由操作718产生的组装件附接至衬底102，诸如图17中所示。衬底102可以是如上面讨论的有机衬底，并且可以包括金属化图案104。组装件可以使用如上面讨论的导电连接件220附接至衬底102。

图18示出了根据另一实施例的用于制造半导体结构100的方法800的流程图。方法800包括操作802、804、806、808、810、812、814和816。本发明考虑了额外操作。可以在方法800之前、期间和之后提供额外操作，并且对于方法800的额外实施例，可以移动、替换或消除所描述的一些操作。下面结合图19至图22和图14至图17描述方法800，图19至图22和图14至图17示出了根据方法800的实施例的各个制造阶段期间的半导体结构100和其它结构的截面图。

在操作802中，方法800(图18)提供或提供有具有衬底302和位于衬底302上的结构304的第一结构50，诸如图19中所示。结构304包括介电层310和介电层310中的多个光学结构。例如，多个光学结构可以包括上面讨论的光栅耦合器312、调制器314、光电检测器316和波导318。在实施例中，多个光学结构(例如，光栅耦合器312、调制器314、光电检测器316和波导318)由绝缘体上硅(SOI)衬底制造。例如，SOI衬底包括硅层(或另一半导体层)、介电层310的位于多个光学结构和衬底302之间的部分以及衬底302，其中，硅层(或另一半导体层)在多个光学结构中提供半导体材料。在实施例中，衬底302是硅衬底，诸如硅晶圆。在实施例中，介电层310包括二氧化硅。介电层310可以包括介电子层。

在操作804中，方法800(图18)在结构304上形成结构204，诸如图20中所示。结构204包括介电层210和介电层210中的多个光学结构。例如，多个光学结构可以包括上面讨论的光学结构(例如，波导)212、214和光学结构(例如，边缘耦合器)216。在一些实施例中，介电层210中的光学结构形成为与介电层310中的光学结构重叠，以便彼此光学耦合以形成光路。在实施例中，介电层210包括二氧化硅，并且光学结构212、214和216包括氮化硅。介电层210可以包括介电子层。在一些实施例中，结构204与结构304直接接触。在实施例中，结构204通过包括在结构304上沉积材料(诸如介电材料)以及图案化材料以形成各个光学结构的工艺来形成。

在操作806中，方法800(图18)在结构204上附接衬底202，诸如图21中所示。在实施例中，衬底202是硅衬底(例如，硅晶圆或其一部分)。额外地或可选地，衬底202可以包括其它半导体材料，诸如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或它们的组合。诸如多层或梯度衬底的其它衬底也可以用作衬底202。在一些实施例中，衬底202可以包括玻璃衬底或陶瓷衬底。衬底202可以使用粘合剂或其它合适的材料和/或方法附接在结构204上。

在操作808中，方法800(图18)去除衬底302，例如，通过研磨和/或抛光衬底302。所得结构在图22中所示，与图21中所示的结构相比，所得结构上下颠倒。

在操作810中，方法800(图18)形成穿透介电层310和210以及衬底202的通孔330，诸如图14中所示。这基本上与上面讨论的操作714相同。

在操作812中，方法800(图18)在通孔330和介电层310上形成RDL 350，诸如图15中所示。这基本上与上面讨论的操作716相同。

在操作814中，方法800(图18)在RDL 350上附接一个或多个管芯402和/或404，诸如图16中所示。这基本上与上面讨论的操作718相同。

在操作816中，方法800(图18)将由操作814产生的组装件附接至衬底102，诸如图17中所示。这基本上与上面讨论的操作720相同。

图23示出了根据又一实施例的用于制造半导体结构100的方法900的流程图。方法900包括操作902、904、906、908、910和912。本发明考虑了额外操作。可以在方法900之前、期间和之后提供额外操作，并且对于方法900的额外实施例，可以移动、替换或消除所描述的一些操作。下面结合图24至图29描述方法900，图24至图29示出了根据方法900的实施例的各个制造阶段期间的半导体结构100和其它结构的截面图。

在操作902中，方法900(图23)提供或提供有具有衬底302和位于衬底302上的结构304的第一结构50，诸如图24中所示。结构304包括介电层310和介电层310中的多个光学结构。例如，多个光学结构可以包括上面讨论的光栅耦合器312、调制器314、光电检测器316和波导318。在实施例中，多个光学结构(例如，光栅耦合器312、调制器314、光电检测器316和波导318)由绝缘体上硅(SOI)衬底制造。例如，SOI衬底包括硅层(或另一半导体层)、介电层310的位于多个光学结构和衬底302之间的部分以及衬底302，其中，硅层(或另一半导体层)在多个光学结构中提供半导体材料。在实施例中，衬底302是硅衬底，诸如硅晶圆。在实施例中，介电层310包括二氧化硅。介电层310可以包括介电子层。此外，如图24中所描绘，结构304包括连接结构320，诸如金属线和通孔。连接结构320电耦合至多个光学结构。在该实施例中，连接结构320用于将多个光学结构电连接至稍后制造的RDL 350(见图27)。在另一实施例(未显示)中，多个光学结构(例如，光栅耦合器312、调制器314、光电检测器316和波导318)制造在块状硅衬底302上，而不是SOI衬底上。在这样的实施例中，如图24中所示，省略了多个光学结构和衬底302之间的介电层部分。

在操作904中，方法900(图23)在结构304上形成结构204，诸如图25中所示。结构204包括介电层210和位于介电层210中的多个光学结构。例如，多个光学结构可以包括上面讨论的光学结构(例如，波导)212、214和光学结构(例如，边缘耦合器)216。在一些实施例中，介电层210中的光学结构形成为与介电层310中的光学结构重叠，以便彼此光学耦合以形成光路。此外，如图25中所描绘，结构204包括电耦合至连接结构320的连接结构222。连接结构222可以包括将多个光学结构电连接至稍后制造的RDL 350的金属线和通孔(见图27)。在实施例中，介电层210包括二氧化硅，并且光学结构212、214和216包括氮化硅。介电层210可以包括介电子层。在一些实施例中，结构204与结构304直接接触。在实施例中，结构204通过包括在结构304上沉积材料(诸如介电材料和导电材料)以及图案化该材料以形成各个元件的工艺来形成。

在操作906中，方法900(图23)形成穿透介电层310和210以及衬底302的通孔330，诸如图26中所示。这基本上与上面讨论的操作714相同。

在操作908中，方法900(图23)在通孔330和介电层210上形成RDL 350，诸如图27中所示。这基本上与上面讨论的操作716相同。在所描绘的实施例中，RDL 350中的金属化图案340也电连接至连接结构222。

在操作910中，方法900(图23)在RDL 350上附接一个或多个管芯402和/或404，诸如图28中所示。这基本上与上面讨论的操作718相同。

在操作912中，方法900(图23)将由操作910产生的组装件附接至衬底102，诸如图29中所示。这基本上与上面讨论的操作720相同。

在上面讨论的实施例中也可以包括其它部件和工艺。例如，可以包括测试结构以帮助半导体结构100的验证测试。测试结构可以包括例如形成在RDL 350中的测试焊盘，它允许测试半导体结构100、使用探针和/或探针卡等。验证测试可以在中间结构以及最终结构上实施。此外，本文公开的结构和方法可以与结合已知良好管芯(或已知良好器件层)的中间验证的测试系统方法结合使用，以增加良率并且降低成本。

虽然不旨在进行限制，但是本发明的一个或多个实施例为半导体器件和制造提供了许多益处，诸如具有光学器件的三维集成电路或系统。例如，本发明的实施例提供了可以用在三维集成电路或系统中的光学中介层。光学中介层提供了光电器件以及波导。在各个实施例中，光学中介层和附接在其上的管芯之间的界面仅是电的，这使得使用现有或未来开发的接合方法灵活集成光学中介层和管芯成为可能。所公开的结构和方法可以容易地集成至现有半导体(诸如CMOS)制造工艺中。

在示例性方面，本发明涉及半导体结构，半导体结构包括：光学中介层，具有位于第一介电层中的至少一个第一光子器件和位于第二介电层中的至少一个第二光子器件，其中，第二介电层设置在第一介电层之上。半导体结构还包括：第一管芯，设置在光学中介层上并且电连接至光学中介层；第一衬底，位于光学中介层下面；以及导电连接件，位于第一衬底下面。

在实施例中，半导体结构还包括：通孔，穿过第一介电层和第二介电层以及第一衬底，并且电连接至导电连接件。在半导体结构的一些实施例中，光学中介层还包括位于第二介电层上的再分布层。在一些实施例中，至少一个第一光子器件包括基于氮化硅的光子器件。在进一步实施例中，至少一个第二光子器件包括调制器、光电检测器、波导或光栅耦合器。

在一些实施例中，光学中介层和第一管芯之间的界面没有光学界面。在一些实施例中，半导体结构还包括：基底衬底，位于第一衬底下面，其中，导电连接件将第一衬底电耦合至基底衬底。在一些实施例中，半导体结构还包括：光纤阵列，耦合至光学中介层的侧上的至少一个第一光子器件。

在一些实施例中，半导体结构还包括：至少一个第三光子器件，位于第二介电层中，其中，至少一个第二光子器件包括第一光子调制器，至少一个第三光子器件包括第一光电检测器，并且第一光子调制器光学耦合至第一光电检测器。在进一步实施例中，至少一个第二光子器件还包括第二光电检测器，并且至少一个第三光子器件还包括第二光子调制器，其中，第二光子调制器光学耦合至第二光电检测器。在另一进一步实施例中，半导体结构还包括：第二管芯，设置在光学中介层上并且电连接至光学中介层，其中，第一光子调制器与第一管芯电耦合，并且第一光电检测器与第二管芯电耦合。

在另一示例性方面，本发明涉及包括光学中介层的半导体结构。光学中介层包括包括第一介电层和位于第一介电层上的第二介电层、位于第一介电层中的第一光子器件、位于第二介电层中的第二光子器件以及位于第二介电层上的再分布层，其中，第二介电层位于第一介电层和再分布层之间。半导体结构还包括：第一管芯和第二管芯，设置在再分布层上，其中，第一管芯和第二管芯电连接至再分布层。半导体结构还包括第一介电层下面的第一衬底、第一衬底下面的导电连接件以及穿过第一介电层和第二介电层以及第一衬底并且将再分布层电耦合至导电连接件的通孔。

在半导体结构的实施例中，第一光子器件包括基于氮化硅的波导，并且第二光子器件包括光子调制器、光电检测器、波导、光栅耦合器或它们的组合。在另一实施例中，光学中介层和第一管芯以及第二管芯之间的连接是电连接，并且没有光学连接。

在实施例中，半导体结构还包括：有机基底衬底，位于第一衬底下面，其中，导电连接件将第一衬底电耦合至有机基底衬底。在另一实施例中，第一管芯和第二管芯通过第一光子器件和第二光子器件彼此光学耦合。

在又一示例性方面，本发明涉及方法，方法包括：提供具有第一衬底和位于第一衬底上的第一层的第一结构，其中，第一层包括位于第一介电材料中的波导以及调制器和光电检测器中的一个。方法还包括：将第一结构接合至载体；从第一结构去除第一衬底；以及提供具有第二衬底和位于第二衬底上的第二层的第二结构，其中，第二层包括位于第二介电材料中的基于氮化硅的光子器件。方法还包括：将第一层接合至第二层；去除载体；形成穿过第一层、第二层和第二衬底的通孔；在第一层上形成再分布层；在再分布层上附接一个或多个管芯；以及将第二衬底附接至基底衬底。

在方法的实施例中，第一介电材料和第二介电材料都包括二氧化硅，并且第一层至第二层的接合使用氧化物-氧化物接合。在另一实施例中，一个或多个管芯使用导电连接件附接至再分布层。在又一实施例中，第二衬底使用导电连接件附接至基底衬底。

上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各个方面。本领域技术人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于执行与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。