数字时间转换器的实时动态校准系统

技术领域

本发明属于半导体集成电路设计技术领域，具体涉及一种数字时间转换器的实时动态校准系统。

背景技术

受PVT(process,voltage,temperature)的影响，MOS管的阈值电压、跨导、反相器翻转阈值等会发生偏移，对应到DTC(Digital-Time Converter)电路，DTC的数字控制码值和DTC的时间延迟具有一定的失配行，因此，在使用DTC进行时间延迟时必须经过时间校准。

传统架构中，使用TDC(Time-Digital Converter)对DTC进行测量，然后再对TDC进行归一化测量，进而得到DTC的实际延迟，并产生校准系数，通过对延迟控制字进行修正，到达校准目的。由于使用的TDC这个中间电路，且TDC具有较小的时间分辨率，即较大的量化误差，因此用在DTC校准中势必会引入量化噪声，因此可实现的校准精度不高。同时，由于由于使用了TDC电路，电路的复杂度和信号链较长，一定程度上影响了电路的功耗和可靠性。

发明内容

本发明提供了一种数字时间转换器的实时动态校准系统解决上述提到的技术问题，具体采用如下的技术方案：

一种数字时间转换器的实时动态校准系统，包含：

预分频器，用于将输入的高频时钟进行分频输出多个不同相位的时钟；

第一多路复用开关，连接至所述预分频器，所述第一多路复用开关从多个不同相位的时钟中选择一个相位不为0°的时钟进行输出；

第二多路复用开关，连接至所述预分频器，所述第二多路复用开关从多个不同相位的时钟中选择一个相位为0°的时钟进行输出；

第一多模分频器，连接至所述第一多路复用开关，所述第一多模分频器将所述第一多路复用开关输入的时钟按照分频控制字对应的分频比进行分频输出；

第二多模分频器，连接至所述第二多路复用开关，所述第二多模分频器将所述第二多路复用开关输入的时钟按照分频控制字对应的分频比进行分频输出；

第三多路复用开关，连接至所述第一多模分频器和所述第二多模分频器，所述第三多路复用开关用于将两路输出和两路输出进行交换连接；

第一数字时间转换器，连接至所述第三多路复用开关，所述第一数字时间转换器根据数字延迟控制码对输入的时钟进行延迟输出；

第二数字时间转换器，连接至所述第三多路复用开关，所述第二数字时间转换器根据数字延迟控制码对输入的时钟进行延迟输出；

反馈单元，连接至所述第一数字时间转换器和所述第二数字时间转换器对所述第一数字时间转换器和所述第二数字时间转换器进行反馈调节。

进一步地，所述反馈单元包含：

鉴相器，连接至所述第一数字时间转换器和所述第二数字时间转换器，所述鉴相器用于检测所述第一数字时间转换器和所述第二数字时间转换器输入两个时钟间的相位差，并将相位差转换成对应的不同占空比的时钟；

低通滤波器，连接至所述鉴相器，所述低通滤波器将输入代表相位差的不同占空比的时钟进行低通滤波处理。

进一步地，所述低通滤波器输出DC电平信号。

进一步地，所述数字时间转换器的实时动态校准系统还包括：

第四多路复用开关，连接至所述第一数字时间转换器和所述第二数字时间转换器，所述第四多路复用开关用于从所述第一数字时间转换器和所述第二数字时间转换器的输入中选择其中一个进行输出；

驱动器，连接至所述第四多路复用开关，所述驱动器用于提高输入信号的容性负载驱动能力。

进一步地，所述数字时间转换器的实时动态校准系统还包含：

Sigma-Delta调制器，将输入的小数进行累加；

第一加法器，连接至所述Sigma-Delta调制器、所述第一多模分频器和所述第二多模分频器，所述第一加法器接收所述Sigma-Delta调制器发送的累加后的整数，并将其与分频比的整数部分相加，再将叠加后的分频比发送到所述第一多模分频器和所述第二多模分频器。

进一步地，所述数字时间转换器的实时动态校准系统还包含：

dtc译码模块，连接至所述Sigma-Delta调制器，所述dtc译码模块接收所述Sigma-Delta调制器发送的累加后的小数并将小数相位转换成dtc对应的数字延迟控制码字；

第五多路复用开关，用于选择不同相位延迟对应的dtc延迟控制码字；

第二加法器，连接至所述dtc译码模块和第五多路复用开关，所述第二加法器用于将所述dtc译码模块和第五多路复用开关输出的数字延迟控制码字和dtc延迟控制码字进行叠加；

第六多路复用开关，连接至所述dtc译码模块、所述第二加法器、所述第一数字时间转换器和所述第二数字时间转换器，所述第六多路复用开关用于将两路输出和两路输出进行交换连接。

进一步地，所述预分频器将输入的高频时钟进行分频输出0°、90°、180°和270°相位的时钟。

进一步地，所述第一多路复用开关从90°、180°和270°相位的时钟中选择一个时钟进行输出；

所述第二多路复用开关选择0°相位的时钟进行输出。

进一步地，所述第五多路复用开关用于选择90°、180°和270°相位延迟对应的dtc延迟控制码字。

本发明的有益之处在于所提供的数字时间转换器的实时动态校准系统，DTC电路校准过程中不会对DTC的正常工作产生影响。且引入了电路两条通道的切换，最大程度上减小了校准电路失配引入的校准误差。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明的一种数字时间转换器的实时动态校准系统的示意图。

具体实施方式

下面详细描述本申请的实施例，实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。

如图1所示为本申请的一种数字时间转换器的实时动态校准系统，主要包含：预分频器(PRE_DIV)、第一多路复用开关(MUX1)、第二多路复用开关(MUX2)、第一多模分频器(MMD1)、第二多模分频器(MMD2)、第三多路复用开关(MUX3)、第一数字时间转换器(DTC1)、第二数字时间转换器(DTC2)和反馈单元。

预分频器用于将输入的高频时钟进行分频输出多个不同相位的时钟。具体地，预分频器将输入的高频时钟进行分频输出0°、90°、180°和270°相位的时钟。

第一多路复用开关连接至预分频器。第一多路复用开关从多个不同相位的时钟中选择一个相位不为0°的时钟进行输出。具体地，第一多路复用开关从90°、180°和270°相位的时钟中选择一个时钟进行输出。第二多路复用开关连接至预分频器。第二多路复用开关从多个不同相位的时钟中选择一个相位为0°的时钟进行输出。具体地，第二多路复用开关选择0°相位的时钟进行输出。第一多路复用开关和第二多路复用开关相同。

第一多模分频器连接至第一多路复用开关。第一多模分频器将第一多路复用开关输入的时钟按照分频控制字对应的分频比进行分频输出。第二多模分频器连接至第二多路复用开关。第二多模分频器将第二多路复用开关输入的时钟按照分频控制字对应的分频比进行分频输出。

第三多路复用开关连接至第一多模分频器和第二多模分频器，第三多路复用开关用于将两路输出和两路输出进行交换连接。

具体而言，第一数字时间转换器连接至第三多路复用开关，第一数字时间转换器根据数字延迟控制码对输入的时钟进行延迟输出。第二数字时间转换器连接至第三多路复用开关，第二数字时间转换器根据数字延迟控制码对输入的时钟进行延迟输出。第一数字时间转换器和第二数字时间转换器完全相同。

第三多路复用开关用于将第一多模分频器和第二多模分频器与第一数字时间转换器和第二数字时间转换器进行交换连接。具体地，第三多路复用开关将第一多模分频器与第一数字时间转换器连接且第二多模分频器与第二数字时间转换器，或者将第一多模分频器与第二数字时间转换器连接且第二多模分频器与第一数字时间转换器。

反馈单元连接至第一数字时间转换器和第二数字时间转换器对第一数字时间转换器和第二数字时间转换器进行反馈调节。

在本申请的实施方式中，反馈单元包含：鉴相器(PD)和低通滤波器(LPD)。

鉴相器连接至第一数字时间转换器和第二数字时间转换器，鉴相器用于检测第一数字时间转换器和第二数字时间转换器输入两个时钟间的相位差，并将相位差转换成对应的不同占空比的时钟。低通滤波器连接至鉴相器，低通滤波器将输入代表相位差的不同占空比的时钟进行低通滤波处理。具体地，低通滤波器输出DC电平信号。通过反馈单元的负反馈调节。

作为一种优选的实施方式，数字时间转换器的实时动态校准系统还包括：第四多路复用开关(MUX4)和驱动器(DRV)。

第四多路复用开关连接至第一数字时间转换器和第二数字时间转换器，第四多路复用开关用于从第一数字时间转换器和第二数字时间转换器的输入中选择其中一个进行输出。驱动器连接至第四多路复用开关，驱动器用于提高输入信号的容性负载驱动能力。

作为一种优选的实施方式，数字时间转换器的实时动态校准系统还包含：Sigma-Delta调制器(△Σmod)和第一加法器(adder1)。

Sigma-Delta调制器用于将输入的小数进行累加。第一加法器连接至Sigma-Delta调制器、第一多模分频器和第二多模分频器，第一加法器接收Sigma-Delta调制器发送的累加后的整数，并将其与分频比的整数部分相加，再将叠加后的分频比发送到第一多模分频器和第二多模分频器。

作为一种优选的实施方式，数字时间转换器的实时动态校准系统还包含：dtc译码模块(dtc_encode)、第五多路复用开关(MUX5)、第二加法器(adder2)和第六多路复用开关(MUX6)。

dtc译码模块连接至Sigma-Delta调制器，dtc译码模块接收Sigma-Delta调制器发送的累加后的小数并将小数相位转换成dtc对应的数字延迟控制码字。第五多路复用开关用于选择不同相位延迟对应的dtc延迟控制码字。具体地，第五多路复用开关用于选择90°、180°和270°相位延迟对应的dtc延迟控制码字。

第二加法器连接至dtc译码模块和第五多路复用开关，第二加法器用于将dtc译码模块和第五多路复用开关输出的数字延迟控制码字和dtc延迟控制码字进行叠加。

第六多路复用开关连接至dtc译码模块、第二加法器、第一数字时间转换器和第二数字时间转换器，第六多路复用开关用于将两路输出和两路输出进行交换连接。

具体地，第六多路复用开关用于将dtc译码模块的两路输入与第一数字时间转换器和第二数字时间转换器进行交换连接。

具体而言，通过预分频器产生固定的相位差(如90°、180°和270°)，其在特定频率下对应固定的时间差(如T/4、T/2和3*T/4，其中T为特定频率对应的周期)。然后通过第一多路复用开关选择三者中的一种延迟输出，输出信号记为f1。将f1送到第一多模分频器进行div_ratio分频(div_ratio为分频比，此处用M表示分频比)，则第一多模分频器输出f1_div＝f1/M，其总的相位延迟为tdealy1＝tdealy_mux1+T/4+tdealy_MMD1，其中tdealy_mux1为第一多路复用开关引起的延迟时间，T/4表示第一多模分频器选择90°相位时钟，tdealy_MMD1为第一多模分频器引起的延迟时间，以下将以90°相位差情况进行原理说明。

将0°相位对应的时钟(延迟为0的时钟)送到第二多路复用开关，第二多路复用开关输出f2送到第二多模分频器进行div_ratio分频，得到f2_div＝f2/M，总的相位延迟为tdealy2＝tdealy_mux2+tdealy_MMD2，其中tdealy_mux2为第二多路复用开关引起的延迟时间，tdealy_MMD2为第二多模分频器引起的延迟时间。

由于tdealy_mux1＝tdealy_mux2，tdealy_MMD1＝tdealy_MMD2，因此f1_div较f2_div滞后T/4的延迟时间。

若90°对应的时钟为工作时钟，且第三多路复用开关选择f_div_1＝f1_div，f_div_2＝f2_div，则f_div_1经过第一数字时间转换器延迟code_dtc1*Kdtc1(其中code_dtc1为第一数字时间转换器的数字延迟控制码字，该码值为DTC在系统中正常工作需要的延迟控制码值)，第一数字时间转换器输出的f_dtc_1总的延迟为tdealy3＝tdealy_mux1+T/4+tdealy_MMD1+tdealy_MUX4+code_dtc1*Kdtc1，f_div_2经过第二数字时间转换器延迟code_dtc2*Kdtc2(其中code_dtc2为第二数字时间转换器的数字延迟控制码字，code_dtc2由两部分组成，一是用来抵消第一数字时间转换器延迟的code_dtc1，二是用来抵消T/2延迟差的code_90)，tdelay4＝tdealy_mux2+tdealy_MMD2+tdealy_MUX4+code_dtc1*Kdtc2+code_90*Kdtc2。

由于Kdtc1＝Kdtc2＝Kdtc，f_dtc_1较f_dtc_2滞后T/4-code_90*Kdtc的延迟时间。

f_dtc_1和f_dtc_2的相位差T/4-code_90*Kdtc被鉴相器进行检测，并将相位差转换成对应的不同占空比的时钟，通过低通滤波器将该时钟信号转换为DC信号phase_lpf，用来调整第一数字时间转换器和第二数字时间转换器的增益Kdtc。

若T/4-code_90*Kdtc大于0，则phase_lpf增大，从而Kdtc增大，迫使T/4-code_90*Kdtc向0趋近，同理，若T/4-code_90*Kdtc小于0，在则phase_lpf减小，从而Kdtc减小，迫使T/4-code_90*Kdtc向0趋近，最终通过环路的负反馈调节，得到T/4＝code_90*Kdtc，Kdtc＝T/4÷code_90，因为T/4和code_90都是和PVT无关的参数，因此Kdtc也不会随着PVT变化。

由于DTC受PVT(process,voltage,temperature)的影响，同一个延迟控制码字在不同的PVT下，DTC产生的时间延迟不同，即DTC的增益Kdtc随PVT变化，因此需要对DTC进行校准，使得不同PVT下DTC保持同一个增益Kdtc，这样就可以通过特定延迟控制字进行时钟的特定时间延迟操作，也就是说延迟控制字和对应的时间延迟是一一对应的。

以上显示和描述了本发明的基本原理、主要特征和优点。本行业的技术人员应该了解，上述实施例不以任何形式限制本发明，凡采用等同替换或等效变换的方式所获得的技术方案，均落在本发明的保护范围内。