半导体结构及半导体结构的制作方法

技术领域

本申请涉及半导体技术领域，尤其涉及一种半导体结构及半导体结构的制作方法。

背景技术

现有VGAA(Vertical Gate All Around)技术中，电容接触的主流设计为：利用曝光对准序列，仅在晶体管硅柱的顶部表面与电容金属接触。然而，由于硅柱的顶部表面的面积较小，导致硅柱与电容的接触电阻较大，影响器件性能。

发明内容

本申请的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种硅柱与电容的接触电阻较小的半导体结构。

本申请的另一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种能够减小硅柱与电容的接触电阻的半导体结构的制作方法。

为实现上述目的，本申请采用如下技术方案：

根据本申请的一个方面，提供一种半导体结构，包含衬底，所述衬底交叉布置有多条沟槽，使得所述衬底形成多个硅柱，所述沟槽中填充有隔离层；其中，所述硅柱顶部设置有导电层，所述导电层覆盖所述硅柱的顶面及邻接顶面的部分侧面，所述导电层用于与电容接触。

根据本申请的其中一个实施例，所述隔离层的顶面与所述导电层的顶面平齐。

根据本申请的其中一个实施例，所述隔离层的材质为氮化硅。

根据本申请的其中一个实施例，所述导电层的材质为氮化钛或者钨。

根据本申请的其中一个实施例，所述硅柱上环绕设置有环栅结构，所述环栅结构与所述硅柱之间设置有介质层。

根据本申请的其中一个实施例，所述介质层覆盖于所述硅柱的未被所述导电层覆盖的其余侧面。

根据本申请的其中一个实施例，所述介质层与所述导电层的厚度相等。

根据本申请的其中一个实施例，所述硅柱具有上部及下部，所述上部连接于所述下部的上端，且所述上部的尺寸小于所述下部的尺寸，所述环栅结构环绕设置于所述上部，并相间隔地位于所述导电层下方。

根据本申请的其中一个实施例，所述环栅结构的材质为氮化钛或者钨。

根据本申请的其中一个实施例，所述介质层的材质为氧化硅。

根据本申请的另一个方面，提供一种半导体结构的制作方法，其中，包含：提供衬底，所述衬底交叉布置有多条沟槽，使得所述衬底形成多个硅柱；形成隔离层，所述隔离层填充于所述沟槽，且所述隔离层的顶面显露于所述沟槽；去除所述硅柱的顶面及邻接顶面的部分侧面上的所述隔离层，在所述硅柱顶端周围形成凹痕；在所述衬底表面形成导电层，所述导电层覆盖所述硅柱的顶面及邻接顶面的部分侧面。

根据本申请的其中一个实施例，半导体结构的制作方法还包含：形成环栅结构及介质层，所述环栅结构环绕所述硅柱，所述环栅结构与所述硅柱之间设置有介质层，所述介质层覆盖所述硅柱的侧面和顶面并位于所述环栅结构与所述硅柱之间。

根据本申请的其中一个实施例，所述形成环栅结构、介质层及隔离层的步骤中，包含：在所述硅柱的顶面及侧面覆盖介质材料形成第一介质层；在所述沟槽中填充隔离材料形成第一隔离层；去除位于所述硅柱的顶面及邻接顶面的部分侧面的所述第一介质层；部分去除所述硅柱的未被所述第一介质层覆盖的侧面，并于所述硅柱的顶面及部分去除后的侧面形成第二介质层，所述第二介质层与所述第一隔离层具有间隙，剩余的所述第一介质层与所述第二介质层共同构成所述介质层；在所述间隙的下部空间中形成环绕所述硅柱的环栅结构；在所述间隙的上部空间中填充隔离材料形成第二隔离层，所述第一隔离层与所述第二隔离层共同构成所述隔离层。

根据本申请的其中一个实施例，在所述形成第二介质层的步骤之前，还包含对半导体结构进行清洗。

根据本申请的其中一个实施例，形成于所述硅柱的顶面的所述第二介质层的厚度，小于形成于所述硅柱的顶面的所述第一介质层的厚度，使得所述第一隔离层的顶部高于所述第二介质层的顶面；其中，所述去除所述硅柱的顶面及邻接顶面的部分侧面上的所述介质层的步骤之前，还包含研磨所述第一隔离层的顶部，使其与所述第二介质层的顶面平齐。

由上述技术方案可知，本申请提出的半导体结构及半导体结构的制作方法的优点和积极效果在于：

本申请提出的半导体结构在硅柱顶部设置导电层，导电层覆盖硅柱的顶面及邻接顶面的部分侧面，导电层用于与电容接触。通过上述设计，本申请能够利用导电层覆盖硅柱顶面及部分侧面的设计，增加硅柱与电容之间间接的电接触的接触面积，从而减小硅柱与电容之间的接触电阻，改善器件性能。

附图说明

通过结合附图考虑以下对本申请的优选实施例的详细说明，本申请的各种目标、特征和优点将变得更加显而易见。附图仅为本申请的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：

图1是根据一示例性实施例示出的一种半导体结构的平面示意图；

图2是沿图1中直线A-A所作的截面示意图；

图3是沿图1中直线B-B所作的截面示意图；

图4是根据一示例性实施例示出的一种半导体结构的制作方法的流程示意图；

图5至图13分别是图4示出的半导体结构的制作方法的结构步骤下的半导体结构的截面示意图。

附图标记说明如下：

100.衬底；

110.沟槽；

111.第一沟槽；

112.第二沟槽；

120.硅柱；

121.上部；

122.下部；

123.缩陷区域；

200.隔离层；

210.第一隔离层；

220.第二隔离层；

300.导电层；

301.导电材料；

400.环栅结构；

401.导电材料；

500.介质层；

510.第一介质层；

520.第二介质层；

BL.位线；

WL.字线；

G.间隙；

P.凹痕；

S1～S4.步骤。

具体实施例

体现本申请特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本申请能够在不同的实施例上具有各种的变化，其皆不脱离本申请的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本申请。

在对本申请的不同示例性实施例的下面描述中，参照附图进行，所述附图形成本申请的一部分，并且其中以示例方式显示了可实现本申请的多个方面的不同示例性结构、系统和步骤。应理解的是，可以使用部件、结构、示例性装置、系统和步骤的其他特定方案，并且可在不偏离本申请范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”、“之间”、“之内”等来描述本申请的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中所述的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本申请的范围内。

参阅图1，其代表性地示出了本申请提出的半导体结构的平面示意图。在该示例性实施例中，本申请提出的半导体结构是以应用于一种4F2 VGAA DRAM器件为例进行说明的。本领域技术人员容易理解的是，为将本申请的相关设计应用于其他类型的半导体结构中，而对下述的具体实施例做出多种改型、添加、替代、删除或其他变化，这些变化仍在本申请提出的半导体结构的原理的范围内。

如图1所示，在本实施例中，本申请例如为一种单元器件中带有字线WL并埋入位线BL的4F2 VGAA DRAM器件。配合参阅图2和图3，图2中代表性地示出了沿图1中直线A-A所作的截面示意图；图3中代表性地示出了沿图1中直线B-B所作的截面示意图。以下将结合上述附图，对本申请提出的半导体结构的各主要组成部分的结构、布置方式和功能关系进行说明。

如图1至图3所示，在本实施例中，本申请提出的半导体结构包含衬底100，衬底100上交叉布置有多条沟槽110，而使得衬底100形成有多个硅柱120，且沟槽110中填充有隔离层200。具体地，多条沟槽110可以包含沿第一方向延伸的多条第一沟槽111和沿第二方向延伸的多条第二沟槽112，第一沟槽111对应于字线WL，第二沟槽112对应于位线BL。硅柱120顶部设置有导电层300，导电层300覆盖硅柱120的顶面及邻接顶面的部分侧面，导电层300用于与电容接触。据此，导电层300除了与硅柱120的顶面接触，还与硅柱120的邻接顶面的部分侧面接触，硅柱120通过该导电层300与电容接触，相当于增加了硅柱120与电容的电接触面积，从而降低硅柱120与电容之间的接触电阻，能够有效改善半导体结构的器件性能。

如图2和图3所示，在本实施例中，隔离层200的顶面可以与导电层300的顶面平齐。

在本实施例中，隔离层200的材质可以为氮化硅(SiN)。

在本实施例中，导电层300的材质可以为氮化钛(TiN)。在一些实施例中，导电层300的材质亦可为其他金属材料，例如钨(W)，并不以此为限。

如图2和图3所示，在本实施例中，硅柱120上可以环绕设置有环栅结构400，环栅结构400与硅柱120之间设置有介质层500。

如图2和图3所示，基于环栅结构400与硅柱120之间设置有介质层500的设计，在本实施例中，介质层500可以覆盖于硅柱120的未被导电层300覆盖的其余侧面。

在本实施例中，介质层500可以与导电层300的厚度大致相等。在一些实施例中，介质层500的导电层300的厚度亦可不相等，例如介质层500的厚度大于导电层300的厚度，或者介质层500的厚度小于导电层300的厚度。另外，在上述描述中，所谓导电层300的厚度，具体是指覆盖于硅柱120侧面的导电层300的厚度，覆盖于硅柱120顶面的导电层300的厚度，可以相等或者不相等。

如图2和图3所示，在本实施例中，硅柱120可以具有上部121及下部122。具体而言，上部121连接于下部122的上端，且上部121的尺寸小于下部122的尺寸。在此基础上，环栅结构400可以环绕设置于上部121，并相间隔地位于导电层300下方。其中，上部121可以理解为硅柱120的包含顶端的部分的外壁向内缩减，并且形成的上部121相比于原始硅柱120的该部分，相当于形成环绕硅柱120的缩陷区域123。

如图2和图3所示，在本实施例中，覆盖于上部121的介质层500的厚度与硅柱120的缩陷区域123的厚度大致相等。在一些实施例中，覆盖于上部121的介质层500的厚度亦可大于或者小于硅柱120的缩陷区域123的厚度，只需保持该位置的介质层500与隔离层200之间具有间隙G，以供环栅结构400布置。

在本实施例中，环栅结构400的材质可以为氮化钛。在一些实施例中，环栅结构400的材质亦可为其他金属材料，例如钨，并不以此为限。

在本实施例中，介质层500的材质可以为氧化硅(SiO

在此应注意，附图中示出而且在本说明书中描述的半导体结构仅仅是能够采用本申请原理的许多种半导体结构中的几个示例。应当清楚地理解，本申请的原理绝非仅限于附图中示出或本说明书中描述的半导体结构的任何细节或任何部件。

基于上述对本申请提出的半导体结构的一示例性实施例的详细说明，以下将对本申请提出的半导体结构的制作方法的一示例性实施例进行说明。

参阅图4，其代表性地示出了本申请提出的半导体结构的制作方法的流程示意图。在该示例性实施例中，本申请提出的半导体结构的制作方法是以应用于一种4F2 VGAADRAM器件为例进行说明的。本领域技术人员容易理解的是，为将本申请的相关设计应用于其他类型的半导体结构的制作方法中，而对下述的具体实施例做出多种改型、添加、替代、删除或其他变化，这些变化仍在本申请提出的半导体结构的制作方法的原理的范围内。

如图4所示，在本实施例中，本申请提出的半导体结构的制作方法至少包含以下步骤：

步骤S1：提供衬底100，衬底100交叉布置有多条沟槽110，使得衬底100形成多个硅柱120；

步骤S2：形成隔离层200，隔离层200填充于沟槽110，且隔离层200的顶面显露于沟槽110；

步骤S3：去除硅柱120的顶面及邻接顶面的部分侧面上的介质层500，在硅柱120顶端周围形成凹痕P；

步骤S4：在衬底100表面设置导电层300，导电层300覆盖硅柱120的顶面及邻接顶面的部分侧面。

配合参阅图5至图13，图5至图13分别是图4示出的半导体结构的制作方法的结构步骤下的半导体结构的截面示意图。以下将结合上述附图，对本申请提出的半导体结构的制作方法的几个主要步骤下，半导体结构的结构、制作方式和工艺关系进行说明。

如图5至图11所示，在本实施例中，步骤S2还可以包含：形成环栅结构400及介质层，环栅结构400环绕硅柱120，环栅结构400与硅柱120之间设置有介质层500，介质层500覆盖硅柱120的侧面和顶面并位于环形结构与硅柱120之间。

如图5至图11所示，在本实施例中，步骤S2可以具体包含以下步骤：

步骤S21：在硅柱120的顶面及侧面覆盖介质材料形成第一介质层510；

步骤S22：在沟槽110中填充隔离材料形成第一隔离层210；

步骤S23：去除位于硅柱120的顶面及邻接顶面的部分侧面的第一介质层510；

步骤S24：部分去除硅柱120的未被第一介质层510覆盖的侧面，并于硅柱120的顶面及部分去除后的侧面形成第二介质层520，第二介质层520与第一隔离层210具有间隙G，剩余的第一介质层510与第二介质层520共同构成介质层500；

步骤S25：在间隙G的下部空间中形成环绕硅柱120的环栅结构400；

步骤S26：在间隙G的上部空间中填充隔离材料形成第二隔离层220，第一隔离层210与第二隔离层220共同构成隔离层200。

如图5所示，其具体示出了步骤S21下的半导体结构的截面示意图，截取方向参考图2。其中，半导体结构在步骤S1下包含衬底100、位线BL、硅柱120以及第一介质层510。具体而言，位线BL埋设于衬底100中，衬底100上刻蚀形成有多条沟槽110，而使衬底100形成多个硅柱120，第一介质层510覆盖硅柱120的顶面和侧面。

在步骤S21中，沉积第一介质层510后，第一介质层510除形成于硅柱120的顶面和侧面以外，还覆盖沟槽110的底壁，可以在沉积第一介质层510后，将覆盖沟槽110底壁的第一介质层510刻蚀去除，以此得到步骤S21中的第一介质层510。

如图6所示，其具体示出了步骤S22下的半导体结构的截面示意图。其中，半导体结构在步骤S22下包含衬底100、位线BL、硅柱120、第一介质层510以及第一隔离层210。具体而言，第一隔离层210填充于沟槽110中。需说明的是，由于硅柱120的顶面形成有第一介质层510，故第一隔离层210填充的沟槽110是包含了该部分第一介质层510所定义的空间。

如图7所示，其具体示出了步骤S23下的半导体结构的截面示意图。其中，半导体结构在步骤S23下包含衬底100、位线BL、硅柱120、经刻蚀后剩余的第一介质层510以及第一隔离层210。具体而言，可以采用干法刻蚀或者湿法刻蚀等工艺，将硅柱120的顶面及邻接顶面的部分侧面的第一介质层510去除。并且，第一介质层510部分去除后，硅柱120未被第一介质层510覆盖的侧面与第一隔离层210存在间隙。

如图8所示，其具体示出了步骤S24下的半导体结构的截面示意图。其中，半导体结构在步骤S24下包含衬底100、位线BL、硅柱120、经刻蚀后剩余的第一介质层510、第一隔离层210以及第二介质层520。具体而言，在该步骤S24中，硅柱120未被第一介质层510覆盖的侧面被部分去除，使得硅柱120未被第一介质层510覆盖的部分的尺寸小于其余部分的尺寸。经由该步骤S24之后，硅柱120包含上部121和下部122，上部121连接于下部122的上端，且上部121的尺寸小于下部122的尺寸，上部121可以理解为硅柱120的包含顶端的部分的外壁向内缩减，并且形成的上部121相比于原始硅柱120的该部分，相当于形成环绕硅柱120的缩陷区域123。在此基础上，第二介质层520覆盖于硅柱120的顶面及部分去除后的侧面(即上部121的顶面和侧面)。其中，第二介质层520与第一隔离层210具有间隙G，且剩余的第一介质层510与第二介质层520共同构成介质层500。

在本实施例中，第一介质层510与第二介质层520的材质可以但不限于相同。

在本实施例中，在步骤S24之前，本申请还可以包含对半导体结构进行清洗的步骤。

如图10所示，其具体示出了步骤S25下的半导体结构的截面示意图。其中，半导体结构在步骤S25下包含衬底100、位线BL、硅柱120、第一隔离层210、介质层500以及环栅结构400。具体而言，环栅结构400形成在间隙G的下部空间中。可以先在半导体结构表面覆盖导电材料401，该导电材料401填充于上述的间隙G(如图9所示)，然后再对导电材料401进行回刻(etch back)，将部分导电材料401去除，保留位于间隙G的下部空间中的导电材料401，从而形成环绕硅柱120外周的环栅结构400。

如图11所示，其具体示出了步骤S26下的半导体结构的截面示意图。其中，半导体结构在步骤S26下包含衬底100、位线BL、硅柱120、第一隔离层210、介质层500、环栅结构400以及第二隔离层220。具体而言，继回刻形成环栅结构400之后，由于部分导电材料401的去除，使得间隙G的上部空间为空，第二隔离层220是通过在间隙G的该上部空间中填充隔离材料而形成，且第一隔离层210与第二隔离层220共同构成隔离层200。

如图12所示，其具体示出了步骤S3下的半导体结构的截面示意图。其中，半导体结构在步骤S3下包含衬底100、位线BL、硅柱120、介质层500、环栅结构400以及隔离层200。具体而言，该步骤S3中是将硅柱120的顶面及邻接顶面的部分侧面上的介质层500刻蚀去除，使得硅柱120顶端周围形成凹痕P，该凹痕P的侧壁是由隔离层200(第二隔离层220)与硅柱120的侧面定义，且底壁是由该步骤S3中部分去除后的介质层500(第二介质层520)的顶部表面定义。

如图5、图8所示，步骤S21中形成于硅柱120的顶面的第二介质层520的厚度，可以小于步骤S24中形成于硅柱120的顶面的第一介质层510的厚度，使得第一隔离层210的顶部高于第二介质层520的顶面。在此基础上，如图11所示，在步骤S26之后与步骤S3之前，可以对隔离层200的顶部进行研磨，例如化学机械研磨，使得研磨后的隔离层200的顶面与第二介质层520的顶面平齐。

配合参阅图2，其具体示出了步骤S4下的半导体结构的截面示意图。其中，半导体结构在步骤S4下包含衬底100、位线BL、硅柱120、介质层500、环栅结构400、隔离层200以及导电层300。具体而言，如图13所示，可以先在半导体结构表面覆盖导电材料301，该导电材料301填充凹痕P，然后在进行研磨工艺，将位于隔离层200上方的导电材料301去除，仅保留覆盖于硅柱120顶面和填充于凹痕P中的导电材料301，以此形成覆盖硅柱120顶面和邻接顶面的部分侧面的导电层300，且剩余的导电层300的顶面与隔离层200的顶面平齐。

在此应注意，附图中示出而且在本说明书中描述的半导体结构的制作方法仅仅是能够采用本申请原理的许多种制作方法中的几个示例。应当清楚地理解，本申请的原理绝非仅限于附图中示出或本说明书中描述的制作方法的任何细节或任何步骤。

综上所述，本申请提出的半导体结构在硅柱120顶部设置导电层300，导电层300覆盖硅柱120的顶面及邻接顶面的部分侧面，导电层300用于与电容接触。通过上述设计，本申请能够利用导电层300覆盖硅柱120顶面及部分侧面的设计，增加硅柱120与电容之间间接的电接触的接触面积，从而减小硅柱120与电容之间的接触电阻，改善器件性能。

以上详细地描述和/或图示了本申请提出的半导体结构及半导体结构的制作方法的示例性实施例。但本申请的实施例不限于这里所描述的特定实施例，相反，每个实施例的组成部分和/或步骤可与这里所描述的其它组成部分和/或步骤独立和分开使用。一个实施例的每个组成部分和/或每个步骤也可与其它实施例的其它组成部分和/或步骤结合使用。在介绍这里所描述和/或图示的要素/组成部分/等时，用语“一个”、“一”和“上述”等用以表示存在一个或多个要素/组成部分/等。术语“包含”、“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。此外，权利要求书及说明书中的术语“第一”和“第二”等仅作为标记使用，不是对其对象的数字限制。

虽然已根据不同的特定实施例对本申请提出的半导体结构及半导体结构的制作方法进行了描述，但本领域技术人员将会认识到可在权利要求的精神和范围内对本申请的实施进行改动。