阵列基板、其制作方法、显示面板及显示装置

技术领域

本申请涉及显示技术领域，具体而言，本申请涉及一种阵列基板、其制作方法、显示面板及显示装置。

背景技术

屏下摄像头技术是实现全面屏的关键技术之一，目前的一种屏下摄像头的实现方式是将设置有屏下摄像头的区域的透光效果进行提升，以使更多的环境光能够被屏下摄像头采集到而获得良好的成像效果。

但在高PPI(分辨率)的要求下，为了保证摄像区的透光效果，通常会采用多层透明导电层来实现摄像区的阳极与像素驱动电路的电连接，这势必会增加多道mask，不仅会增加生产成本，而且也会造成工艺时间的延长。

发明内容

本申请针对现有方式的缺点，提出一种阵列基板、其制作方法、显示面板及显示装置，能够减少mask的数量，从而降低生产成本以及缩短工艺时长。

第一个方面，本申请实施例提供了一种阵列基板，包括显示区，所述显示区包括摄像区，所述阵列基板包括：

衬底；

驱动电路结构，包括用于形成透明引线的至少一个透明导电层以及用于构成多个像素驱动电路的有源层和多个金属层，所述透明导电层与所述有源层叠层且接触，和/或一个所述透明导电层与一个所述金属层叠层且接触；

阳极层，位于驱动电路结构远离所述衬底的一侧，包括多个阳极，其中，位于所述摄像区的所述阳极通过所述透明引线与相应的所述像素驱动电路电连接。

可选地，多个所述金属层包括：位于所述有源层远离所述衬底一侧的第一栅极层、位于所述第一栅极层远离所述有源层一侧的第二栅极层、位于所述第二栅极层远离所述第一栅极层一侧的第一源漏电极层以及位于所述第一源漏电极层远离所述第二栅极层一侧的第二源漏电极层；

所述驱动电路结构还包括：位于所述有源层与所述第一栅极层之间的第一绝缘层、位于所述第一栅极层与所述第二栅极层之间的第二绝缘层、位于所述第二栅极层和所述第一源漏电极层之间的第三绝缘层、位于所述第一源漏电极层和所述第二源漏电极层之间的第四绝缘层以及位于所述第二源漏电极层和所述阳极层之间的第五绝缘层。

可选地，所述像素驱动电路包括驱动晶体管，所述第一源漏电极层包括所述驱动晶体管的漏电极，位于所述摄像区的所述阳极通过所述透明引线与相应的所述像素驱动电路中的驱动晶体管的漏极电连接；

所述至少一个透明导电层包括：位于所述第一栅极层与所述第一绝缘层之间的第一透明导电层，和/或位于所述第二栅极层与所述第二绝缘层之间的第二透明导电层，和/或所述第二源漏电极层与所述第四绝缘层之间的第三透明导电层；

所述第一透明导电层包括第一透明引线，所述第二透明导电层包括第二透明引线，所述第三透明导电层包括第三透明引线；

所述透明引线包括所述第一透明引线、所述第二透明引线和所述第三透明引线中的一个或多个。

可选地，所述显示区还包括常规显示区，位于所述常规显示区的阳极的面积大于位于所述摄像区的阳极的面积，所述像素驱动电路包括位于所述常规显示区的多个第一像素驱动电路和位于所述摄像区的多个第二像素驱动电路；位于所述常规显示区的每个阳极与一个所述第一像素驱动电路电连接，位于所述摄像区的阳极通过所述透明引线与一个所述第二像素驱动电路电连接。

可选地，在所述摄像区内，所述第一栅极层包括第一搭接结构和第二搭接结构，所述第一搭接结构和所述第二搭接结构分别与所述第一透明引线的两端接触；所述第一源漏电极层还包括第五搭接结构，所述驱动晶体管的漏极与所述第一搭接结构接触，所述第五搭接结构分别与所述阳极和所述第二搭接结构电连接；

在所述摄像区内，所述第二栅极层包括第三搭接结构和第四搭接结构，所述第三搭接结构和所述第四搭接结构分别与所述第二透明引线的两端接触，所述第三搭接结构还与所述驱动晶体管的漏极接触，所述第四搭接结构与所述阳极电连接；

在所述摄像区内，所述第二源漏电极层包括第六搭接结构，所述第六搭接结构和所述阳极分别与所述第三透明引线的两端接触，所述第六搭接结构与所述驱动晶体管的漏极电连接。

可选地，所述显示区还包括常规显示区，所述阵列基板还包括边框区，所述像素驱动电路包括位于所述常规显示区的多个第一像素驱动电路和位于所述边框区的多个第二像素驱动电路；位于所述常规显示区的每个阳极与一个所述第一像素驱动电路电连接，位于所述摄像区的阳极通过所述透明引线与一个所述第二像素驱动电路电连接。

可选地，所述至少一个所述透明导电层还包括位于所述衬底和所述有源层之间的第四透明导电层，所述第四透明导电层包括第四透明引线；

所述透明引线包括所述第一透明引线、所述第二透明引线、所述第三透明引线和所述第四透明引线中的一个或多个，且所述第一透明引线、所述第二透明引线、所述第三透明引线和所述第四透明引线中的多个通过过孔电连接以形成所述透明引线。

第二个方面，本申请实施例提供了一种显示面板，所述显示面板包括上述的阵列基板。

第三个方面，本申请实施例提供了一种显示装置，所述显示装置包括：

上述的显示面板；

图像采集器，在所述显示面板上的正投影位于所述摄像区。

第四个方面，本申请实施例提供了一种阵列基板的制作方法，所述阵列基板的制作方法包括：

提供一衬底，所述衬底包括显示区，所述显示区包括摄像区；

在所述衬底上形成有源层、多个金属层和至少一个透明导电层，并对所述有源层、所述多个金属层和所述至少一个透明导电层进行图形化处理以构成多个像素驱动电路和多条透明引线，其中，所述有源层和所述金属层用于形成所述像素驱动电路，所述至少一个透明导电层用于形成所述透明引线，所述透明导电层与所述有源层叠层且接触，并且采用同一掩膜板进行图形化处理，和/或所述透明导电层与所述金属层叠层且接触，并采用同一掩膜板进行图形化处理；

在所述驱动电路结构远离所述衬底的一侧形成阳极层，并对所述阳极层进行图形化处理以获得多个阳极，其中，位于所述摄像区的所述阳极通过所述透明引线与相应的所述像素驱动电路电连接。

可选地，所述多个所述金属层包括：在所述衬底指向所述阳极层的方向上依次排布的第一栅极层、第二栅极层、第一源漏电极层以及位于第二源漏电极层；所述像素驱动电路包括驱动晶体管，所述第一源漏电极层包括所述驱动晶体管的漏电极，位于所述摄像区的所述阳极通过所述透明引线与相应的所述像素驱动电路中的驱动晶体管的漏极电连接；

所述透明导电层与所述金属层叠层且接触，并采用同一掩膜板进行图形化处理，包括：

在所述衬底上依次衬底所述透明导电层和所述金属层，或和在所述衬底上依次沉积所述金属层和所述透明导电层；

利用一掩膜板，以分步刻蚀法对所述透明导电层和所述金属层进行图形化处理。

可选地，所述至少一个透明导电层包括：与所述第一栅极层叠层且接触的第一透明导电层，和/或与所述第二栅极层叠层且接触的第二透明导电层，和/或与所述第二源漏电极层叠层且接触的第三透明导电层；

所述第一透明导电层包括第一透明引线，所述第二透明导电层包括第二透明引线，所述第三透明导电层包括第三透明引线。

可选地，所述显示区还包括常规显示区，位于所述常规显示区的阳极的面积大于位于所述摄像区的阳极的面积，所述像素驱动电路包括位于所述常规显示区的多个第一像素驱动电路和位于所述摄像区的多个第二像素驱动电路；位于所述常规显示区的每个阳极与一个所述第一像素驱动电路电连接，位于所述摄像区的阳极通过所述透明引线与一个所述第二像素驱动电路电连接；

所述透明引线包括所述第一透明引线、所述第二透明引线和所述第三透明引线中的一个或多个。

可选地，所述显示区还包括常规显示区，所述阵列基板还包括边框区，所述像素驱动电路包括位于所述常规显示区的多个第一像素驱动电路和位于所述边框区的多个第二像素驱动电路；位于所述常规显示区的每个阳极与一个所述第一像素驱动电路电连接，位于所述摄像区的阳极通过所述透明引线与一个所述第二像素驱动电路电连接；

所述透明导电层与所述有源层叠层且接触，并且采用同一掩膜板进行图形化处理，包括：

在所述衬底上依次沉积第四透明导电层和有源层；

利用一掩膜板，以分步刻蚀法对所述有源层和第四所述透明导电层进行图形化处理；

所述透明引线包括所述第一透明引线、所述第二透明引线、所述第三透明引线和所述第四透明引线中的一个或多个，且所述第一透明引线、所述第二透明引线、所述第三透明引线和所述第四透明引线中的多个通过过孔电连接以形成所述透明引线。

本申请实施例提供的技术方案带来的有益技术效果是：

本申请实施例提供的阵列基板、其制作方法、显示面板及显示装置，通过将用于实现摄像区的阳极与相应的像素驱动电路电连接的透明引线与有源层和/或金属层叠层且接触，从而使透明引线与有源层和/或金属层能够采用同一掩膜板(mask)进行图形化处理，能够减少mask的数量，从而降低生产成本以及缩短工艺时间。

本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。

附图说明

本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为本申请实施例提供的一种阵列基板的俯视结构示意图；

图2为本申请实施例提供的一种阵列基板的阳极与像素驱动电路的分布结构示意图；

图3为本申请实施例提供的一种阵列基板的膜层结构图；

图4为本申请实施例提供的另一种阵列基板的膜层结构图；

图5为本申请实施例提供的又一种阵列基板的膜层结构图；

图6为本申请实施例提供的另一种阵列基板的阳极与像素驱动电路的分布结构示意图；

图7为本申请实施例提供再又一种阵列基板的膜层结构图；

图8为现有技术中的一种像素驱动电路的等效电路图；

图9为一种有源层的局部俯视示意图；

图10为本申请实施例提供的一种第一透明导电层的局部俯视示意图；

图11为本申请实施例提供的一种第一栅极层的局部俯视示意图；

图12为本申请实施例提供的一种第二透明导电层的局部俯视示意图；

图13为本申请实施例提供的一种第二栅极层的局部俯视示意图；

图14为本申请实施例提供的一种第一源漏电极层的局部俯视示意图；

图15为本申请实施例提供的一种第三透明导电层的局部俯视示意图；

图16为本申请实施例提供的一种第二源漏电极层的局部俯视示意图；

图17为本申请实施例提供的一种显示面板的结构示意图；

图18为本申请实施例提供的一种显示装置的结构示意图；

图19为本申请实施例提供的一种阵列基板的制作方法的流程示意图；

图20为本申请实施例提供的一种阵列基板的制作方法中步骤S2的一种流程示意图；

图21为本申请实施例提供的一种阵列基板的制作方法中步骤S2的另一种流程示意图。

附图标记：

1-衬底；

2-驱动电路结构；201-有源层；act-有源岛；202-第一绝缘层；203-第一栅极层；G-栅极；2031-第一搭接结构；2032-第二搭接结构；204-第二绝缘层；205-第二栅极层；2051-第三搭接结构；2052-第四搭接结构；206-第三绝缘层；207-第一源漏电极层；S-栅极；D-漏极；2071-第五搭接结构；208-第四绝缘层；209-第二源漏电极层；2091-第六搭接结构；210-第五绝缘层；

3-阳极层；301-阳极；

4-像素定义层；

5-有机发光层；501-红色有机发光层；502-绿色有机发光层；503-蓝色有机发光层；

6-阴极层；

7-封装层；

AA-显示区；AA1-常规显示区；AA2-摄像区；BM-边框区；

I-显示面板；II-图像采集器。

具体实施方式

下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。

屏下摄像头技术是实现全面屏的关键技术之一，目前的一种屏下摄像头的实现方式是将设置有屏下摄像头的区域的透光效果进行提升，以使更多的环境光能够被屏下摄像头采集到而获得良好的成像效果。但在高PPI(分辨率)的要求下，为了保证摄像区的透光效果，通常会采用多层透明导电层来实现摄像区的阳极与像素驱动电路的电连接，现有技术中，这些透明导电层通常设置在第二源漏电极层和阳极层之间，不仅这些透明导电层需要利用mask来实现图形化，增加的绝缘层也需要增加mask来实现图形化，例如，增加3个透明导电层，则会增加6道mask，这不仅会大幅增加生产成本，而且也会造成工艺时间的延长。

本申请提供的阵列基板、其制作方法、显示面板及显示装置，旨在解决现有技术的如上技术问题。

本申请实施例提供了一种阵列基板，如图1至图7所示，本实施例提供的阵列基板包括显示区AA，显示区AA包括摄像区AA2，该阵列基板包括衬底1、驱动电路结构2和阳极层3，具体地，衬底1可以为玻璃衬底1等刚性衬底1，也可以为聚酰亚胺(PI)等柔性衬底1。

驱动电路结构2包括用于形成透明引线L的至少一个透明导电层IT0以及用于构成多个像素驱动电路T的有源层201和多个金属层，透明导电层IT0与有源层201叠层且接触，和/或一个透明导电层IT0与一个金属层叠层且接触。

阳极层3位于驱动电路结构2远离衬底1的一侧，包括多个阳极301，其中，位于摄像区AA2的阳极301通过透明引线L与的像素驱动电路T电连接。

需要说明的是，两个膜层“叠层且接触”是指这两个膜层在制作时，形成一个膜层之后，下一工序就是在这一膜层上形成上述两个膜层中的另一个膜层。例如，A膜层和B膜层叠层且接触，即形成A膜层后下一工序即为形成B膜层。

本实施例提供的阵列基板，通过将用于实现摄像区AA2的阳极301与相应的像素驱动电路T电连接的透明引线L与有源层201和/或金属层叠层且接触，从而使透明引线L与有源层201和/或金属层能够采用同一掩膜板(mask)进行图形化处理，能够减少mask的数量，从而降低生产成本以及缩短工艺时间。

可选地，如图4所示，本实施例提供的阵列基板中，多个金属层包括：位于有源层201远离衬底1一侧的第一栅极层203、位于第一栅极层203远离有源层201一侧的第二栅极层205、位于第二栅极层205远离第一栅极层203一侧的第一源漏电极层207以及位于第一源漏电极层207远离第二栅极层205一侧的第二源漏电极层209。驱动电路结构2还包括：位于有源层201与第一栅极层203之间的第一绝缘层202、位于第一栅极层203与第二栅极层205之间的第二绝缘层204、位于第二栅极层205和第一源漏电极层207之间的第三绝缘层206、位于第一源漏电极层207和第二源漏电极层209之间的第四绝缘层208以及位于第二源漏电极层209和阳极层3之间的第五绝缘层210。

需要说明的是，本实施例提供的阵列基板还包括像素定义层4，像素定义层4用于界定发光区和暗区，像素定义层4不涉及本申请的核心发明点，在此不进行赘述。

需要说明的是，本实施例中所说的第一绝缘层202至第五绝缘层210的材料可以不同，具体根据具体的介电需求，调整第一绝缘层202至第五绝缘层210的材料和厚度，其中，部分绝缘层还具有平坦化的功能。

可选地，如图2至图5和图7所示，本实施例提供的阵列基板中，像素驱动电路T包括驱动晶体管，第一源漏电极层207包括驱动晶体管的漏电极，位于摄像区AA2的阳极301通过透明引线L与相应的像素驱动电路T中的驱动晶体管的漏极电连接；至少一个透明导电层IT0包括：与第一栅极层203叠层且接触的第一透明导电层IT01，和/或与第二栅极层205叠层且接触的第二透明导电层IT02，和/或与第二源漏电极层209叠层且接触的第三透明导电层IT03；第一透明导电层IT01包括第一透明引线L1，第二透明导电层IT02包括第二透明引线L2，第三透明导电层IT03包括第三透明引线L3；透明引线L包括第一透明引线L1、第二透明引线L2和第三透明引线L3中的一个或多个。

需要说明的是，透明导电层IT0既可以位于金属层下方，也可以位于金属层上方，本申请对此不作具体限制。

本实施例提供的阵列基板，适用于对摄像区AA2的阳极301面积进行压缩的方案，利用透明引线L将位于摄像区AA2的阳极301与相应的像素驱动电路T中的驱动晶体管的漏极电连接，以实现摄像区AA2的阳极301与相应的像素驱动电路T的电连接；并且可以根据显示分辨率的要求，选择透明引线L可以由一个透明导电层IT0或多个透明导电层IT0形成，其中，多个透明导电层IT0有利于提升显示分辨率，并且，由于透明导电层IT0与金属层叠层且接触，可以利用同一mask进行刻蚀，并不会增加mask的数量，能够对生产成本进行控制。

基于本实施例提供的阵列基板的膜层结构，可以采用不同的方案来保证摄像区AA2的透光效果。

在一种可选的实施方式中，如图2所示，显示区还包括常规显示区AA1，位于常规显示区AA1的阳极301的面积大于位于摄像区AA2的阳极301的面积，像素驱动电路T包括位于常规显示区AA的多个第一像素驱动电路T1和位于摄像区AA2的多个第二像素驱动电路T2；位于常规显示区AA的每个阳极301与一个第一像素驱动电路T1电连接，位于摄像区AA2的阳极301通过透明引线L与一个第二像素驱动电路T2电连接。

本实施例提供的阵列基板，通过将摄像区AA2的阳极301面积减小，而使得阳极301面积与第二像素驱动电路T2的面积之和的面积减小，即压缩摄像区AA2的像素的面积，从而保证摄像区AA2的透光区域的面积以实现摄像区AA2的透光需求。

基于压缩摄像区AA2的像素面积的方案，可以通过不同的方式实现摄像区AA2的阳极301与相应的第二像素驱动电路2T的电连接，以下进行详细说明。

在一个具体的实施例中，如图3所示，在摄像区AA2内，第一栅极层203包括第一搭接结构2031和第二搭接结构2032，第一搭接结构2031和第二搭接结构2032分别与第一透明引线L1的两端接触；第一源漏电极层207还包括第五搭接结构2071，驱动晶体管的漏极与第一搭接结构2031接触，第五搭接结构2071分别与阳极301和第二搭接结构2032电连接。

具体地，第一源漏电极层207还包括源极S、数据线以及像素驱动电路T中其它晶体管的漏极。

具体地，第一透明导电层IT01还包括与栅极和栅极线完全重合的部分。

在另一个具体的实施例中，如图4所示，在摄像区AA2内，第二栅极层205包括第三搭接结构2051和第四搭接结构2052，第三搭接结构2051和第四搭接结构2052分别与第二透明引线L2的两端接触，第三搭接结构2051还与驱动晶体管的漏极D接触，第四搭接结构2052与阳极301电连接。

在另一个具体的实施例中，如图5所示，在摄像区AA2内，第二源漏电极层209包括第六搭接结构2091，第六搭接结构2091和阳极301分别与第三透明引线L3的两端接触，第六搭接结构2091与驱动晶体管的漏极电连接。

需要说明的是，上述具体实施例可分别应用于不同的阵列基板中，也可以应用在同一阵列基板中，当上述具体实施例应用在同一阵列基板时，由于能够实现透明走线的密排，有利于提升PPI，实现高PPI显示。

在另一个具体的实施例中，如图6所示，阵列基板还包括边框区BM，像素驱动电路T包括位于常规显示区AA1的多个第一像素驱动电路T1和位于边框区BM的多个第二像素驱动电路T2；位于常规显示区AA1的每个阳极301与一个第一像素驱动电路T1电连接，位于摄像区AA2的阳极301通过透明引线L与一个第二像素驱动电路T2电连接。

本实施例提供将驱动摄像区AA2的第二像素驱动电路T2设置在边框区BM，也就是在摄像区AA2仅设置阳极301即可，再利用透明引线L实现摄像区AA2的阳极301与相应的第二像素驱动电路T2的电连接，在无需减小摄像区AA2的阳极301面积的同时，能够保证摄像区AA2的透光区域的面积以实现摄像区AA2的透光需求。

在一个具体的实施例中，如图7所示，至少一个透明导电层可以包括第一透明导电层ITO1、第二透明导电层ITO2和第三透明导电层ITO3，透明引线L包括第一透明引线L1、第二透明引线L2和第三透明引线L3中的一个或多个。

在另一个具体的实施例中，如图7所示，至少一个透明导电层IT0还包括位于衬底1和有源层201之间的第四透明导电层IT04，第四透明导电层IT04包括第四透明引线L4；透明引线L包括第一透明引线L1、第二透明引线L2、第三透明引线L3和第四透明引线L4中的一个或多个，且第一透明引线L1、第二透明引线L2、第三透明引线L3和第四透明引线L4中的多个通过过孔电连接以形成透明引线L。

需要说明的是，图3-5以及图7所示的阵列基板的膜层结构图中，均仅展示了驱动晶体管。

本实施例设置有四个透明导电层，有利于保证更高PPI的同时，也保证了摄像区AA2的透光效果。在具体实施时，位于摄像区AA2的阳极301可以选择位于一个或多个透明导电膜层形成的透明引线L来实现摄像区AA2的阳极301与相应的第二像素驱动电路T2之间的电连接，具体可根据具体的布线空间以及布线需求进行设计。

需要说明的是，各透明导电层的图形设计应尽可能与共用同一掩膜板的金属层的布线的延伸方向保持一致，例如，第一透明引线的延伸方向与第一栅极层所包括的栅极线沿行方向延伸相同，从而保证布线的合理性以及所共用的掩膜板的兼容性。

为了对透明导电层与金属层和/或有源层进行叠层且接触设计，能够实现减少mask的目的，以下结合将用于驱动摄像区的像素驱动电路设置在边框区的一具体实施例进行说明，该具体实施例中仅包括第一透明导电层ITO1至第三透明导电层ITO3。

如图8所示，该等效电路图为现有技术中常用的一种7T1C的像素驱动电路，其中，第一晶体管T1即为上述实施例中所述的驱动晶体管，S1即为驱动晶体管的源极(对应图3-5以及图7中的标注的S)，D1即为驱动晶体管的源极(对应图3-5以及图7中的标注的D)。图8所示的像素驱动电路中，第二晶体管T2和第三晶体管T3用于数据写入，第四晶体管T4和第七晶体管T7用于进行电压复位，第五晶体管T5和第六晶体管T6用于发光控制。

基于如图8所示的像素驱动电路，有源层的局部图形设计如图9所示，需要说明的是，基于图9所示的有源层，每个有源岛act对应如图8所示的像素驱动电路中的7个晶体管，通过对图9中的有源岛act的量子注入的位置进行设计，能够将该有源岛act划分到图8所示的像素驱动电路中的第一晶体管T1至第七晶体管T7中。

请结合图10示出的第一透明导电层的局部示意图和图11所示的第一栅极层的局部示意图。在本实施例中，由于第一透明导电层位于第一栅极层下方，因此，第一栅极层包括存储电容的第一电极CE1、复位扫描线Reset、栅极G以及栅极线GL、发光扫描线EM以及第一搭接结构2031和第二搭接结构2032(图11中未显示)等；基于此，第一透明导电层除了包括第一透明引线L1外，还包括被图形化之后的第一栅极层所覆盖的图形，具体包括存储电容的第一电极覆盖部CE1′、复位扫面线覆盖部Reset′、栅极覆盖部G′以及栅极线覆盖部GL′和发光扫描线覆盖部EM′。

请结合图12所示的第二透明导电层的局部示意图和图13所示的第二栅极层的局部示意图。在本实施例中，第二透明导电层位于第二栅极层下方，第二栅极层包括初始化信号线Vinit、存储电容的第二电极CE2、第三搭接结构2051、第四搭接结构2052(图13中未显示)以及第一转接结构2053；基于此，第二透明导电层除了包括第二透明引线L2外，还包括被图形化之后的第一栅极层所覆盖的图形，具体包括：初始化信号线覆盖部Vinit′、存储电容的第二电极覆盖部CE2′以及第一转接结构覆盖部2053′。

图14示出的为第一源漏电极层的局部示意图。第一源漏电极层包括数据线DL、漏极D、电源信号线VDD、第五搭接结构2071、第二转接结构2072和第三转接结构2073。

请结合图15所示的第三透明导电层的局部示意图和图16所示的第二源漏电极层的局部示意图。在本实施例中，第二源漏电极层包括第四转接结构2092和第六搭接结构2091，基于此，第三透明导电层包括第四转接结构覆盖部2092′以及第三透明引线L3。

基于对图9至图16的描述，能够证明将透明导电层与一金属层进行叠层且接触设计，可利用同一掩膜板进行图形化。

更进一步地，为了平衡电阻，应综合考虑透明导电层所在的膜层位置以及摄像区的阳极与相应的第二像素驱动电路的距离。

具体地，摄像区的阳极与边框区的第二像素驱动电路的距离不同，与边框区的第二像素驱动电路的距离为d1的阳极，利用与第一栅极层叠层且接触设置的第一透明导电层来实现与相应的第二像素驱动电路的电连接；与边框区的第二像素驱动电路的距离为d2的阳极，利用与第二栅极层叠层且接触设置的第二透明导电层来实现与相应的第二像素驱动电路的电连接；与边框区的第二像素驱动电路的距离为d3的阳极，利用与第二源漏电极层叠层且接触设置的第三透明导电层来实现与相应的第二像素驱动电路的电连接。其中，d1

需要说明的是，图9至图16所提供的各膜层的局部结构示意图仅为示例性说明，在具体实施时，可根据具体需求对每个膜层所包括的信号线以及转接结构等进行调整，本发明对此不作具体限制。

基于同一发明构思，本申请实施例提供了一种显示面板I，如图8所示，该显示面板I包括上述实施例中的阵列基板，具有上述实施例中的阵列基板的有益效果，在此不再赘述。

具体地，本实施例提供的显示面板I还包括有机发光层5以、阴极层6以及封装层7等，本实施例对此不进行一一详述。

具体地，本实施例提供的显示面板I还包括光学胶层、偏光片以及盖板等，本实施例对此不进行一一详述。

基于同一发明构思，本申请实施例提供了一种显示装置II，如图9所示，该显示面板I包括上述实施例中的显示面板I，具有上述实施例中的显示面板I的有益效果，在此不再赘述。

具体地，本所述提供的显示装置II还包括图像采集器(图像采集器可以为摄像头、红外感测器等光学传感器)，该图像采集区在显示面板I上的正投影位于摄像区AA2。

基于同一发明构思，本申请实施例提供了一种阵列基板的制作方法，如图10所示，并参考图1至图7，该制作方法包括：

S1：提供一衬底1，衬底1包括显示区AA，显示区AA包括摄像区AA2。

S2：在衬底1上形成有源层201、多个金属层和至少一个透明导电层IT0，并对有源层201、多个金属层和至少一个透明导电层IT0进行图形化处理以构成多个像素驱动电路T和多条透明引线L，其中，有源层201和金属层用于形成像素驱动电路T，至少一个透明导电层IT0用于形成透明引线L，透明导电层IT0与有源层201叠层且接触，并且采用同一掩膜板进行图形化处理，和/或透明导电层IT0与金属层叠层且接触，并采用同一掩膜板进行图形化处理。

S3：在驱动电路结构2远离衬底1的一侧形成阳极层3，并对阳极层3进行图形化处理以获得多个阳极301，其中，位于摄像区AA2的阳极301通过透明引线L与的像素驱动电路T电连接。

本实施例提供的阵列基板的制作方法，通过将用于实现摄像区AA2的阳极301与相应的像素驱动电路T电连接的透明引线L与有源层201和/或金属层叠层且接触，从而使透明引线L与有源层201和/或金属层能够采用同一掩膜板(mask)进行图形化处理，能够减少mask的数量，从而降低生产成本以及缩短工艺时间。

可选地，如图11所示，并参考图1至图7，在本实施例提供的阵列基板的制作方法中，多个金属层包括：在衬底1指向阳极301阳极301层3的方向上依次排布的第一栅极层203、第二栅极层205、第一源漏电极层207以及位于第二源漏电极层209；像素驱动电路T包括驱动晶体管，第一源漏电极层207包括驱动晶体管的漏电极，位于摄像区AA2的阳极301通过透明引线L与相应的像素驱动电路T中的驱动晶体管的漏极电连接。基于此，透明导电层IT0与金属层叠层且接触，并采用同一掩膜板进行图形化处理，包括：

S201a：在衬底1上形成透明导电层IT0，在透明导电层IT0上形成金属层，或者，在衬底1上形成金属层，在金属层上形成透明导电层IT0。

S202a：利用一掩膜板，以分步刻蚀法对金属层和透明导电层IT0进行图形化处理。

具体地，该掩膜板为灰度掩膜板，分步刻蚀即通过两次或两次以上的刻蚀来实现叠层且接触的金属层和透明导电层IT0的图形化。

需要说明的是，用于对叠层且接触的不同金属层和相应的透明导电层IT0进行图形化处理的掩膜板，并非同一掩膜板。

具体地，至少一个透明导电层IT0包括：与第一栅极层203叠层且接触的第一透明导电层IT01，和/或与第二栅极层205叠层且接触的第二透明导电层IT02，和/或与第二源漏电极层209叠层且接触的第三透明导电层IT03；对各透明导电层IT0进行图形化处理后，第一透明导电层IT01包括第一透明引线L1，第二透明导电层IT02包括第二透明引线L2，第三透明导电层IT03包括第三透明引线L3。

具体地，摄像区AA2的阳极301与相应的像素驱动电路T中的驱动晶体管的漏极，是如何通过第一透明引线L1、第二透明引线L2和第三透明引线L3的一个或多个来实现电连接的，请参考上述阵列基板的实施例，在此不再赘述。

本实施例中，利用与金属层叠层且接触的透明导电层IT0形成透明引线L来实现摄像区AA2的阳极301与相应的像素驱动电路T的电连接，叠层且接触的透明导电层IT0和金属层，可以利用同一mask进行刻蚀，并不会增加mask的数量，能够对生产成本进行控制。

基于此，可以仅将透明导电层IT0与金属层叠层且接触，用于实现摄像区AA2的阳极301与相应的像素驱动电路T的电连接，能够满足对摄像区AA2的阳极301面积进行压缩的方案的分辨率要求，但对于将用于驱动摄像区AA2的阳极301的像素驱动电路T设置在边框区BM的方案来说，由于透明引线L较长，在较低分辨率下能够满足透明引线L的走线需求，但对于分辨率要求高的显示面板来说，并不足以满足透明引线L的走线需求，以下对上述两种方案进行详细说明。

在一个具体的实施例中，对于将摄像区AA2的阳极301面积进行压缩的方案的来说，显示区AA还包括常规显示区AA1，位于常规显示区AA1的阳极301的面积大于位于摄像区AA2的阳极301的面积，像素驱动电路T包括位于常规显示区AA1的多个第一像素驱动电路T1和位于摄像区AA2的多个第二像素驱动电路T2；位于常规显示区AA1的每个阳极301与一个第一像素驱动电路T1电连接，位于摄像区AA2的阳极301通过透明引线L与一个第二像素驱动电路T2电连接；透明引线L包括第一透明引线L1、第二透明引线L2和第三透明引线L3中的一个或多个。

本实施例提供的阵列基板的制作方法，适用于对摄像区AA2的阳极301面积进行压缩的方案，利用透明引线L将位于摄像区AA2的阳极301与相应的第二像素驱动电路T2中的驱动晶体管的漏极电连接，以实现摄像区AA2的阳极301与相应的第二像素驱动电路T2的电连接；并且可以根据显示分辨率的要求，选择透明引线L可以由一个透明导电层IT0或多个透明导电层IT0形成，其中，多个透明导电层IT0有利于提升显示分辨率，并且，由于透明导电层IT0与金属层叠层且接触，可以利用同一mask进行刻蚀，并不会增加mask的数量，能够对生产成本进行控制。

在另一个具体的实施例中，对于将用于驱动摄像区AA2的阳极301的第二像素驱动电路T2设置在边框区BM的方案来说，显示区AA还包括常规显示区AA1，阵列基板还包括边框区BM，像素驱动电路T包括位于常规显示区AA1的多个第一像素驱动电路T1和位于边框区BM的多个第二像素驱动电路T2；位于常规显示区AA1的每个阳极301与一个第一像素驱动电路T1电连接，位于摄像区AA2的阳极301通过透明引线L与一个第二像素驱动电路T2电连接。如图12所示，并参考图1至图7，本实施例提供的阵列基板的制作方法中，透明导电层IT0还与有源层201叠层且接触，并且采用同一掩膜板进行图形化处理，包括：

S201b：在衬底1上形成第四透明导电层IT04，在第四透明导电层IT04上形成有源层201；

S202b：利用一掩膜板，以分步刻蚀法对有源层201和第四透明导电层IT04进行图形化处理。

具体地，该掩膜板为灰度掩膜板，分步刻蚀即通过多次刻蚀来实现叠层且接触的有源层201和第四透明导电层IT04的图形化。

需要说明的是，用于对叠层且接触的有源层201和第四透明导电层IT04进行图形化处理的掩膜板，与上述用于对叠层且接触的金属层和透明导电层IT0进行图形化处理的掩膜板并非同一掩膜板，而是根据具体的图形化要求进行设计的不同掩膜板。

此时，图形化处理后的第四透明导电层IT0包括第四透明引线L，此时，透明引线L包括第一透明引线L1、第二透明引线L2、第三透明引线L3和第四透明引线L4中的一个或多个，且第一透明引线L1、第二透明引线L2、第三透明引线L3和第四透明引线L4中的多个通过过孔电连接以形成透明引线L。

通过增加了一层与有源层201叠层且接触的第四透明导电层IT04，有利于提升透明引线L的布线，提升显示分辨率，且由于第四透明导电层IT04和有源层201可利用同一mask进行图形化，并不会增加mask的数量，能够对生产成本进行控制。

应用本申请实施例，至少能够实现如下有益效果：

本申请实施例提供的阵列基板、其制作方法、显示面板及显示装置，通过将用于实现摄像区的阳极与相应的像素驱动电路电连接的透明引线与有源层和/或金属层叠层且接触，从而使透明引线与有源层和/或金属层能够采用同一掩膜板(mask)进行图形化处理，能够减少mask的数量，从而降低生产成本以及缩短工艺时间。

本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。

在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

以上仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。