本申请要求于2021年8月16日提交的美国专利临时申请第63/233,686号的优先权，其公开内容通过引用并入本文。
技术领域
本公开涉及数据转换处理领域，并且具体地涉及将数据加权平均(DWA)数字字转换为二进制数字字以支持低功率和高速数据处理操作。
背景技术
图1示出了连续时间∑-Δ调制器电路100的框图。模拟输入电压Vin在求和电路102的第一输入处被接收。求和电路102的第二输入接收模拟反馈电压Vfb。求和电路102用于确定模拟输入电压Vin与模拟反馈电压Vfb之间的差值，并且生成模拟差值电压Vdif(即，Vdif＝Vin-Vfb)。实现例如积分功能的环路滤波器104接收模拟差值电压Vdif并且输出模拟滤波电压Vfltr。多位量化电路106对模拟滤波电压Vfltr进行量化，以在时钟信号CLK的前沿生成多位温度计数据字DT(即，多位量化电路106由时钟信号计时)。多位温度计数据字DT被应用于数据加权平均(DWA)电路108。DWA电路108输出N位DWA数据字DW132，该N位DWA数据字DW132可以以本领域技术人员公知的方式处理(例如，抽取和数字滤波)，以生成与模拟输入电压Vin到数字的转换相对应的数字信号。在反馈回路中，数据字DW132被输入到数模转换器(DAC)电路110，DAC电路110转换数据字DW 132以生成模拟反馈电压Vfb。数模转换器电路110包括输入寄存器112，输入寄存器112在时钟信号CLK的后沿锁存数据字DW 132(即，输入寄存器112由时钟信号的逻辑反转(CLK bar)计时)。多个一元输出元件(OE)134由锁存的数据字DW的位来选择性地致动，并且由输出元件生成的信号(例如，电流)求和以产生模拟反馈电压Vfb。
为了解决关于数模转换器的一元输出元件134存在的任何失配，由DWA电路108对数据加权平均算法的实现导致致动随时间相对均匀地分布在所有一元输出元件134之上。由于输出元件失配而产生的噪声因此由DWA电路整形，该DWA电路有利地对感兴趣频带中的失配误差进行平均。一元输出元件124上的失配是高通的，并且被推到感兴趣的频带之外。这类似于一阶噪声整形。
调制器电路100的数据字DW 132输出(如上所述是DWA数字信号)可以被处理以进行转换以生成二进制信号。这是使用DWA到二进制转换器电路116来完成的，该DWA到二进制转换器电路116耦合到寄存器112的输出并且被配置为将N位锁存数据字DWL 132L从DWA格式转换为二进制格式的M位数据字136(Bin)。该DWA到二进制转换器电路116在本领域中被称为“1计数器(ones counter)”，因为与数据字DW、DWL相对应的二进制值简单地等于二进制值，该二进制值等于设置为逻辑1的N位数据字DW、DWL的位数。例如，考虑值为<1,1,0,0,1,1,1>的锁存DWA数据字DWL 132。有五个位设置为逻辑1，并且由DWA到二进制转换器电路116的1计数功能生成的M位数据字(Bin)136将具有值5，其具有二进制形式<1,0,1>。
图2A示出了在现有技术中用于DWA到二进制转换的华莱士树(Wallace tree)解码器的示意图。该树形解码器电路由以多级彼此互连的多个全加器(FA)电路形成。每个全加器具有三位输入和两位输出，其中输出的两位是求和(S)位和进位(C)位，该位用于对由三位输入接收的信号的逻辑状态执行加法运算。一个给定级中的加法器的输出作为输入应用于后续级中的加法器(并且有时也应用于同一级中的加法器)。转换器电路接收N位数据字DW(其位被应用于所有级中的加法器)，并且最后一级的加法器的输出提供M位数据字的位(Bin)。
图2B示出了在现有技术中用于DWA到二进制转换的复用转换器电路的图。该转换器电路由以多级彼此互连的多个复用器(MUX)电路形成。N位数据字DW的位被输入到第一级的MUX，其中一位用作第一级MUX选择信号。从第一级输出的位被输入到第二级的MUX，其中一位用作第二级MUX选择信号。最后，从第二级输出的位被输入到第三级的MUX，其中一位用作第三级MUX选择信号。从第三级的MUX输出的位提供M位数据字(Bin)。
如图2A-图2B所示，使用DWA到二进制转换器电路存在一些问题。在优选实现中，数据字DW(每个是DWA数字信号)以非常高的速度(例如，对于达到或超过2GHz的速度)生成(例如，通过如图1所示的连续时间∑-Δ调制器电路)。DWA到二进制转换操作是时序和功率密集型过程，由于图2A-图2B的电路使用例如求和和/或逻辑流水线架构，该过程不太适合由该电路执行。
因此需要一种低功率的高速的DWA到二进制转换器电路。
发明内容
提供该发明内容是为了介绍在下面的具体实施方式中进一步描述的概念的选择。该发明内容不旨在确定所要求保护的主题的关键或基本特征，也不旨在用作限制所要求保护的主题范围的帮助。
在一个实施例中，一种电路将标准或规范形式一元码格式的数据加权平均(DWA)数据字转换为二进制字。该电路包括：被配置为将DWA数据字从标准或规范形式一元码格式转换为备选或空间形式一元码格式的温度计控制字的第一转换器电路；以及被配置为将温度计控制字从备选或空间形式一元码格式转换为二进制字的第二转换器电路。
在一个实施例中，一种方法包括：将数据加权平均(DWA)数据字从标准或规范形式一元码格式首先转换为备选或空间形式一元码格式的温度计控制字；以及将温度计控制字从备选或空间形式一元码格式其次转换为二进制字。
在一个实施例中，一种电路将标准或规范形式一元码格式的数据加权平均(DWA)数据字转换为二进制字。该电路包括：被配置为标识DWA数据字中的逻辑1位串起始的位位置并且生成在起始位位置处具有单个逻辑1位的输入数据字的第一检测电路；被配置为标识DWA数据字中的逻辑1位串结束的位位置并且生成在结束位位置处具有单个逻辑1位的选择数据字的第二检测电路；具有被配置为接收输入数据字的数据输入和被配置为接收选择数据字的选择输入的循环移位电路，上述循环移位电路被配置为以备选或空间形式一元码格式输出温度计控制字，该温度计控制字在移位的位位置处具有单个逻辑1位，该移位的位位置等于由结束位位置循环移位的起始位位置；以及被配置为将温度计控制字从备选或空间形式一元码格式转换为二进制字的转换电路。
在一个实施例中，一种方法包括：首先检测DWA数据字中的逻辑1位串起始的位位置，并且生成在起始位位置处具有单个逻辑1位的输入数据字；其次检测DWA数据字中的逻辑1位串结束的位位置，并且生成在结束位位置处具有单个逻辑1位的选择数据字；响应于选择数据字而循环移位输入数据字的位以便以备选或空间形式一元码格式生成温度计控制字，该温度计控制字在移位的位位置处具有单个逻辑1位，该移位的位位置等于由结束位位置循环移位的起始位位置；以及将温度计控制字从备选或空间形式一元码格式转换为二进制字。
附图说明
图1是现有技术的连续时间∑-Δ调制器转换器电路的框图，该电路利用具有DWA到二进制转换输出的数据加权平均(DWA)电路；
图2A-图2B是现有技术的DWA到二进制转换器电路的框图；
图3是利用具有低功率高速DWA到二进制转换输出的DWA电路的连续时间Σ-Δ调制器转换器电路的框图；
图4是图3的电路中的全逻辑1/0检测器电路的电路图；
图5是图3的电路中的DWA到二进制转换器电路的第一转换器电路的框图；
图6是逻辑0→逻辑1变化检测电路的电路图；
图7是逻辑1→逻辑0变化检测电路的电路图；
图8是由交叉开关实现的循环移位电路的框图；以及
图9A-图9B是图3的电路中的DWA到二进制转换器电路的第二电路的电路图。
具体实施方式
在以下详细描述和附图中，阐述了具体细节以提供对本公开的透彻理解。然而，本领域技术人员将理解，在某些情况下，本公开可以在没有这些具体细节的情况下实践。在其他情况下，众所周知的元件已经以示意图或框图形式示出，以免不必要的细节混淆本公开。此外，在大多数情况下，具体细节等已经被省略，因为这样的细节被认为不是获取对本公开的完整理解所必需的，并且被认为在相关领域的普通技术人员的理解范围内。
现在参考图3，图3示出了利用具有低功率高速DWA到二进制转换输出的数据加权平均(DWA)电路的连续时间Σ-Δ调制器转换器电路200的框图。模拟输入电压Vin在求和电路202的第一输入处接收。求和电路202的第二输入接收模拟反馈电压Vfb。求和电路202用于确定模拟输入电压Vin与模拟反馈电压Vfb之间的差值，并且生成模拟差值电压Vdif(即，Vdif＝Vin-Vfb)。实现例如积分功能的环路滤波器204接收模拟差值电压Vdif并且输出模拟滤波电压Vfltr。多位量化电路206对模拟滤波电压Vfltr进行量化，以在时钟信号CLK的前沿生成多位温度计数据字DT(即，多位量化电路106由时钟信号计时)。
多位温度计数据字DT具有标准或规范形式一元码格式，该格式使用n个逻辑1位表示自然数n，该n个逻辑1位之后(或之前)是与填充N位数据字中的其余位所需要的一样多的逻辑0位。因此，例如，对于其中N＝8的N位DWA数据字，如果自然数为3，则多位温度计数据字DT将包括三个逻辑1位，该三个逻辑1位之后(或之前)是五个逻辑0位，如例如<1,1,1,0,0,0,0,0>或<0,0,0,0,0,1,1,1>所示。下表说明了自然数0到7的标准或规范形式一元码格式，其中N＝7位数据字。
多位温度计数据字DT应用于数据加权平均(DWA)电路208。DWA电路208将数据加权平均算法应用于接收的多位温度计数据字DT，并且输出N位DWA数据字DW232。下表说明了作为数据加权平均算法的执行结果，由量化器206生成的一系列八个连续多位温度计数据字和由DWA电路208生成的对应的一系列八个连续DWA数据字的示例(其中最左侧的列提供温度计数据字DT的对应自然数)。
N位DWA数据字DW232可以以本领域技术人员公知的方式处理(例如，抽取和数字滤波)以生成与模拟输入电压Vin到数字的转换相对应的数字信号。
在反馈回路中，数据字DW 232被输入到数模转换器(DAC)电路210，DAC电路210转换数据字DW 232以生成模拟反馈电压Vfb。数模转换器电路210包括输入寄存器212，输入寄存器212在时钟信号CLK的后沿锁存数据字DW 232(即，输入寄存器212由时钟信号的逻辑反转(CLK bar)计时)。多个一元输出元件(OE)234由锁存的数据字DW的位来致动，并且由输出元件生成的信号(例如，电流)求和以产生模拟反馈电压Vfb。
由DWA电路208的操作提供的优点是，当随时间考虑时，对于DWA数据字DW中的所有位位置，逻辑1状态相对相等地被断言。相反，对于温度计数据字DT，将注意到，与较高有效位位置(即，上表左侧的那些位)相比，对于较低有效位位置(即，上表右侧的那些位)，逻辑1状态被远远更频繁地断言。当随后使用DWA数据字DW的位来致动DAC 210的一元输出元件234时，一元输出元件234作为整体将被相对平等地致动。
由调制器电路200输出的数据字DW 232(如上所述是DWA数字信号)可以被处理以进行转换以生成二进制信号。这是使用DWA到二进制转换器电路216来完成的，该DWA到二进制转换器电路216耦合到寄存器212的输出并且被配置为将N位锁存数据字DWL 232L从DWA格式转换为二进制格式的M位数据字236(Bin)。该DWA到二进制转换器电路216具体地被配置为通过以下方式来支持低功率高速转换：使用第一转换器电路252首先执行DWA到温度计码转换以生成N位温度计控制字Th256加上用于检测到的全逻辑1位和全逻辑0位条件的特殊情况控制信号304和308，然后使用第二转换器电路254其次执行温度计码到二进制转换，该第二转换器电路254将温度计控制字Th256转换为二进制输出字Bin或者根据特殊情况控制信号304和308的逻辑状态来选择二进制输出字Bin的最大或最小二进制值。
然而，在该上下文中，由第一转换器电路252从锁存的N位DWA数据字DW132L生成的温度计控制字Th256的温度计码以备选或空间形式一元码格式被呈现。这里，自然数n使用一个逻辑1位来表示，该一个逻辑1位在空间上位于N位温度计控制字Th256中的位内与该自然数相对应的位位置处。因此，例如，对于温度计控制字Th256，其中N＝8，如果自然数为3，则空间形式一元码将在第三位位置处包括一个逻辑1位，如<0,0,1,0,0,0,0,0>所示(这里考虑在从最高有效位MSB到最低有效位LSB的方向上的扫描)。下表说明了具有N＝8位数据字的自然数1到8的备选或空间形式一元码格式。
第二转换器电路254然后执行以其空间形式一元码格式从第一转换器电路252输出的温度计控制字Th256到二进制的转换。这例如通过简单地将被断言为逻辑高的相对位位置与等于该位位置的二进制值相关来实现。例如，查找表(LUT)或复用器电路可以用于执行该相关(参见图9A-图9B)。因此，例如，如果温度计控制字Th256是<0,0,0,0,0,1,0,0>，则第二转换器电路254将第六位位置处的要等于值6的逻辑高位与二进制等效<0,1,1,0>相关。
关于特殊情况控制信号304和308，第二转换器电路254响应于这些信号中的任何一个信号的断言以生成特定最大二进制值和最小二进制值以用于输出。例如，特殊情况控制信号304可以指示应当输出最大二进制值(例如，<1,1,1,1>)，并且特殊情况控制信号308可以指示应当输出最小二进制值(例如，<0,0,0,0>)
DWA到二进制转换器电路216的输入是N位锁存数据字DWL232L、控制信号258和时钟信号CLK，其中控制信号258指示N位DWA数据字DW132根据其来生成的对应多位温度计数据字DT是否包括全逻辑1或全逻辑0位。控制信号258是由全逻辑1/0检测器电路250生成的，该检测器电路250接收多位温度计数据字DT的位并且操作以检测全逻辑1/0条件。只有当控制信号258被全逻辑1/0检测器电路250断言时，特殊情况控制信号304和308才被选择性地断言。时钟信号CLK用于控制生成的二进制值的锁存。
现在参考图4，图4示出了全逻辑1/0检测器电路250的电路图。电路250包括异或逻辑门260，异或逻辑门260具有第一输入和第二输入，第一输入接收多位输入数据字DT的最低有效位(位0：DT(0))，第二输入接收多位输入数据字DT的最高有效位(位N-1：DT(N-1))。从异或逻辑门260输出的信号被应用于D型触发器262的数据输入，该D型触发器262由时钟信号CLK的反相(CLK bar)计时。D型触发器262相应地利用时钟信号CLK的每个脉冲来捕获来自异或逻辑门260的输出信号的逻辑状态，并且使该逻辑状态值在触发器262的Q输出处可用作控制信号258。控制信号258的逻辑状态指示多位温度计数据字DT是包括全逻辑1位还是全逻辑0位。
电路250的操作如下：异或逻辑门260确定多位输入数据字DT的最低有效位(位0：DT(0))和最高有效位(位N-1：DT(N-1))何时同时为逻辑0或同时为逻辑1。对于标准或普通形式一元码格式的温度计编码数据，仅当数据字DT的所有位中的一个为逻辑0或数据字DT的所有位为逻辑1时才会发生这种情况。电路250捕捉这种情况是至关重要的，因为当数据字DT的所有位时为逻辑0或数据字DT的所有位为逻辑1，则对应生成的数据字DW的所有位也将分别为全逻辑0或为全逻辑1。这种情况或条件将影响DWA到二进制转换器电路216操作以从锁存的N位DWA数据字DW132L产生最大值和最小值的二进制输出的方式。这将在下面更详细地解释。如果数据字DT的所有位为逻辑0或逻辑1，则异或逻辑门260的输出为逻辑1，并且当时钟信号CLK脉冲时，该逻辑高数据状态被D型触发器262捕获。因此，当检测到全逻辑1/0的条件时，控制信号258被断言为逻辑高。
图5示出了DWA到二进制转换器电路216的第一转换器电路252的框图。组合逻辑电路300接收控制信号258和位中的选择的位，仅作为示例，这里是锁存的N位DWA数据字DWL132L的最低有效位(位0：DWL(0))。逻辑电路300包括第一逻辑与门302，第一逻辑与门302具有接收控制信号258的第一输入和接收最低有效位(位0：DWL(0))的第二输入。当两个输入都为逻辑高时，第一逻辑与门302的输出为逻辑高，这仅在多位温度计数据字DT的所有位为逻辑1时发生，并且因此门302用作全逻辑1检测器。由第一逻辑与门302输出的特殊情况信号304被断言为逻辑高以指示全逻辑1条件的检测。逻辑电路300还包括第二逻辑与门306，第二逻辑与门306具有接收控制信号258的第一输入和接收最低有效位(位0：DWL(0))的逻辑反转的第二输入。当两个输入都为逻辑高时，第二逻辑与门306的输出为逻辑高，这仅在多位温度计数据字DT的所有位为逻辑0时发生，并且因此门306用作全逻辑0检测器。由第二逻辑与门302输出的特殊情况信号308被断言为逻辑高以指示全逻辑0条件的检测。
第一转换器电路252还包括第一检测器电路310，第一检测器电路310用于检测温度计码的连续逻辑1位串的起始在锁存的N位DWA数据字DWL中的位置。第一检测器电路310输出N位输入数据字In314，该输入数据字在检测到的起始位位置处包括单个断言逻辑1位。第二检测器电路312操作以检测温度计码的连续逻辑1位串的结束在锁存的N位DWA输入数据字DWL中的位置。第二检测器电路312输出N位选择控制数据字Sel316，该选择控制数据字在检测到的结束位位置处包括单个断言逻辑1位。
由输入数据字In314(由第一检测器电路310标识)中的断言位提供的起始位位置和由选择控制数据字Sel316(由第二检测器电路312标识)中的断言位提供的结束位位置分别作为数据输入和选择输入被应用于循环移位电路320。移位电路320对标识的起始位位置执行由结束位位置指定的多个位的单向循环(桶)移位，并且生成N位温度计码数据字Th256，该温度计码数据字在移位的位位置处包括单个断言逻辑1位。
现在参考图6，图6示出了第一检测器电路310的电路图，该第一检测器电路310操作以检测温度计码的连续逻辑1位串的起始在锁存的N位DWA数据字DWL中的位置(即，逻辑0→逻辑1变化的位置)(扫描在从最低有效位LSB到最高有效位MSB的方向上的逻辑状态转变)。第一检测器电路310包括由N个逻辑与门350(0)至350(N-1)形成的组合逻辑电路348，该逻辑与门操作以生成被应用于循环移位电路320的输入的N位输入数据字In314。每个与门350的第一输入连接到由寄存器212输出的锁存的多位输出数据字DWL的对应位。每个与门350的第二输入连接到锁存的多位输出数据字DWL的相邻位的逻辑反转。例如，与门350(0)具有被连接以接收对应位DWL(0)的第一输入和被连接以接收相邻位DWL(N-1)的逻辑反转(在N＝15的示例中，这将是位DWL(14))的第二输入。与门350(0)的输出生成输入数据字In314的一位(In(0))。类似地，与门350(N-1)(在N＝15的示例中，这将是与门350(14))具有被连接以接收对应位DWL(N-1)(在N＝15的示例中，这将是位DWL(14))的第一输入和被连接以接收相邻位DWL(N-2)的逻辑反转(在N＝15的示例中，这将是位DWL(13))的第二输入。与门350(N-1)的输出提供输入数据字In314的另一位(In(14))。其他与门350类似地连接到锁存的多位输出数据字DWL的逻辑反转位和相邻位，并且生成输入数据字In的对应位314。
组合逻辑电路348操作以标识(从最低有效位LSB到最高有效位MSB)接收的锁存的多位输出数据字DWL中的位串从逻辑1转变到逻辑0的位置，并且从而标识锁存的多位输出数据字DWL中的连续逻辑1位串起始的位位置。其第一输入接收该逻辑1值并且其第二输入从锁存的多位输出数据字DWL中的下一相邻低位接收逻辑0值的反转的与门350将输出逻辑1值。所有其他与门350将输出逻辑低值，因为它们的第一输入或第二输入中的至少一个将接收逻辑0输入。与门350(0)连接以接收对应位DWL(0)和相邻位DWL(N-1)的逻辑反转是重要的，因为这种连接实现了位位置查找操作的环绕。
现在参考图7，图7示出了第二检测器电路312的电路图，该第二检测器电路312操作以检测温度计码的连续逻辑1位串的结束在锁存的N位DWA数据字DWL中的位置(即，逻辑1→逻辑0变化的位置)(扫描在从最低有效位LSB到最高有效位MSB的方向上的逻辑状态转变)。第二检测器电路312包括由N个逻辑与门354(0)至354(N-1)形成的组合逻辑电路352，该逻辑与门操作以生成被应用于循环移位电路320的选择输入的N位选择数据字Sel316。每个与门354的第一输入连接到由寄存器212输出的锁存的多位输出数据字DWL的对应位的逻辑反转。每个与门354的第二输入连接到锁存的多位输出数据字DWL的相邻位。例如，与门354(0)具有被连接以接收对应位DWL(0)的逻辑反转的第一输入和被连接以接收相邻位DW(N-1)(在N＝15的示例中，这将是位DWL(14))的第二输入。与门354(0)的输出生成多位选择信号Sel的一位(Sel(0))。类似地，与门354(N-1)(在N＝15的示例中，这将是与门354(14))具有被连接以接收对应位DWL(N-1)的逻辑反转(在N＝15的示例中，这将是位DWL(14))的第一输入和被连接以接收相邻位DWL(N-2)(在N＝15的示例中，这将是位DWL(13))的第二输入。与门354(N-1)的输出提供多位选择信号Sel的另一位(Sel(14))。其他与门354类似地连接到锁存的多位输出数据字DWL的逻辑反转位和相邻位，并且生成多位选择信号Sel的对应位。
组合逻辑电路352操作以标识(从最低有效位LSB到最高有效位MSB)接收的锁存的多位输出数据字DWL中的位串从逻辑1转变到逻辑0的位置，并且从而标识锁存的多位输出数据字DWL中的连续逻辑1位串结束的位位置。其第一输入接收该逻辑0值的反转并且其第二输入从锁存的多位输出数据字DWL中的下一相邻低位接收逻辑1值的与门354将输出逻辑1值。所有其他与门354将输出逻辑低值，因为它们的第一输入或第二输入中的至少一个将接收逻辑0输入。与门354(0)连接以接收对应位DWL(0)和相邻位DWL(N-1)的逻辑反转是重要的，因为这种连接实现了位位置查找操作的环绕。
再次参考图5，桶形(barrel)移位器电路320可以使用交叉开关矩阵高效地实现。交叉开关矩阵的数据输入接收N位输入数据字In314，并且交叉开关矩阵的选择输入接收N位选择数据字Sel316、交叉开关响应于多位选择信号Sel而操作，以选择性地将开关输入映射到开关输出，以实现由N位选择数据字Sel316指定的圆桶形移位。
用于移位电路320的交叉开关矩阵的物理配置如图8所示。用于移位的交叉开关矩阵的操作可以由N个复用器360(0)至360(N-1)在逻辑上表示，其中每个复用器360是N:1复用器。接收的输入数据字In的位被标识为In(N-1)、……、In(0)。生成的多位输出数据字Out的位被标识为Out(N-1)、……、Out(0)。每个复用器540的选择控制输入接收多位选择信号Sel。应当注意，每个复用器的输入处的多位输入数据字In的位的环绕序列顺序是不同的。例如，对于复用器360(N-1)，输入处的多位输入数据字In的位顺序为In(N-1)、In(N-2)、……、In(0)。对于复用器360(N-2)，输入处的多位输入数据字In的位顺序为In(N-2)、In(N-3)、……、In(0)、In(N-1)。对于复用器360(1)，输入处的多位输入数据字In的位顺序为In(1)、In(0)、In(N-1)、……、In(3)、In(2)。对于复用器360(0)，输入处的多位输入数据字In的位顺序为In(0)、In(N-1)、In(N-2)、……、In(2)、In(1)。本领域技术人员将认识到，多位输入数据字In的位序列的连接在N个复用器360(0)至360(N-1)之间被有效地桶形移位。其效果是，交叉开关矩阵操作以通过由多位选择信号Sel的值选择的可选择桶形移位位置来选择性地将多位输入数据字In的位连接到多位输出数据字Out的位。
如前所述，第二转换器电路254操作以将温度计控制字Th256从空间形式一元码格式转换为二进制。图9A示出了使用查找表(LUT)电路的第二转换器电路254的一种实现，其中温度计控制字Th256中的断言位选择断言的位位置的对应二进制表示以作为二进制格式(Bin)的M位数据字236进行输出。如果由第一逻辑与门302输出的特殊情况信号304被断言为逻辑高以指示全逻辑1条件的检测，则LUT电路将选择最大二进制值(例如，如图所示的与数字15相对应的二进制值<1111>)以作为M位数据字236进行输出。相反，如果由第二逻辑与门306输出的特殊情况信号308被断言为逻辑高以指示全逻辑0条件的检测，则LUT电路将选择最小二进制值(例如，如图所示的与数字零相对应的二进制值<0000>)以作为M位数据字236进行输出。然后，所选择的二进制值由锁存电路响应于时钟信号CLK的脉冲进行锁存。
图9B示出了使用复用电路(MUX)的第二转换器电路254的另一实现，其中MUX的输入接收位位置(Bin 0至Bin 15)的二进制值表示，并且温度计控制字Th256应用于MUX选择输入。MUX响应于温度计控制字Th256中的断言的位位置，通过选择性地连接与断言的位位置相对应的输入二进制值中的一个输入二进制值以作为二进制格式的M位数据字236(Bin)进行输出。MUX还接收特殊情况信号304和308。响应于指示全逻辑1条件的检测的由第一逻辑与门302对特殊情况信号304的断言，MUX选择性地连接输入的最大二进制值(例如，如图所示，与数字15相对应的二进制值<1111>)以作为M位数据字236进行输出。相反，响应于指示全逻辑0条件的检测的由第二逻辑与门306对特殊情况信号308的断言，MUX选择性地连接输入的最小二进制值(例如，如图所示，与数字零相对应的二进制值<0000>)以作为M位数据字236进行输出。然后，所选择的二进制值由锁存电路响应于时钟信号CLK的脉冲进行锁存。
参考N＝15和M＝4的一些示例，可以更好地理解DWA到二进制转换电路的操作。
在第一示例中，锁存的多位输出数据字DWL232L是：
最高有效位DWL(14)在左侧，最低有效位DWL(0)在右侧。需要注意的是，锁存的多位输出数据字DWL232L包括10个逻辑1位，因此DWA到二进制转换的结果应当输出等于10的二进制值。
第一检测器电路310在锁存的N位DWA数据字DWL内寻找连续逻辑1位串起始的起始位位置。这是数据字中的位序列中从逻辑0到逻辑1的转变位置。对于上述示例，该转变以及连续逻辑1位串的起始发生在第13位位置。结果，第一检测器电路310将生成以下多位输入数据字In314：
需要注意的是，只有第13位被断言为逻辑1。
第二检测器电路312在锁存的N位DWA数据字DWL内寻找连续逻辑1位串结束的结束位位置。这是数据字中的位序列中从逻辑1到逻辑0的转变位置。对于上述示例，该转变以及连续逻辑1位串的结束发生在第7位位置。结果，第二检测器电路312将生成以下多位选择数据字Sel316：
值得注意的是，只有第7位被断言为逻辑1。
循环移位电路320然后响应于多位选择数据字Sel316而对多位输入数据字In314执行循环移位操作。该操作将多位输入数据字In314中的起始位位置移位等于由多位选择数据字Sel316指定的结束位位置的位数。因此，在该示例中，由于起始位位置在第13位，移位电路320将桶形移位(例如，此处向右——即，朝向最低有效位)七个位点(如由第七位位置为结束位位置所示)以生成多位温度计控制字Th256：
只有第6位位置被断言为逻辑1(由于13-7＝6)。
因为使用DWA处理从其中导出锁存的多位输出数据字DWL232L的多位温度计数据字DT不是全逻辑1位或全逻辑0位，信号304或304都没有被断言，并且第二转换器电路254的操作仅由温度计控制字Th256驱动。
在温度计控制字Th256(对应于从MSB开始的第10位位置)中的第6位位置(从LSB)处的断言逻辑1位与数字和二进制值的相关性是由第二转换器电路254根据下表关系(使用例如如图9A-图9B所示的查找表或复用电路实现的)做出的：
上表中的“*”表示倒数第6条目(LSB)，它与示例中的温度计控制字Th256匹配，这将导致输出二进制数据字Bin的值为与数字10相对应的<1010>。
在第二示例中，锁存的多位输出数据字DWL232L是：
最高有效位DWL(14)在左侧，最低有效位DWL(0)在右侧。需要注意的是，锁存的多位输出数据字DWL232L包括4个逻辑1位，因此DWA到二进制转换的结果应当输出等于4的二进制值。
第一检测器电路310在锁存的N位DWA数据字DWL内寻找连续逻辑1位串起始的起始位位置。这是数据字中的位序列中从逻辑0到逻辑1的转变位置。对于上述示例，该转变以及连续逻辑1字符串的起始发生在第3位位置。结果，第一检测器电路310将生成以下多位输入数据字In314：
值得注意的是，只有第3位被断言为逻辑1。
第二检测器电路312在锁存的N位DWA数据字DWL内寻找连续逻辑1位串结束的结束位位置。这是数据字中的位序列中从逻辑1到逻辑0的转变位置。对于上述示例，该转变以及连续逻辑1字符串的结束发生在第6位位置。结果，第二检测器电路312将生成以下多位选择数据字Sel316：
需要注意的是，只有第6位被断言为逻辑1。
循环移位电路320然后响应于多位选择数据字Sel316而对多位输入数据字In314执行循环移位操作。该操作将多位输入数据字In314中的起始位位置移位等于由多位选择数据字Sel316指定的结束位位置的位数。因此，在该示例中，由于起始位位置在第3位，移位电路320将桶形移位(例如，此处向右——即，朝向最低有效位)六个位点(如由结束位位置的第六位位置所示)以生成多位温度计控制字Th256：
只有第12位位置被断言为逻辑1(由于3-6＝12和N＝15)。
因为使用DWA处理从其中导出锁存的多位输出数据字DWL232L的多位温度计数据字DT不是全逻辑1位或全逻辑0位，信号304或304都没有被断言，并且第二转换器电路254的操作仅由温度计控制字Th256驱动。
在温度计控制字Th256(对应于从MSB开始的第4位位置)中的第12位位置处的断言逻辑1位与数字和二进制值的相关性由第二转换器电路进行254根据下表关系(使用例如如图9A-图9B所示的查找表或复用电路实现的)做出的：
上表中的“*”表示从底部LSB开始的第12条目，它与示例中的温度计控制字Th256匹配，这将导致输出二进制数据字Bin的值为与数字4相对应的<0100>。
在第三示例中，锁存的多位输出数据字DWL232L是：
最高有效位DWL(14)在左侧，最低有效位DWL(0)在右侧。需要注意的是，锁存的多位输出数据字DWL232L包括15个逻辑1位，因此DWA到二进制转换的结果应当输出等于15的二进制值。
第一检测器电路310试图在锁存的N位DWA数据字DWL内寻找连续逻辑1位串起始的起始位位置。这是数据字中的位序列中从逻辑0到逻辑1的转变位置。对于上述示例，这种转变不存在，因为数据字包括全逻辑1位并且输入数据字In314没有位被断言为逻辑1。
第二检测器电路312试图在锁存的N位DWA数据字DWL内寻找连续逻辑1位串结束的结束位位置。这是数据字中的位序列中从逻辑1到逻辑0的转变位置。对于上述示例，该转变不存在，因为数据字包括全逻辑1位并且选择数据字Sel316没有位被断言为逻辑1。
使用多位输入数据字In314：
并且使用多位选择数据字Sel316：
由移位电路320生成的多位温度计控制字Th256为：
因为使用DWA处理从其中导出锁存的多位输出数据字DWL232L的多位温度计数据字DT具有全逻辑1位，控制信号258被断言为逻辑1并且DWL(0)位也是逻辑1。与门302将相应地为全逻辑1检测信号304输出逻辑1状态。响应于全逻辑1检测信号304的断言，第二转换器电路254将生成具有与数字15相对应的最大值<1111>的二进制数据字Bin。
在第四示例中，锁存的多位输出数据字DWL232L是：
最高有效位DWL(14)在左侧，最低有效位DWL(0)在右侧。需要注意的是，锁存的多位输出数据字DWL232L包括0个逻辑1位，因此DWA到二进制转换的结果应当输出等于0的二进制值。
第一检测器电路310试图在锁存的N位DWA数据字DWL内寻找连续逻辑1位串起始的起始位位置。这是数据字中的位序列中从逻辑0到逻辑1的转变位置。对于上述示例，这种转变不存在，因为数据字包括全逻辑0位并且输入数据字In314没有位被断言为逻辑1。
第二检测器电路312试图在锁存的N位DWA数据字DWL内寻找连续逻辑1位串结束的结束位位置。这是数据字中的位序列中从逻辑1到逻辑0的转变位置。对于上述示例，该转变不存在，因为数据字包括全逻辑0位并且选择数据字Sel316没有位被断言为逻辑1。
使用多位输入数据字In314：
并且使用多位选择数据字Sel316：
由移位电路320生成的多位温度计控制字Th322为：
因为使用DWA处理从其中导出锁存的多位输出数据字DWL232L的多位温度计数据字DT具有全逻辑0位，控制信号258被断言为逻辑1并且DWL(0)位为逻辑0。与门306将相应地为全逻辑0检测信号308输出逻辑1状态。响应于全逻辑0检测信号308的断言，第二转换器电路254将生成具有与数字0相对应的最小值<0000>的二进制数据字Bin。
DWA到二进制转换器电路216有利地能够以高速运行。延迟最小，不需要流水线结构。因为不需要时钟和寄存器切换，所以与现有技术的转换器电路相比，电路216可以在功耗显著降低的情况下操作。还应当注意，通过电路216的关键路径非常短，这是因为利用了数据处理流程，其中DWA到温度计的转换之后是温度计到二进制的转换，利用空间形式一元码格式用于温度计控制字Th。
尽管前面的描述已经在本文中参考特定电路和实施例进行了描述，但并不意在限于本文中公开的细节；相反，它扩展到所有功能等效的结构、方法和用途，诸如在所附权利要求的范围内。
