一种电平采集电路

技术领域

本发明涉及电平采集电路技术领域，具体涉及一种电平采集电路。

背景技术

电平采集电路：电平采集电路的作用是采集外部电路输出的不同电压范围的电平信号、并转换为具有一定驱动能力，可供后级电子控制系统识别和处理的电平信号。

低有效电平采集电路：当且仅当输入电平为低电平时，采集电路才会输出对后级有效的触发电平，当输入为高电平或浮接时，采集电路的输出为后级电路的常态电平。

高有效电平采集电路：当且仅当输入电平为高电平时，采集电路才会输出对后级有效的触发电平，当输入为低电平或浮接时，采集电路的输出为后级电路的常态电平。

现有技术中，通常只能为高有效电路或低有效电路中一种，检测模式单一，不能通过端口电压配置改成低有效电路，导致灵活性不足，且大多采用分立电路，还存在集成度低以及成本高的问题。

发明内容

本发明实施例提供了一种电平采集电路，采用便于集成的器件适用于各种主流BCD工艺便于集成，同时便于对采集电路进行拓展，通过EN端和VCH端的输入的电平配置分别改变OU1端和OUT2端输出电平实现低有效电路和高有效电路的转换，增强了采集电路的兼容性，解决了现有电平采集电路存在的检测模式单一以及集成度低的问题。

鉴于上述问题，本发明提出的技术方案是：

一种电平采集电路，包括：配置电路、接口电路U8、接口电路U6和输出电路，所述接口电路U8与所述接口电路U6的结构完全一致，所述配置电路的输入端分别与VCH端和EN端连接，所述配置电路的输出端分别与所述接口电路U8的IN端和所述接口电路U6的IN端连接，信号输入IN1端与所述接口电路U8的IN端通过电阻R3连接，信号输入IN2端与所述接口电路U6的IN端通过电阻R4连接，所述接口电路U8的OUT端和所述接口电路U6的OUT端分别与所述输出电路的输入端连接，所述输出电路的输出端通过OUT1和OUT2端输出信号。

为了更好的实现本发明技术方案，还采用了如下技术措施。

进一步的，所述配置电路包括电流源I1、电流源I2、电流源I3、电流源I4、PMOS管MP1、NMOS管MN1、电阻R1和电阻R2，所述电流源I1、所述电流源I2、所述电流源I3的一端与VCH端连接，所述电流源I1的另一端通过所述电阻R1和所述电阻R2与EN端连接，所述电流源I2的另一端与所述接口电路的输入端连接，所述电流源I3的另一端与所述PMOS管MP1的S极连接，所述PMOS管MP1的G极、D极、所述NMOS管MN1的G极、D极之间相互连接，且同时通过所述电阻R2与EN端和所述接口电路的输入端连接，所述NMOS管MN1的S极通过所述电流源I4接地。

进一步的，所述接口电路U8包括隔离电路和滤波电路，所述隔离电路包括NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MN7、NMOS管MN5、NMOS管MN6、NMOS管MN8和NMOS管MN9，所述滤波电路包括电阻R5、电阻R6、电阻R7、电阻R8、电阻R9和电容C1，所述NMOS管MN2的D极依次与所述电阻R7、所述电阻R6串联后与所述接口电路U8的IN端连接，所述NMOS管MN2的G极、所述NMOS管MN3的G极、所述NMOS管MN7的G极、所述NMOS管MN8的G极、所述NMOS管MN9的G极通过反相器U4与所述NMOS管MN4的G极、所述NMOS管MN5的G极、所述NMOS管MN6的G极连接，所述EN端在通过一电阻输出ENA信号与所述NMOS管MN4的G极、所述NMOS管MN5的G极、所述NMOS管MN6的G极连接，ENA信号经过反相器U4后输出ENB信号，所述NMOS管MN2的S极与所述NMOS管MN3的S极与二极管D1的一端连接，所述二极管D1的另一端与所述NMOS管MN2的G极和所述NMOS管MN3的G极连接，所述NMOS管MN3的D极通过所述电阻R9和所述电阻R5分别与所述NMOS管MN7的D极连接和VCH端连接，二极管D3的一端与所述NMOS管MN7的G极和所述NMOS管MN8的G极连接，所述二极管D3的另一端同时与所述NMOS管MN7的S极和所述NMOS管MN8的D极连接，所述NMOS管MN8的S极与所述NMOS管MN9的S极连接，所述NMOS管MN9的D极通过施密特反相器U3与所述接口电路U8的OUT端连接，所述NMOS管MN9的D极通过电容C1接地，所述NMOS管MN9的D极、所述NMOS管MN6的D极连接且连接有偏置电源IB，所述NMOS管MN6的S极与所述NMOS管MN5的S极连接，所述NMOS管MN5的D极和所述NMOS管MN4的S极与二极管D2的一端连接，所述二极管D2的另一端与所述NMOS管MN4的G极和所述NMOS管MN5的G极连接，所述电阻R8的一端连接在电阻R6和电阻R7之间，所述电阻R8的另一端与所述NMOS管MN4的D极连接。

进一步的，所述输出电路包括反相器U1和反相器U2，所述反相器U1的输入端与所述接口电路U8的OUT端连接，所述反相器U1的输出端与OUT1端连接，所述反相器U2的输入端与所述接口电路U6的OUT端连接，所述反相器U2的输出端与OUT2端连接，所述反相器U1和所述反相器U2还与VCL端连接。

进一步的，所述NMOS管MN2、所述NMOS管MN3、所述NMOS管MN4、所述NMOS管MN7为高压NMOS管，所述NMOS管MN5、所述NMOS管MN6、所述NMOS管MN8和所述NMOS管MN9为低压NMOS管。

相对于现有技术而言，本发明的有益效果是：采用便于集成的器件适用于各种主流BCD工艺便于集成，同时便于对采集电路进行拓展，通过EN端和VCH端的输入的电平配置分别改变OU1端和OUT2端输出电平实现低有效电路和高有效电路的转换，增强了采集电路的兼容性，解决了现有电平采集电路存在的检测模式单一以及集成度低的问题。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

图1为现有技术电平采集电路的结构示意图；

图2为本发明实施例公开的电平采集电路的结构示意图；

图3为本发明实施例公开的接口电路U8的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。

参照附图1-3所示，一种电平采集电路，其包括配置电路、接口电路U8、接口电路U6和输出电路，所述接口电路U8与所述接口电路U6的结构完全一致，所述配置电路的输入端分别与VCH端和EN端连接，所述配置电路的输出端分别与所述接口电路U8的IN端和所述接口电路U6的IN端连接，信号输入IN1端与所述接口电路U8的IN端通过电阻R3连接，信号输入IN2端与所述接口电路U6的IN端通过电阻R4连接，所述接口电路U8的OUT端和所述接口电路U6的OUT端分别与所述输出电路的输入端连接，所述输出电路的输出端通过OUT1和OUT2端输出信号，具体的，所述输出电路包括反相器U1和反相器U2，所述反相器U1的输入端与所述接口电路U8的OUT端连接，所述反相器U1的输出端与OUT1端连接，所述反相器U2的输入端与所述接口电路U6的OUT端连接，所述反相器U2的输出端与OUT2端连接，所述反相器U1和所述反相器U2还与VCL端连接。

参照附图2-3所示，具体的，在本发明实施例中，所述配置电路包括电流源I1、电流源I2、电流源I3、电流源I4、PMOS管MP1、NMOS管MN1、电阻R1和电阻R2，所述电流源I1、所述电流源I2、所述电流源I3的一端与VCH端连接，所述电流源I1的另一端通过所述电阻R1和所述电阻R2与EN端连接，所述电流源I2的另一端与所述接口电路的输入端连接，所述电流源I3的另一端与所述PMOS管MP1的S极连接，所述PMOS管MP1的G极、D极、所述NMOS管MN1的G极、D极之间相互连接，且同时通过所述电阻R2与EN端和所述接口电路的输入端连接，所述NMOS管MN1的S极通过所述电流源I4接地。

参照附图2-3所示，具体的，在本发明实施例中，所述接口电路U8包括隔离电路和滤波电路，所述隔离电路包括NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MN7、NMOS管MN5、NMOS管MN6、NMOS管MN8和NMOS管MN9，所述滤波电路包括电阻R5、电阻R6、电阻R7、电阻R8、电阻R9和电容C1，所述NMOS管MN2的D极依次与所述电阻R7、所述电阻R6串联后与所述接口电路U8的IN端连接，所述NMOS管MN2的G极、所述NMOS管MN3的G极、所述NMOS管MN7的G极、所述NMOS管MN8的G极、所述NMOS管MN9的G极通过反相器U4与所述NMOS管MN4的G极、所述NMOS管MN5的G极、所述NMOS管MN6的G极连接，所述EN端在通过一电阻输出ENA信号与所述NMOS管MN4的G极、所述NMOS管MN5的G极、所述NMOS管MN6的G极连接，ENA信号经过反相器U4后输出ENB信号，所述NMOS管MN2的S极与所述NMOS管MN3的S极与二极管D1的一端连接，所述二极管D1的另一端与所述NMOS管MN2的G极和所述NMOS管MN3的G极连接，所述NMOS管MN3的D极通过所述电阻R9和所述电阻R5分别与所述NMOS管MN7的D极连接和VCH端连接，二极管D3的一端与所述NMOS管MN7的G极和所述NMOS管MN8的G极连接，所述二极管D3的另一端同时与所述NMOS管MN7的S极和所述NMOS管MN8的D极连接，所述NMOS管MN8的S极与所述NMOS管MN9的S极连接，所述NMOS管MN9的D极通过施密特反相器U3与所述接口电路U8的OUT端连接，所述NMOS管MN9的D极通过电容C1接地，所述NMOS管MN9的D极、所述NMOS管MN6的D极连接且连接有偏置电源IB，所述NMOS管MN6的S极与所述NMOS管MN5的S极连接，所述NMOS管MN5的D极和所述NMOS管MN4的S极与二极管D2的一端连接，所述二极管D2的另一端与所述NMOS管MN4的G极和所述NMOS管MN5的G极连接，所述电阻R8的一端连接在电阻R6和电阻R7之间，所述电阻R8的另一端与所述NMOS管MN4的D极连接。

需要说明的是，所述NMOS管MN2、所述NMOS管MN3、所述NMOS管MN4、所述NMOS管MN7为高压NMOS管，所述NMOS管MN5、所述NMOS管MN6、所述NMOS管MN8和所述NMOS管MN9为低压NMOS管，在EN端通过。

具体工作原理：

需要说明的是，信号输入IN1端、电阻R3、接口电路U8、反相器U1、OUT1端构成通道1，信号输入IN2端、电阻R4、接口电路U6、反相器U2、OUT2端构成通道2，信号输入IN1端、信号输入IN2端用于输入信号，OUT1端和OUT2端用于输出信号。

1、当EN端输入为低电平时,电路内部的电流源上拉IN1输入的信号的电压，此时通道1和通道2的功能相同，均为低有效电路，此时信号输入IN1端和信号输入IN2端浮接或接高电平时，OUT1端和OUT2端输出为低电平，仅当信号输入IN1端和信号输入IN2端接低电平时，OUT1端和OUT2端输出为高电平。

2、如果EN端输入为高电平(如VCH端或VCL端)，电路内部的电流源打开，此时通道1为高有效电路，当信号输入IN1端接高电平时OUT1端输出为低电平，通道2不受影响，为低有效电路。

3、芯片也可以应用在VCH端浮接的情况，此时VCH端浮接，VCL端接逻辑电平的电源，则通道1和通道2全部为高有效电路。

通道2默认为低电平有效电路，通道1可以通过EN端输入的电平高低进行选择，既可以是高电平有效电路，也可以是低电平有效电路，EN端浮接或接高电平时(VEN>VCL),通道1为高有效电路，EN端接低电平时,通道1和通道2全部为低有效电路。

具体输入输出功能见表1、表1和表3。

表1

表2

表3

以上电路是以2通道为例，可根据电路应用需要，选择2通道到n(n>2)通道,再根据需要配置电源输入端口电压，即可得到需要的电平采集电路，本电平采集电路，可根据需求，灵活配置多个采集通道，通过EN端和VCH端的输入的电平配置，可以实现高有效，低有效输入采集电路的兼容，同时本电平采集电路集成度高适用于各种主流BCD工艺，具有集成度高，功耗低的效果。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。