一种半导体器件及半导体器件的制作方法

技术领域

本发明实施例涉及半导体技术领域，尤其涉及一种半导体器件及半导体器件的制作方法。

背景技术

随着半导体技术的发展，人们对集成电路性能的要求越来越高。氢化物气体的薄膜沉积，而氢可以很容易扩散进入下面的外延薄膜中，降低半导体器件的电流密度，进而限制或降低半导体器件的性能。

发明内容

本发明实施例提供一种半导体器件及半导体器件的制作方法，以解决半导体器件存在电流密度较低，限制或降低半导体器件的性能的问题。

为实现上述技术问题，本发明采用以下技术方案：

本发明实施例提供了一种半导体器件，包括：

衬底；

设置于衬底一侧的缓冲层；

设置于缓冲层远离衬底一侧的电子传输层；

设置于电子传输层远离衬底一侧的半导体掺杂层；

设置于半导体掺杂层远离衬底一侧的栅极；

设置于栅极远离衬底一侧的中断层；

沿半导体器件的厚度方向，中断层至少部分覆盖栅极，中断层至少部分覆盖电子传输层。

可选的，沿垂直于半导体器件的厚度方向，中断层至少部分覆盖半导体掺杂层和栅极。

可选的，中断层的材料包括氮气、氦气或含氮半导体材料。

可选的，中断层通过脉冲式等离子掺杂形成。

可选的，半导体掺杂层包括P型掺杂层，P型掺杂层包括掺杂Mg的GaN层；

缓冲层的材料包括GaN；

电子传输层的材料包括AlGaN；

栅极的材料包括氮化钛或氮化钨。

可选的，半导体器件，还包括：

设置于中断层远离衬底一侧的钝化层。

可选的，钝化层的材料包括氧化物或氮化物。

可选的，中断层的厚度范围包括1nm～3nm。

根据本发明的另一方面，本实施例提供一种半导体器件的制作方法，包括：

提供衬底；

在所述衬底的一侧形成缓冲层；

在所述缓冲层远离所述衬底的一侧形成电子传输层；

在所述电子传输层远离所述衬底的一侧形成半导体掺杂层；

在所述半导体掺杂层远离所述衬底的一侧形成栅极；

在所述栅极远离所述衬底的一侧形成中断层；其中，沿所述半导体器件的厚度方向，所述中断层至少部分覆盖所述栅极，所述中断层至少部分覆盖所述电子传输层。

可选的，所述在所述栅极远离所述衬底的一侧形成中断层，包括：

采用脉冲式等离子掺杂在所述栅极远离所述衬底的一侧形成中断层；其中，沿垂直于所述半导体器件的厚度方向，所述中断层至少部分覆盖所述半导体掺杂层和所述栅极。

本发明实施例提供的半导体器件通过在栅极远离衬底一侧的设置中断层，且沿半导体器件的厚度方向，中断层至少部分覆盖栅极，中断层至少部分覆盖电子传输层。这样设置，使得中断层可以较好的阻挡由电子传输层和栅极远离衬底一侧的H的沉积。在半导体器件的清洗、钝化层制作等后续制程中的氢化物气体的薄膜沉积中，中断层可以较好的阻挡H的透过。这样设置可以使得电子传输层的电流密度较高，提高栅极的稳定性，改善半导体器件的稳定性。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据本发明实施例的内容和这些附图获得其他的附图。

图1是本发明实施例提供的一种半导体器件的结构示意图；

图2是本发明实施例提供的另一种半导体器件的结构示意图；

图3是本发明实施例提供的一种半导体器件的结构示意图；

图4是本发明实施例提供的一种半导体器件的中断层的镀膜深度和电流密度的曲线示意图；

图5是本发明实施例提供的一种半导体器件的制作方法的流程图；

图6是本发明实施例提供的另一种半导体器件的制作方法的流程图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

基于上述技术问题，本实施例提出了以下解决方案：

图1是本发明实施例提供的一种半导体器件的结构示意图。参见图1，本发明实施例提供了一种半导体器件，包括：衬底1；设置于衬底1一侧的缓冲层2；设置于缓冲层2远离衬底1一侧的电子传输层3；设置于电子传输层3远离衬底1一侧的半导体掺杂层4；设置于半导体掺杂层4远离衬底1一侧的栅极Gate；设置于栅极Gate远离衬底1一侧的中断层5；沿半导体器件的厚度方向N1，中断层5至少部分覆盖栅极Gate，中断层5至少部分覆盖电子传输层3。

具体的，衬底1可以包括Si衬底1、SiC衬底1或者蓝宝石衬底1等。缓冲层2可以包括氮化物半导体层。电子传输层3用于传输电子。电子传输层3包括Al、Ga等金属的离子。半导体掺杂层4可以包括掺杂有P、Mg等的GaN层。栅极Gate包括钛、钨等金属的离子。中断层5可以为氮掺杂层。

由于在后续制程中，H容易与Al、Ga、Ti等金属的离子结合而发生钝化，例如Al-H钝化、Ga-H钝化等，使得电子传输层3中Al、Ga等离子的电子浓度降低，使得电子传输层3的电流密度降低，影响半导体器件的性能。

由于中断层5的原子核质量大于H的原子核质量。通过在栅极Gate远离衬底1一侧的设置中断层5，且沿半导体器件的厚度方向N1，中断层5至少部分覆盖栅极Gate，中断层5至少部分覆盖电子传输层3。这样设置，使得中断层5可以较好的阻挡由电子传输层3远离衬底1一侧的H的沉积。在半导体器件的清洗、钝化层6制作等后续制程中的氢化物气体的薄膜沉积中，中断层5可以较好的阻挡H的透过。这样设置可以避免H与Al、Ga、Ti等金属的离子结合而发生钝化，例如Al-H钝化、Ga-H钝化等，使得电子传输层3的电流密度较高，从而改善半导体器件稳定性。此外，通过设置中断层5至少部分覆盖栅极Gate，可以使得中断层5可以较好的阻挡由栅极Gate远离衬底1一侧的H的沉积。在半导体器件的清洗、钝化层6制作等后续制程中的氢化物气体的薄膜沉积中，中断层5可以较好的阻挡H的透过，避免栅极Gate的金属离子与H发生钝化，提高栅极Gate的稳定性，改善栅极Gate远离衬底1一侧的表面的极化效果，提高栅极Gate远离衬底1一侧的均匀性。

本实施例提供的半导体器件通过在栅极Gate远离衬底1一侧的设置中断层5，且沿半导体器件的厚度方向N1，中断层5至少部分覆盖栅极Gate，中断层5至少部分覆盖电子传输层3。这样设置，使得中断层5可以较好的阻挡由电子传输层3和栅极Gate远离衬底1一侧的H的沉积。在半导体器件的清洗、钝化层6制作等后续制程中的氢化物气体的薄膜沉积中，中断层5可以较好的阻挡H的透过。这样设置可以使得电子传输层3的电流密度较高，提高栅极Gate的稳定性，改善半导体器件的稳定性。

可选的，图2是本发明实施例提供的另一种半导体器件的结构示意图。在上述实施例的基础上，参见图2，沿垂直于半导体器件的厚度方向，中断层5至少部分覆盖半导体掺杂层4和栅极Gate。

具体的，由于半导体掺杂层4中含有Mg等金属的离子，在后续制程中，H容易与Mg等金属的离子结合而发生钝化，例如Mg-H钝化，使得半导体掺杂层4中Mg等离子的掺杂效率降低，使得半导体掺杂层4中H掺杂浓度升高，导致半导体掺杂层4中呈现低霍尔浓度。当半导体器件通电时，由于半导体掺杂层4中Mg等离子掺杂的浓度较低，使得电流较小，影响半导体器件的栅电压的控制能力，导致半导体器件的阈值电压偏高。

中断层5可以为氮掺杂层，由于中断层5的原子核质量大于H的原子核质量。通过设置沿垂直于半导体器件的厚度方向，中断层5至少部分覆盖半导体掺杂层4，使得中断层5可以较好的阻挡由半导体掺杂层4远离衬底1一侧的H的沉积。在半导体器件的清洗、钝化层6等后续制程中的氢化物气体的薄膜沉积中，中断层5可以较好的阻挡H的透过。这样设置可以使得半导体掺杂层4的掺杂浓度较高，从而改善半导体器件的栅电压控制能力，降低半导体器件的阈值电压，改善半导体器件的稳定性。

可选的，在上述各实施例的基础上，继续参见图2，中断层5的材料包括氮气、氦气或含氮半导体材料。

具体的，由于中断层5设置于栅极Gate远离衬底1的一侧，由于中断层5的材料包括氮气、氦气或含氮半导体材料，可以使得中断层5的材料的原子核的质量大于H原子的原子核质量，可以较好的阻挡H向半导体掺杂层4的沉积，避免引入NH3等气体中的氢掺杂，避免H与电子传输层3或栅极Gate或半导体掺杂层4中的Al、Ga、Ti、Mg等金属的离子结合而发生钝化，使得电子传输层3的电流密度较高，改善半导体器件的栅电压控制能力，降低半导体器件的阈值电压，从而改善半导体器件稳定性。

优选的，中断层5的材料可以包括氮气，由于氮气为中性材料，使得中断层5与半导体掺杂层4接触，也不会影响半导体掺杂层4的极性，进一步提高半导体器件的稳定性，改善半导体器件的栅电压控制能力。

可选的，在上述各实施例的基础上，继续参见图2，中断层5通过脉冲式等离子掺杂形成。

具体的，采用脉冲式等离子体氮化掺杂，能较好的减少等离子体损伤，保持原有的外延半导体掺杂层4，例如P-GaN的薄膜质量。由于电子传输层3较薄，采用采用脉冲式等离子体氮化掺杂，可以使得中断层5集中在电子传输层3的上表面，保证电子传输层3的质量，还能避免电子传输层3的损伤。

可选的，在上述各实施例的基础上，继续参见图2，半导体掺杂层4包括P型掺杂层，P型掺杂层包括掺杂Mg的GaN层；缓冲层2的材料包括GaN；电子传输层3的材料包括AlGaN；栅极Gate的材料包括氮化钛或氮化钨。

具体的，半导体掺杂层4可以包括P型掺杂层，P型掺杂层包括掺杂Mg的GaN层，使得半导体掺杂层4掺杂有Mg。缓冲层2的材料包括GaN；电子传输层3的材料包括AlGaN；栅极Gate的材料包括氮化钛或氮化钨。这样设置，可以使得半导体器件的稳定性更好。由于中断层5设置于材料包括AlGaN的电子传输层3远离衬底1的一侧，以及栅极Gate远离衬底1的一侧，可以较好的避免Al-H钝化价键、Ga-H钝化价键、Mg-H钝化价键以及Ti-H钝化价键等形成，保证了电子传输层3、栅极Gate层、半导体传输层的薄膜质量。这样设置，进一步提高了半导体器件的电流密度，改善半导体器件的栅电压控制能力，进一步降低半导体器件的阈值电压，改善半导体器件的稳定性。

可选的，图3是本发明实施例提供的一种半导体器件的结构示意图。在上述各实施例的基础上，参见图3，半导体器件还可以包括：设置于中断层5远离衬底1一侧的钝化层6。

具体的，钝化层6起保护作用。在中断层5远离衬底1的一侧设置钝化层6，可以较好的保护中断层5，使得半导体器件的中断层5的稳定性好，进一步改善半导体器件整体的稳定性。

可选的，在上述各实施例的基础上，继续参见图3，钝化层6的材料包括氧化物或氮化物。

具体的，这样设置可以使得钝化层6在中断层5远离衬底1的一侧形成氧化物或氮化物薄膜。由于中断层5掺杂后再沉积钝化层6，掺杂的中断层5可以较好的将钝化层6的单晶硅或多晶硅非晶化，形成非晶硅。由于非晶硅的各向同性更好，漏电更低，使得中断层5和钝化层6的边界一致性更好，均匀性更好。这样设置使得钝化层6生长得更均匀，进一步改善半导体器件的稳定性。

可选的，图4是本发明实施例提供的一种半导体器件的中断层的镀膜深度和电流密度的曲线示意图。在上述各实施例的基础上，结合图3和图4，继续参见图2，中断层5的厚度范围包括1nm～3nm。

具体的，这样设置可以使得中断层5的氮化掺杂浓度较高，使得中断层5的膜层较均匀，能有效阻挡H的沉积，避免Mg-H钝化键的形成，降低半导体器件的阈值电压，较好的提高半导体器件的栅电压的控制能力，进一步改善半导体器件的稳定性。另一方面，设置中断层5的厚度范围包括1nm～3nm，使得中断层5的厚度不会过厚，从而较好的避免破坏原有的电子传输层3或半导体掺杂层4的内部薄膜特性。

需要说明的是，图4示例性的示出，10表示现有的半导体器件的电子传输层3的电流密度，20表示本实施例提供的半导体器件的中断层5的沉积深度与电子传输层3的电流密度之间的关系。中断层5的沉积深度与半导体器件的中断层5的厚度相对应。由图4可知，中断层5的厚度范围包括1nm～3nm时，电子传输层3的电流密度较高。设置中断层5的厚度范围包括1nm～3nm，中断层5能有效阻挡H的沉积，避免AL-H钝化键、Ga-H钝化键的形成，有效地提高半导体器件的电流密度，进一步改善半导体器件的稳定性。

图5是本发明实施例提供的一种半导体器件的制作方法的流程图。结合图1和图5，本实施例提供的半导体器件的制作方法，包括：

S101、提供衬底1；

S102、在所述衬底1的一侧形成缓冲层2；

S103、在所述缓冲层2远离所述衬底1的一侧形成电子传输层3；

S104、在所述电子传输层3远离所述衬底1的一侧形成半导体掺杂层4；

S105、在所述半导体掺杂层4远离所述衬底1的一侧形成栅极Gate；

S106、在所述栅极Gate远离所述衬底1的一侧形成中断层5；其中，沿所述半导体器件的厚度方向，所述中断层5至少部分覆盖所述栅极Gate，所述中断层5至少部分覆盖所述电子传输层3。

可选的，图6是本发明实施例提供的另一种半导体器件的制作方法的流程图。在上述各实施例的基础上，结合图2和图6，本实施例提供的半导体器件的制作方法，可以包括：

S101、提供衬底1；

S102、在所述衬底1的一侧形成缓冲层2；

S103、在所述缓冲层2远离所述衬底1的一侧形成电子传输层3；

S104、在所述电子传输层3远离所述衬底1的一侧形成半导体掺杂层4；

S105、在所述半导体掺杂层4远离所述衬底1的一侧形成栅极Gate；

S201、采用脉冲式等离子掺杂在所述栅极Gate远离所述衬底1的一侧形成中断层5；其中，沿垂直于所述半导体器件的厚度方向，所述中断层5至少部分覆盖所述半导体掺杂层4和所述栅极Gate。

一种可选的实施方式，在上述各实施例的基础上，继续参见图3，在所述栅极Gate远离所述衬底1的一侧形成中断层5之前，还包括：图案化半导体掺杂层4和栅极Gate。

另一种可选的实施方式，在上述各实施例的基础上，继续参见图3，在采用脉冲式等离子掺杂在所述栅极Gate远离所述衬底1的一侧形成中断层5之后，还包括：在中断层5远离衬底1的一侧形成钝化层6。

又一种可选的实施方式，在中断层5远离衬底1的一侧形成钝化层6之后，还包括：在钝化层6远离衬底1的一侧，且沿垂直于半导体器件的厚度方向，栅极的两侧形成源极和漏极。

本实施例提供的半导体器件的制作方法，通过在电子传输层3和栅极Gate远离衬底1的一侧沉积中断层5，且沿所述半导体器件的厚度方向，所述中断层5至少部分覆盖所述栅极Gate，所述中断层5至少部分覆盖所述电子传输层3。这样设置，使得中断层5可以保护电子传输层3和栅极Gate不与H发生钝化，使得在制作钝化层6或清洗等后续制程中的氢化物气体的薄膜沉积中，中断层5可以较好的阻挡H的透过，避免H与电子传输层3、半导体掺杂层4以及栅极Gate中的金属离子结合。这样设置，提高了电子传输层3的电流密度，提高了栅极Gate的稳定性，改善了半导体器件的稳定性。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。