一种半导体装置及制造半导体装置的方法

技术领域

本发明实施例涉及半导体技术领域，尤其涉及一种半导体装置及制造半导体装置的方法。

背景技术

在半导体器件中，常会搭建场板(Field Plat，FP)结构来达到均匀电场的作用。场板结构根据器件性能的要求，会搭建一层或者多层。多层场板通过不同的导通孔连接。

在采用刻蚀工艺形成导通孔时，由于工艺窗口小，刻蚀程度难以控制，导致容易出现如下问题：

问题一：由于多层场板相对于衬底的高度不同，在希望通过一个导通孔实现多层场板之间的电连接时，容易出现顶层场板能够被导通孔穿透，而底层场板没有与导通孔接触的情况，导致底层场板无法通过导通孔实现与顶层场板之间的电连接，造成底层场板断路。

问题二：为了保证多层场板的电连接信赖性，在刻蚀过程中发生了过刻蚀，对场板下方的其他功能膜层造成损伤，降低了器件的良率。

问题三：为了保证多层场板的电连接信赖性，在不同区域制作了多个导通孔，导致通过数量较多，容易带来更多缺陷问题。

发明内容

本发明实施例提供一种半导体装置及制造半导体装置的方法，以解决现有的蚀刻过程中损坏器件问题。

为了解决上述技术问题，本发明是这样实现的：

第一方面，本发明实施例提供了一种半导体装置，包括：

衬底；

第一氮化物半导体层，设置于所述衬底上；

第二氮化物半导体层，设置于所述第一氮化物半导体层上并且其一带隙大于所述第一氮化物半导体层的一带隙；

栅极电极，设置于所述第二氮化物半导体层上；

场板结构，其部分地覆盖所述栅极电极；及

蚀刻停止层，其中所述场板结构设置于所述蚀刻停止层上。

可选的，还包括：

第三氮化物半导体层，其被掺杂掺杂质，且设置于所述第二氮化物半导体层及所述栅极电极之间。

可选的，所述蚀刻停止层与所述第二氮化物半导体层隔开。

可选的，所述蚀刻停止层包括金属卤化物。

可选的，还包括：

蚀刻剂敏感层，其覆盖所述蚀刻停止层的一侧面。

可选的，所述蚀刻剂敏感层接触所述蚀刻停止层。

可选的，所述蚀刻剂敏感层包括一卤化物敏感材料。

可选的，所述蚀刻剂敏感层接触所述蚀刻停止层的一下表面。

可选的，所述场板结构包括一第一场板，且所述第一场板接触所述蚀刻停止层。

可选的，还包括：

蚀刻剂敏感层，其覆盖所述蚀刻停止层的一侧面且与所述第一场板隔开。

可选的，所述场板结构包括一第二场板，其位于所述第一场板的上方，且电性连接所述第一场板。

可选的，还包括：

导通孔，其经配置以电性连接所述第一场板及所述第二场板。

可选的，所述场板结构包括一第三场板，其位于所述第一场板的上方，且通过所述导通孔电性连接所述第一场板。

可选的，所述导通孔由所述第三场板朝向所述第一场板连续地渐缩。

可选的，所述导通孔接触所述蚀刻停止层。

第二方面，本发明实施例提供了一种制造半导体装置的方法，包括：

提供一衬底；

形成一第一氮化物半导体层于所述衬底上；

形成一第二氮化物半导体层于所述第一氮化物半导体层上，且其一带隙大于所述第一氮化物半导体层的一带隙；

形成一栅极电极于所述第二氮化物半导体层上；

形成一蚀刻停止层；及

形成一第一场板于所述蚀刻停止层上，其中所述第一场板经配置以控制所述半导体装置的一电场。

可选的，还包括：

形成一第三氮化物半导体层于所述第二氮化物半导体层上，所述第三氮化物半导体层被掺杂掺杂质。

可选的，形成所述蚀刻停止层包括：

形成一蚀刻剂敏感层，其中所述第一场板形成于所述蚀刻剂敏感层上；及

执行一蚀刻工艺，移除所述第一场板的一部分并形成所述蚀刻停止层。

可选的，所述蚀刻工艺的一蚀刻剂包括卤素。

可选的，还包括：

形成一第二场板于所述第一场板上；

形成一开口贯穿所述第一场板及所述第二场板；及

形成一导通孔于所述开口内。

第三方面，本发明实施例提供了一种半导体装置，包括：

衬底；

第一氮化物半导体层，设置于所述衬底上；

第二氮化物半导体层，设置于所述第一氮化物半导体层上并且其一带隙大于所述第一氮化物半导体层的一带隙；

栅极电极，设置于所述第二氮化物半导体层上；

第一场板；

第二场板，其位于所述第一场板上方；及

导通孔，其连接所述第一场板及所述第二场板。

可选的，还包括：

第三氮化物半导体层，其被掺杂掺杂质，且设置于所述第二氮化物半导体层及所述栅极电极之间。

可选的，还包括：

蚀刻停止层，其中所述第一场板设置于所述蚀刻停止层上。

可选的，所述蚀刻停止层接触所述导通孔。

可选的，包括：

蚀刻剂敏感层，其邻接所述蚀刻停止层。

本发明实施例提供的半导体装置中，设置衬底；第一氮化物半导体层，设置于所述衬底上；第二氮化物半导体层，设置于所述第一氮化物半导体层上并且其一带隙大于所述第一氮化物半导体层的一带隙；栅极电极，设置于所述第二氮化物半导体层上；场板结构，其部分地覆盖所述栅极电极；及蚀刻停止层，其中，所述场板结构设置于所述蚀刻停止层上。通过在第一场板下形成蚀刻停止层，使得蚀刻剂穿透第一场板后，与蚀刻停止层接触，无法继续向下蚀刻，使蚀刻步骤在穿透第一场板后结束，避免在采用蚀刻工艺形成导通孔的过程中损伤到下面的第二氮化物半导体层、第一氮化物半导体层和衬底，保护半导体装置的结构完整，保证半导体装置的整体性能，增强装置的整体可靠性。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1是根据本发明实施例提供的一种半导体装置1a的截面图；

图2A是根据本发明实施例提供的一种半导体装置1a的俯视图；

图2B是根据本发明实施例提供的一种场板结构的分离示意图；

图3是根据本发明实施例提供的一种半导体装置1b的截面图；

图4A是根据本发明实施例提供的一种半导体装置1c的截面图；

图4B是根据本发明实施例提供的一种半导体装置1c的截面图；

图5是根据本发明实施例提供的一种半导体装置1d的截面图；

图6是根据本发明实施例提供的一种半导体装置1e的截面图；

图7是本发明实施例提供的一种制造半导体装置的方法的流程图；

图8A、图8B、图8C、图8D和图8E是本发明实施例提供的一种用于制造半导体装置的方法的各个阶段。

附图标记：

12、衬底；14、第一氮化物半导体层；16、第二氮化物半导体层；18、第三氮化物半导体层；

20、栅极电极；

31、第一电极；32、第二电极；

40、介电层；41、第一介电层；42、第二介电层；43、第三介电层；

52、蚀刻剂敏感层；51、蚀刻停止层；51s1、蚀刻停止层下表面；51s2、蚀刻停止层上表面；51s3、蚀刻停止层侧表面；

60、场板结构；61、第一场板；62、第二场板；63、第三场板；

70、导通孔；71、种子层；72、导电层；

P1、蚀刻工艺。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参考图1，本发明实施例提供了一种半导体装置，包括：

衬底12；

第一氮化物半导体层14，设置于所述衬底12上；

第二氮化物半导体层16，设置于所述第一氮化物半导体层14上并且其一带隙大于所述第一氮化物半导体层14的一带隙；

栅极电极20，设置于所述第二氮化物半导体层16上；

场板结构60，其部分地覆盖所述栅极电极20；及

蚀刻停止层51，其中所述场板结构60设置于所述蚀刻停止层51上。

在一些实施例中，衬底12的材料可以包含但不限于硅(Si)、掺杂Si、碳化硅(SiC)、硅化锗(SiGe)、砷化镓(GaAs)或其它半导体材料。衬底12还可以包含但不限于蓝宝石、绝缘体上硅(SOI，silicon on insulator)或其它合适的材料。

在一些实施例中，半导体装置1a还可以包含缓冲层。缓冲层可以设置在衬底12上。缓冲层可经配置以减少因衬底12与第一氮化物半导体层14之间的晶格失配(latticemismatch)所引起的缺陷。

进一步的，在一些实施例中，第一氮化物半导体层14(或沟道层)可以包含III-V族层。第一氮化物半导体层14可以包含但不限于III族氮化物，例如化合物InaAlbGa1-a-bN，其中，a+b≦1。III族氮化物包含但不限于例如化合物AlaGa(1-a)N，其中a≦1。第一氮化物半导体层14可以包含氮化镓(GaN)层，GaN的能隙为约3.4eV。

在一些实施例中，第二氮化物半导体层16可以包含III-V族层。第二氮化物半导体层16可以包含但不限于III族氮化物，例如化合物InaAlbGa1-a-bN，其中a+b≦1。III族氮化物可以进一步包含但不限于例如化合物AlaGa(1-a)N，其中a≦1。第二氮化物半导体层16的能隙可以大于第一氮化物半导体层14的能隙。第二氮化物半导体层16可以包含铝氮化镓(AlGaN)层。AlGaN的能隙为约4.0eV。

在一些实施例中，第二氮化物半导体层16与第一氮化物半导体层14之间可以形成异质结，并且异质结的极化在第一氮化物半导体层14中形成二维电子气(two-dimensionalelectron gas，2DEG)区域。

在一些实施例中，栅极电极20可以设置在第二氮化物半导体层16上。栅极电极20可以设置在第一电极31(例如漏极)与第二电极32(例如源极)之间。栅极电极20可以包含金属。栅极电极20可以包含钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(如铝铜合金(Al-Cu))或其它合适的材料。

请参考图2A，在一些实施例中，场板结构60部分地覆盖所述栅极电极20上，所述场板结构60在所述衬底12上的正投影与所述栅极电极20在所述衬底12上的正投影部分重叠。

请参考图1，在一些实施例中，所述场板结构60设置于所述蚀刻停止层51上。

示例性的，所述导通孔在所述衬底12上的正投影，位于所述蚀刻停止层51在所述衬底12上的正投影的内部。

示例性的，所述导通孔在所述衬底12上的正投影，被所述蚀刻停止层51在所述衬底12上的正投影包围。

本发明实施例提供的半导体装置中，设置衬底12；第一氮化物半导体层14，设置于所述衬底上；第二氮化物半导体层16，设置于所述第一氮化物半导体层14上并且其一带隙大于所述第一氮化物半导体层14的一带隙；栅极电极20，设置于所述第二氮化物半导体层16上；场板结构60，其部分地覆盖所述栅极电极20；及蚀刻停止层51，其中，所述场板结构60设置于所述蚀刻停止层51上。请参考图1和图2A，通过在场板结构60下形成蚀刻停止层51，使得蚀刻剂穿透场板结构60后，与蚀刻停止层51接触，无法继续向下蚀刻，使蚀刻步骤在穿透场板结构60后结束，避免在刻蚀过程中发生了过刻蚀，避免场板下方的其他功能膜层造成损伤，避免在采用蚀刻工艺形成导通孔70的过程中损伤到下面的第二氮化物半导体层16、第一氮化物半导体层14和衬底12，保护半导体装置的结构完整，保证半导体装置的整体性能，增强装置的整体可靠性，增强器件的良率。

请参考图3，本发明实施例中，可选的，还包括：

第三氮化物半导体层18，其被掺杂掺杂质，且设置于所述第二氮化物半导体层16及所述栅极电极20之间。

在一些实施例中，第三氮化物半导体层18(或耗尽层，depletion layer)设置在第二氮化物半导体层16上。第三氮化物半导体层18可以与第二氮化物半导体层16直接接触。第三氮化物半导体层18可设置于栅极电极20与第二氮化物半导体层16之间。第三氮化物半导体层18可以掺杂有杂质(dopant)。第三氮化物半导体层18可以包含p型掺杂质。第三氮化物半导体层18可以包含p型掺杂GaN层、p型掺杂AlGaN层、p型掺杂AlN层或其它合适的III-V族层。p型掺杂质可以包含镁(Mg)、铍(Be)、锌(Zn)和镉(Cd)。

请参考图1，本发明实施例中，可选的，所述蚀刻停止层51与所述第二氮化物半导体层16隔开。

在一些实施例中，蚀刻停止层51与第二氮化物半导体层16隔开，蚀刻停止层51可经配置以保护第二氮化物半导体层16的表面，避免述第二氮化物半导体层16因蚀刻工艺造成厚度的损耗，进一步避免蚀刻液侵蚀芯片底部的结构，避免性能受到影响。

本发明实施例中，可选的，所述蚀刻停止层51包括金属卤化物。

在一些实施例中，蚀刻停止层51的材料可以包括金属卤化物，举例来说，蚀刻停止层的材料可以为铝基阻挡层；蚀刻停止层的材料可以包含金属氮化物，例如氮化铝；蚀刻停止层51还可以包含金属氧化物，例如氧化；蚀刻停止层51还可以包含金属氟化物，例如氟化铝。

请参考图4A和图4B，其中，图4B为图4A中R部分的放大图，本发明实施例中，可选的，还包括：

蚀刻剂敏感层52，其覆盖所述蚀刻停止层51的侧面51s3。

在一些实施例中，还包括蚀刻剂敏感层52，蚀刻剂敏感层52为未与蚀刻剂反应的前驱物，例如氧化铝等尚未与蚀刻剂反应的前驱物，蚀刻剂敏感层52与蚀刻剂反应后生成蚀刻停止层51。当在蚀刻剂敏感层52的深度方向，蚀刻剂敏感层52与蚀刻剂完全反应时，形成的蚀刻停止层51的厚度与蚀刻剂敏感层52厚度一致，但蚀刻剂敏感层52仍然可以覆盖在蚀刻停止层51的侧面51s3，可以隔开蚀刻停止层51的侧面51s3与介电层40。

请参考图4B，本发明实施例中，可选的，所述蚀刻剂敏感层52接触所述蚀刻停止层51。

在一些实施例中，未与蚀刻剂反应的蚀刻剂敏感层52与反应后的蚀刻停止层51接触，且覆盖在蚀刻停止层51的部分表面。

本发明实施例中，可选的，所述蚀刻剂敏感层52包括一卤化物敏感材料。

请参考图5，本发明实施例中，可选的，所述蚀刻剂敏感层52接触所述蚀刻停止层51的蚀刻停止层下表面51s1。

在一些实施例中，蚀刻剂敏感层52还可以在蚀刻停止层下表面51s1，即，在蚀刻剂敏感层52的深度方向，蚀刻剂敏感层52未与蚀刻剂完全反应时，形成的蚀刻停止层51的厚度小于蚀刻剂敏感层52厚度，剩余蚀刻剂敏感层52隔开蚀刻停止层下表面51s1与介电层40。

请参考图6为本发明实施例提供的半导体装置1e，本发明实施例中，可选的，所述场板结构包括一第一场板61，且所述第一场板61接触所述蚀刻停止层51。

在一些实施例中，第一场板61的下表面接触蚀刻停止层上表面51s2，蚀刻停止层51在衬底12上的正投影小于所述的第一场板61在衬底12上的正投影。

在本发明实施例中，可选的，还包括：

蚀刻剂敏感层52，其覆盖所述蚀刻停止层51的一侧面且与所述第一场板61隔开。

请参考图6，在一些实施例中，通过控制蚀刻工艺的蚀刻剂或蚀刻工艺的执行时间，使得在蚀刻过程中通孔未完全贯穿第一场板61，在此情况下，蚀刻剂未与蚀刻剂敏感层52反应，即未生成蚀刻停止层51，通过对蚀刻过程的控制避免了第一场板61产生多余损失，增强第一场板61的稳定性。通过在第一场板61下方设置蚀刻剂敏感层52，使得蚀刻剂穿透第一场板61后，与蚀刻停止层51接触，无法继续向下蚀刻，避免损坏下方器件，增强器件可靠性。请参考图1、图2A和图2B，在本发明实施例中，可选的，所述场板结构60包括一第二场板62，其位于所述第一场板61的上方，且电性连接所述第一场板61。

在一些实施例中，场板结构60根据器件性能的要求，会搭建一层或者多层场板，多层场板通过不同的导通孔70电连接，一些实施例中在第一场板61的上方设置的第二场板62，且第一场板61和第二场板在衬底12方向上的正投影存在重合，因此可以选择部分重合区域进行电连接。

在本发明实施例中，可选的，还包括：

导通孔70，其经配置以电性连接所述第一场板61及所述第二场板62。

在一些实施例中，导通孔70从上到下将第二场板62和第一场板61电连接，由于现有技术中，蚀刻工艺窗口小，难以控制，在希望通过一个导通孔实现多层场板之间的电连接时，容易出现顶层场板能够被导通孔穿透，而底层场板没有与导通孔接触的情况，导致底层场板无法通过导通孔实现与顶层场板之间的电连接，造成底层场板断路。为了保证多层场板的电连接信赖性，在刻蚀过程中发生了过刻蚀，对场板下方的其他功能膜层造成损伤，降低了器件的良率。为了保证多层场板的电连接信赖性，在不同区域制作了多个导通孔，导致通过数量较多，容易带来更多缺陷问题。

因此，请参考图1，在第一场板61和第二场板62在衬底12上的正投影重合的区域设置蚀刻停止层51，将蚀刻停止层51的布局范围作为导通孔70的设置区域。

这种设置方式，一方面使得在导通孔70的蚀刻过程中，蚀刻剂穿透第一场板61后，与蚀刻停止层51接触，无法继续向下蚀刻，使蚀刻步骤在穿透第一场板61后结束，避免发生了过刻蚀，保护场板结构60下方的其他功能膜层，避免损伤到下面的第二氮化物半导体层16、第一氮化物半导体层14和衬底12，不必担心产生过刻蚀问题，保证多层场板的电连接信赖性，保护半导体装置的结构完整，保证半导体装置的整体性能。

另一方面，通过将导通孔70设置在第一场板61和第二场板62在衬底12上的正投影重合的区域，使得在多层场板相对于衬底的高度不同的时候，一个导通孔70能同时穿透第一场板61和第二场板62，通过一个导通孔实现多层场板之间的电连接，在第二场板62能够被导通孔穿透的情况下，第一场板61也能顺利与导通孔接触，使得第一场板61能够通过导通孔70实现与第二场板62之间的电连接，避免第一场板61断路。

进一步的，还能通过在该区域的少量导通孔70即可实现第一场板61和第二场板62的电连接，避免在不同区域制作多个导通孔70，避免由于导通孔70数量过多导致上述缺陷带来更多缺陷问题，增强器件的可靠性。

本发明实施例，可选的，所述场板结构60包括一第三场板63，其位于所述第一场板61的上方，且通过所述导通孔70电性连接所述第一场板61。

请参考图2B，第一场板61、第二场板62和第三场板63的形状并不一致，但是请参考图2A，第一场板61、第二场板62和第三场板63在衬底12上存在的正投影重合的区域。在一些实施例中，通过在第三场板63、第二场板62和第一场板61在衬底上正投影重合的区域设置蚀刻停止层51，并且蚀刻停止层51的布局范围作为导通孔70的设置区域，导通孔70从上到下将第三场板63、第二场板62和第一场板61电连接。

这种设置方式，一方面使得在导通孔70的蚀刻过程中，蚀刻剂穿透第一场板61后，与蚀刻停止层51接触，无法继续向下蚀刻，使蚀刻步骤在穿透第一场板61后结束，避免发生了过刻蚀，保护场板结构60下方的其他功能膜层，避免损伤到下面的第二氮化物半导体层16、第一氮化物半导体层14和衬底12，不必担心产生过刻蚀问题，保证多层场板的电连接信赖性，保护半导体装置的结构完整，保证半导体装置的整体性能。

另一方面，通过将导通孔70设置在第一场板61、第二场板62和第三场板63在衬底12上的正投影重合的区域，使得在多层场板相对于衬底的高度不同的时候，一个导通孔70能同时穿透第一场板61、第二场板62和第三场板63，通过一个导通孔实现不同高度的多层场板之间的电连接，在第二场板62和第三场板63被导通孔70穿透的情况下，第一场板61也能顺利与导通孔接触，使得第一场板61能够通过导通孔70实现与第二场板62和第三场板63之间的电连接，避免第一场板61断路。

进一步的，还能通过在该区域的少量导通孔70即可实现第一场板61、第二场板62和第三场板63的电连接，避免在不同区域制作多个导通孔70，避免由于导通孔70数量过多导致上述缺陷带来更多缺陷问题，增强器件的可靠性。

在本发明实施例中，可选的，所述导通孔70由所述第三场板63朝向所述第一场板61连续地渐缩。

请参考图4B，在一些实施例中，通过连续地缩小所述导通孔70在平行于所述衬底的方向上的孔径，使得导通孔70呈圆台形，能使得导通孔70内的导电材料更好的分布，增强其导电效果。

请参考图在本发明实施例中，可选的，所述导通孔70接触所述蚀刻停止层51。

示例性的，导通孔70靠近衬底方向的开口与蚀刻停止层上表面51s2接触。

示例性的，导通孔70内的导电材料接触所述蚀刻停止层51。

请参考图7，在本发明实施例还提供一种制造半导体装置的方法，包括：

步骤S1：提供一衬底12；

步骤S2：形成一第一氮化物半导体层14于所述衬底上；

步骤S3：形成一第二氮化物半导体层16于所述第一氮化物半导体层14上，且其一带隙大于所述第一氮化物半导体层14的一带隙；

步骤S4：形成一栅极电极20于所述第二氮化物半导体层16上；

步骤S5：形成一蚀刻停止层51；及

步骤S6：形成一第一场板61于所述蚀刻停止层上，其中所述第一场板经配置以控制所述半导体装置的一电场。

参阅图8A、图8B、图8C、图8D和图8E为本发明一些实施例的用于制造半导体装置的方法的各个阶段，通过提供衬底12，形成第一氮化物半导体层14、第二氮化物半导体层16及栅极电极20在衬底12上，形成蚀刻停止层51及于所述蚀刻停止层上的第一场板61。通过本发明实施例的方法在第一场板61下形成蚀刻停止层51，使得蚀刻剂穿透第一场板61后，与蚀刻停止层51接触，无法继续向下蚀刻，使蚀刻步骤在穿透第一场板61后结束，避免在采用蚀刻工艺形成导通孔70的过程中损伤到下面的第二氮化物半导体层16、第一氮化物半导体层14和衬底12，保护半导体装置的结构完整，保证半导体装置的整体性能，增强装置的整体可靠性。

进一步的，第一氮化物半导体层14、第二氮化物半导体层16及栅极电极20可通过化学气相沉积(chemical vapor deposition，CVD)、物理气相沉积(physical vapordeposition，PVD)、原子层沉积(atomic layer deposition，ALD)或其他适合的技术形成。第一氮化物半导体层14、第二氮化物半导体层16栅极电极20的图案(pattern)可通过光刻(photo lithography)工艺、蚀刻工艺及其他适合的工艺形成。

进一步的，在制造半导体装置的过程中还形成了第一介电41层、第二介电层42和第三介电层43。

在本发明实施例中，可选的，还包括：

形成一第三氮化物半导体层18于所述第二氮化物半导体层16上，所述第三氮化物半导体层18被掺杂掺杂质。

在一些实施例中，第三氮化物半导体层18可通过化学气相沉积、物理气相沉积、原子层沉积或其他适合的技术形成。第三氮化物半导体层18的图案可通过光刻工艺、蚀刻工艺及其他适合的工艺形成。

在本发明实施例中，可选的，形成所述蚀刻停止层包括：

请参考图8B，形成蚀刻剂敏感层52，其中所述第一场板61形成于所述蚀刻剂敏感层上；及

请参考图8D，执行蚀刻工艺P1，移除所述第一场板61的一部分并形成所述蚀刻停止层51。

执行蚀刻工艺P1。利用蚀刻剂移除所述第一场板61的一部分，蚀刻剂穿透第一场板61后与蚀刻剂敏感层52反应，形成所述蚀刻停止层51。还可通过控制蚀刻工艺的蚀刻剂和蚀刻工艺的执行时间等，控制第一场板61被移除的量。蚀刻停止层51可以保护第一场板61下的其他器件，使得蚀刻剂穿透第一场板61后，与蚀刻停止层51接触，无法继续向下蚀刻，避免第一氮化物半导体层14、第二氮化物半导体层16和衬底12因蚀刻工艺而有损耗。蚀刻工艺可包含干蚀刻或其他适合的工艺。

在本发明实施例中，可选的，所述蚀刻工艺的一蚀刻剂包括卤素。

在一些实施例中，使用卤素作为蚀刻剂，能够降低蚀刻成本并且使得蚀刻过程更高效。

在本发明实施例中，可选的，还包括：

形成一第二场板62于所述第一场板上；

形成一开口70v贯穿所述第一场板及所述第二场板；及

形成一导通孔70于所述开口内。

请参考图8E，在一些实施例中，导通孔70的形成过程可以为：先形成开口70v，再对先对开口70v的内壁表面进行种子层溅射，形成种子层71，种子层71用于在电镀过程中吸附电镀液中的铜离子，再进行电镀形成导电层72，进而形成导通孔70，其中电镀的电流强度以及时间根据产品需求进行设定。通过本发明实施例中的电镀法进行电镀后的导通孔70能够承载更大的电流，增强半导体的强度。

请参考图1和图2A，在本发明实施例还提供一种半导体装置，包括：

衬底12；

第一氮化物半导体层14，设置于所述衬底12上；

第二氮化物半导体层16，设置于所述第一氮化物半导体层14上并且其一带隙大于所述第一氮化物半导体层14的一带隙；

栅极电极20，设置于所述第二氮化物半导体层16上；

第一场板61；

第二场板62，其位于所述第一场板上方；及

导通孔70，其连接所述第一场板及所述第二场板。

由于现有技术中，蚀刻工艺窗口小，难以控制，并且三层场板的高度不同，刻蚀工艺的窗口非常小，容易导致贯穿第一场板61通孔时第二场板62被穿透，而第一场板61却未连上，进而造成断路；甚至通孔穿透第一场板61和第二场板62后，损伤到氮化物半导体层，使器件不可用，导致良率损失。

示例性的，第一场板61和第二场板62在衬底12上存在正投影重合的区域。

因此，请参考图2A，本发明实施例提供的半导体装置包括衬底12、第一氮化物半导体层14、第二氮化物半导体层16、栅极电极20、第一场板61和位于所述第一场板上方的第二场板62，并且还包括导通孔70连接所述第一场板61及所述第二场板62。通过将导通孔70设置在第一场板61和第二场板62在衬底12上的正投影重合的区域，使得在多层场板相对于衬底的高度不同的时候，一个导通孔70能同时穿透第一场板61和第二场板62，通过一个导通孔实现多层场板之间的电连接，在第二场板62能够被导通孔穿透的情况下，第一场板61也能顺利与导通孔接触，使得第一场板61能够通过导通孔70实现与第二场板62之间的电连接，避免第一场板61断路，增强器件的可靠性。并且通过在该区域的少量导通孔70即可实现第一场板61和第二场板62的电连接，避免在不同区域制作多个导通孔70，避免由于导通孔70数量过多导致上述缺陷带来更多缺陷问题，增强器件的可靠性。

进一步的，在本发明实施例中，可选的，所述场板结构60包括一第三场板63，其位于所述第一场板61的上方，且通过所述导通孔70电性连接所述第一场板61。

在本发明实施例中，可选的，还包括：

第三氮化物半导体层18，其被掺杂掺杂质，且设置于所述第二氮化物半导体层16及所述栅极电极20之间。

在本发明实施例中，可选的，还包括：

蚀刻停止层51，其中所述第一场板设置于所述蚀刻停止层51上。

在一些实施例中，导通孔70从上到下将第三场板63、第二场板62和第一场板61电连接，通过在第三场板63、第二场板62和第一场板61在衬底12上的正投影重合的区域设置蚀刻停止层51，将蚀刻停止层51的布局范围作为导通孔70的设置区域。

通过设置蚀刻停止层51，使得在蚀刻过程中，蚀刻剂穿透第一场板61后，与蚀刻停止层51接触，无法继续向下蚀刻，而不会损伤到下面的第二氮化物半导体层16、第一氮化物半导体层14和衬底12，不必担心产生过刻蚀问题，保护半导体装置的结构完整，保证半导体装置的整体性能。

在本发明实施例中，可选的，所述蚀刻停止层接触所述导通孔。

在本发明实施例中，可选的，包括：

蚀刻剂敏感层52，其邻接所述蚀刻停止层51。

在一些实施例中，还包括蚀刻剂敏感层52，蚀刻剂敏感层52为未与蚀刻剂反应的前驱物，例如氧化铝等尚未与蚀刻气体反应的前驱物。蚀刻剂敏感层52邻接所述蚀刻停止层51，可以隔开蚀刻停止层51与介电层40。

除非另外规定，否则如“在…上”、“在…下”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“竖直”、“水平”、“侧”、“高于”、“低于”、“上部”、“在…上方”、“在…下方”的空间描述是相对于图式中所展示的定向指示的。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，其限制条件为本公开的实施例的优点不会因此类布置而有偏差。

如本文中所使用，术语“竖直”用以指向上和向下方向，而术语“水平”是指横向于竖直方向的方向。

如本文中所使用，术语“大约”、“大体上”、“大体”和“约”用以描述和解释小的变化。当与事件或情况结合使用时，术语可指事件或情况精确发生的例子以及事件或情况极近似地发生的例子。举例来说，当结合数值使用时，术语可指小于或等于所述数值的±10％的变化范围，如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％。举例来说，如果第一数值在第二数值的小于或等于±10％的变化范围内，如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％，那么第一数值可认为“大体上”相同于或等于第二数值。举例来说，“大体上”垂直可指代相对于90°的小于或等于±10°的角度变化范围，如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°或小于或等于±0.05°。

如果两个表面之间的移位不超过5μm、不超过2μm、不超过1μm或不超过0.5μm，那么可认为这两个表面是共面的或大体上共面的。如果表面的最高点与最低点之间的移位不超过5μm、不超过2μm、不超过1μm或不超过0.5μm，那么可认为表面大体上平坦。

如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个指示物。

如本文中所使用，术语“导电(conductive)”、“导电(electrically conductive)”和“电导率”指代输送电流的能力。导电材料通常指示呈现对于电流流动的极少或零对抗的那些材料。电导率的一个量度是西门子每米(S/m)。通常，导电材料是导电性大于大约104S/m(如至少105S/m或至少106S/m)的一种材料。材料的电导率有时可随温度而变化。除非另外指定，否则材料的电导率在室温下测量。

此外，有时在本文中以范围格式呈现量、比率和其它数值。应理解，此类范围格式是为了便利和简洁而使用，且应灵活地理解，不仅包含明确地指定为范围极限的数值，而且包含涵盖于那个范围内的所有个别数值或子范围，如同明确地指定每一数值和子范围一般。

虽然已参考本公开的具体实施例描述并说明本公开，但这些描述和说明并非限制性的。所属领域的技术人员应理解，可在不脱离如由随附权利要求书定义的本公开的真实精神和范围的情况下，作出各种改变且取代等效物。图解可能未必按比例绘制。归因于制造过程和公差，本公开中的工艺再现与实际设备之间可能存在区别。可能存在并未特定说明的本公开的其它实施例。应将本说明书和图式视为说明性而非限定性的。可进行修改，以使特定情形、材料、物质组成、方法或工艺适宜于本公开的目标、精神和范围。所有此类修改是既定在随附权利要求书的范围内。虽然本文中公开的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。相应地，除非本文中特别指示，否则操作的次序和分组并非本公开的限制。