掌桥专利:专业的专利平台
掌桥专利
首页

掩膜版缺陷修复方法及掩膜版结构

文献发布时间:2024-04-18 19:58:21


掩膜版缺陷修复方法及掩膜版结构

技术领域

本申请涉及半导体制造领域,尤其涉及一种掩膜版缺陷修复方法及掩膜版结构。

背景技术

掩膜版图形制作过程中会产生缺陷,需要进行修复,主要为图形边缘的遮光型和透光型缺陷,修复工艺分别对应为蚀刻和沉积工艺。修复精度较高的设备类型是使用聚焦电子束和聚焦离子束,辅助蚀刻或沉积气体进行修复。

但是聚焦电子束和聚焦离子束有一定的尺寸大小及尺寸波动,控制的聚焦位置也会有一定量的偏差,同时电子和离子在轰击到掩膜版图形表面时会有散射作用,也会和蚀刻或沉积时的辅助气体反应。聚焦电子束或离子束会有明显散射,因此修复的选择区域要比实际缺陷小,这就需要进行人为控制编辑修复区域尺寸和形状,但是目前的修复方法修复区域边界的偏差量较大。

发明内容

本申请要解决的技术问题是减小掩膜版缺陷修复边界的偏差量。

为解决上述技术问题,本申请提供了一种掩膜版缺陷修复方法,用于减小掩膜版缺陷修复边界的偏差量,包括:提供图形边缘具有凸出缺陷的掩膜版;确定所述掩膜版的缺陷修复区域,且所述缺陷修复区域自所述凸出缺陷的部分表面延伸至所述掩膜版中,其中所述缺陷修复区域延伸进所述掩膜版的短边尺寸不大于光刻中的最小显像解析尺寸;刻蚀所述缺陷修复区域的凸出缺陷和掩膜版,且残留的所述凸出缺陷的短边尺寸不大于所述最小显像解析尺寸。

在本申请的一些实施例中,所述缺陷修复区域延伸进所述掩膜版的长边尺寸为所述缺陷修复区域延伸进所述掩膜版的短边尺寸的1~5倍,且不超过所述掩膜版的尺寸的70%。在本申请的一些实施例中,采用电子束刻蚀工艺进行刻蚀,且在所述电子束刻蚀工艺中,电子束加速电压为0.2KV~3KV,电子束电流为10pA~200pA,蚀刻辅助气体包括XeF

在本申请的一些实施例中,采用离子束刻蚀工艺进行刻蚀,且在所述离子束刻蚀工艺中,离子束加速电压为2KV~50KV,离子束电流为0.5pA~25pA;蚀刻离子源为Ga或Ga化合物,蚀刻辅助气体包括XeF

在本申请的一些实施例中,所述缺陷修复区域为多边形或不规则边界图形。

本申请还提供一种掩膜版结构包括:掩膜版基板;以及,位于所述掩膜版基板上方且采用上述的掩膜版缺陷修复方法形成的掩膜版。

本申请还提供一种掩膜版缺陷修复方法,用于减小掩膜版缺陷修复边界的偏差量,包括:提供包括缺陷图形的掩膜版,且所述缺陷图形相较于正常图形有缺失;确定所述掩膜版的缺陷修复区域,且所述缺陷修复区域覆盖所述缺陷图形的顶角或边界并向所述缺陷图形外延伸,其中所述缺陷修复区域延伸出所述掩膜版的短边尺寸不大于光刻中的最小显像解析尺寸;在所述缺陷修复区域进行沉积修复。

在本申请的一些实施例中,所述缺陷修复区域延伸出所述掩膜版的长边尺寸为所述缺陷修复区域延伸出所述掩膜版的短边尺寸的1~5倍,且不超过所述掩膜版的尺寸的70%。

在本申请的一些实施例中,所述沉积修复的工艺为电子束沉积工艺,且在所述电子束沉积工艺中,电子束加速电压为0.2KV~3KV,电子束电流为10pA~200pA;沉积辅助气体包括TEOS、O

在本申请的一些实施例中,所述沉积修复的工艺为离子束沉积工艺,且在所述离子束沉积工艺中,离子束加速电压为2KV~50KV,离子束电流为0.5pA~25pA;沉积离子源为Ga或Ga化合物,沉积辅助气体包括TEOS、O

在本申请的一些实施例中,所述缺陷修复区域为多边形或不规则边界图形。

本申请还提供一种掩膜版结构包括:掩膜版基板;以及,位于所述掩膜版基板上方且采用上述的掩膜版缺陷修复方法形成的掩膜版。

与现有技术相比,本申请技术方案具有如下有益效果:改变缺陷修复区域的定义方式,使缺陷修复区域自所述凸出缺陷的部分表面延伸至所述掩膜版中,整体修复区域尺寸比原有方法明显变大,修复区域可编辑的尺寸也明显变大,修复之后在光学趋近效应作用(OPC)下,图形最终成像形状和大小贴近于预期的形状和大小,使得整体工艺对修复过程中的波动敏感度降低,最终的修复结果不会随修复区域边界的细微变化而大幅度波动,减小了掩膜版缺陷修复边界的偏差量。

附图说明

以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例,附图仅用于说明和描述的目的,并不旨在限制本申请的范围,其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解,附图未按比例绘制。其中:

图1为一种遮光型缺陷的俯视图;

图2为蚀刻修复图1所示遮光型缺陷时的剖面图;

图3为本申请实施例的一种掩膜版缺陷修复方法的流程示意图;

图4为一种带有蚀刻缺陷的掩膜版的结构示意图;

图5为目前的修复区域定义方式获得的蚀刻缺陷修复区域;

图6为本申请实施例的修复区域定义方式获得的蚀刻缺陷修复区域;

图7为OPC模拟系统模拟两种修复方法获得的修复结果对比图;

图8为掩膜版使用两种方法实际修复后的图像对比图;

图9为AIMS量测的使用两种方法实际修复结果的对比图;

图10为本申请实施例的另一种掩膜版缺陷修复方法的流程示意图;

图11为带有沉积缺陷的掩膜版的结构示意图;

图12为目前的修复区域定义方式获得的沉积缺陷修复区域;

图13为本申请实施例的修复区域定义方式获得的沉积缺陷修复区域;

图14为OPC模拟系统模拟两种修复方法获得的修复结果对比图;

图15为掩膜版使用两种方法实际修复后的图像对比图;

图16为AIMS量测的使用两种方法实际修复结果的对比图。

具体实施方式

以下描述提供了本申请的特定应用场景和要求,目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说,对所公开的实施例的各种局部修改是显而易见的,并且在不脱离本申请的精神和范围的情况下,可以将这里定义的一般原理应用于其他实施例和应用。因此,本申请不限于所示的实施例,而是与权利要求一致的最宽范围。

图1为遮光型缺陷的俯视图,图2为蚀刻修复如图1所示遮光型缺陷时的剖面图。在掩膜基板1上形成掩膜图形层2时,会形成凸出缺陷3(遮光型缺陷),采用蚀刻工艺修复时,由于聚焦电子或聚焦离子4会有明显的散射5,因此实际修复区域6要比实际的凸出缺陷3小。目前工艺的做法是对修复的区域进行人为控制做缩小补偿,但是在修复线宽较小及密集图形时,如缺陷较小,需要修复工艺作用的区域也较小,修复结果随修复的边界控制波动非常大,难以进入目标规格。

鉴于此,本申请技术方案提供了一种能减小掩膜版缺陷修复边界偏差量的方法,在编辑较小的掩膜版修复区域时定义出边界图形,整体修复区域尺寸比现有方法明显变大,修复区域可编辑的尺寸明显变大,修复之后在光学趋近效应作用下,图形最终成像形状和大小贴近于预期的形状和大小,使得整体工艺对修复过程中的波动敏感度降低,最终的修复结果不会随修复区域边界的细微变化而大幅度波动。

参考图3,本申请实施例的第一方面提供一种掩膜版缺陷修复方法,用于减小掩膜版的遮光型凸出缺陷修复边界的偏差量。所述修复方法包括:

步骤S1:提供图形边缘具有凸出缺陷的掩膜版;

步骤S2:确定所述掩膜版的缺陷修复区域,且所述缺陷修复区域自所述凸出缺陷的部分表面延伸至所述掩膜版中,其中所述缺陷修复区域延伸进所述掩膜版的短边尺寸不大于光刻中的最小显像解析尺寸;

步骤S3:刻蚀所述缺陷修复区域的凸出缺陷和掩膜版,且残留的所述凸出缺陷的短边尺寸不大于所述最小显像解析尺寸。

结合图3和图4,提供待修复的掩膜版10,且所述掩膜版10的图形边缘具有凸出缺陷20。然后,确定所述掩膜版10的缺陷修复区域。

图5为按照目前的修复区域定义方式获得的缺陷修复区域a。因为电子束或离子束在蚀刻时会发生散射,因此定义的所述缺陷修复区域a自所述凸出缺陷20的表面向所述凸出缺陷20的内部延伸部分厚度。但是,采用目前的方式定义的缺陷修复区域a在蚀刻时可编辑的尺寸L1非常小,可能会接近设备控制极限,甚至小于电子束或离子束的散射范围,导致最终的修复结果波动较大。

参考图6,本申请实施例打破了目前的思维定式,改变了缺陷修复区域的定义方式。本申请实施例的缺陷修复区域b自所述凸出缺陷20的部分表面延伸至所述掩膜版10中。缺陷修复区域b通过改变以往缺陷修复区域a的延伸方向,使得蚀刻时可编辑的尺寸由原来的L1增大至L2,实际修复区域对比目前的方式明显放大,最终的修复结果波动较小,较大概率进入目标规格。在本领域以往的认知中,对于本申请实施例的缺陷修复区域b的定义方式是不予考虑的,这是因为将缺陷修复区域延伸至掩膜版10中,显然会造成掩膜版10原有图形的损坏。但是经过后续的模拟修复及实际量测发现,采用本申请实施例的缺陷修复区域b对掩膜版10进行修复,经实际曝光后在晶圆光刻上产生的图形成像效果是相同的,同时还可以减小误差。

改变了缺陷修复区域的定义方式后,还需根据使用芯片技术节点和相关工艺参数,对缺陷修复区域b的尺寸进行匹配。在本申请实施例中,缺陷修复区域b延伸至掩膜版10图形中的短边尺寸应不大于于光刻中的最小显像解析尺寸,同时还留有一定的工艺安全余量。

掩膜版图形在晶圆光刻中的最小显像解析尺寸满足如下关系式:

R=4*K

其中,R为最小显像解析尺寸;4代表掩膜版图形的尺寸为晶圆图形尺寸的4倍,该数值根据实际情况可以变化;K

在本申请实施例中,所述缺陷修复区域b延伸进所述掩膜版10的长边尺寸为所述缺陷修复区域b延伸进所述掩膜版10的短边尺寸的1~5倍,且不超过所述掩膜版10的尺寸(对于本申请的线型掩膜版而言,掩膜版10的尺寸是指宽度)的70%为宜。去除所述缺陷修复区域b后,残留在所述缺陷修复区域b两侧的凸出缺陷20的短边尺寸不大于最小显像解析尺寸。

作为示例,在主流的7nm至180nm工艺节点中,根据使用的工艺参数不同,并综合考量工艺的安全余量,延伸至掩膜版中的短边尺寸应低于70nm~1900nm。

所述缺陷修复区域b为多边形或不规则边界图形。作为示例,本申请实施例的所述缺陷修复区域b为长方形。

确定好缺陷修复区域b后,刻蚀去除所述缺陷修复区域b的凸出缺陷20和掩膜版10,完成对所述掩膜版10的缺陷修复。刻蚀时的工艺参数对于修复效果来说也是较为重要的。在一些实施例中,采用电子束刻蚀工艺进行刻蚀,且所述电子束刻蚀工艺的工艺参数包括:电子束加速电压为0.2KV~3KV,电子束电流为10pA~200pA,蚀刻辅助气体包括XeF

修复完成后,使用模拟系统量测修复后的掩膜版,并对修复结果进行确认。

采用OPC模拟系统模拟目前的修复方法和本申请实施例的修复方法并获得修复结果,如图7所示。其中a图为采用目前的修复方法获得的修复结果,线条图形线宽尺寸误差为6%。b图为采用本申请实施例的修复方法的修复结果,线条图形线宽尺寸误差由6%降低至2%,误差明显减小。

图8为掩膜版实际修复后的图像对比,其中a图为目前的修复方法修复后的图像,因为其修复区域尺寸非常小,较难控制修复之后边界的精确性,因此蚀刻修复区域偏小,缺陷残留较多;b图为本申请实施例的修复方法修复后的图像,刻蚀区域的确已延伸至掩膜版中,虽然原有缺陷仍有残留,但是已对最终成像结果影像很小。

图9为AIMS(空间影像量测系统)量测的实际修复结果对比,其中a图为采用目前的修复方法获得的修复结果,线条图形线宽尺寸误差为7%。b图为采用本申请实施例的修复方法的修复结果,线条图形线宽尺寸误差由7%降低至2%,误差明显减小。

由此可知,虽然本申请实施例的修复方法会将修复区域延伸至掩膜版图形中,但是经实际曝光后在光阻上产生的效果是相同的,并且还能降低修复误差。

本申请实施例的第二方面提供一种掩膜版结构,包括掩膜版基板和位于所述掩膜版基板上方且采用上述的掩膜版缺陷修复方法形成的掩膜版。

参考图10,本申请实施例第三方面提供了另一种掩膜版缺陷修复方法,用于减小掩膜版的透光型缺陷图形修复边界的偏差量。所述修复方法包括:

步骤S10:提供包括缺陷图形的掩膜版,且所述缺陷图形相较于正常图形有缺失;

步骤S20:确定所述掩膜版的缺陷修复区域,且所述缺陷修复区域覆盖所述缺陷图形的顶角和部分边界并向所述缺陷图形外延伸,其中所述缺陷修复区域延伸出所述缺陷图形的短边尺寸不大于光刻中的最小显像解析尺寸;

步骤S30:在所述缺陷修复区域进行沉积修复。

结合图10和图11,提供待修复的掩膜版,且所述待修复的掩膜版包括缺陷图形200,且所述缺陷图形200相较于正常图形210有部分图形缺失。然后确定所述掩膜版的缺陷修复区域。

图12为按照目前的修复区域定义方式获得的缺陷修复区域c。因为电子束或离子束在蚀刻时会发生散射,因此定义的所述缺陷修复区域c和缺陷图形200的面积之和依然小于标准图形210的面积。但是,采用目前的方式定义的缺陷修复区域c在沉积时可编辑的尺寸L3非常小,可能会接近设备控制极限,甚至与电子束或离子束的散射范围相当,导致最终的修复结果波动较大。

参考图13,本申请实施例改变了目前的缺陷修复区域的定义方式,定义了缺陷修复区域d。所述缺陷修复区域d覆盖所述缺陷图形200的顶角和部分边界并向所述缺陷图形200外延伸,使沉积时可编辑的尺寸由原来的L3增大至L4,实际修复区域对比目前的方式明显放大,并且由于掩膜版在光刻使用中会有较明显的光学趋近效应,使得最终光刻后形成接近正常设计的平滑外轮廓图形且修复结果波动较小,较大概率进入目标规格。

改变了缺陷修复区域的定义方式后,还需根据使用芯片技术节点和相关工艺参数,对缺陷修复区域d的尺寸进行匹配。本申请实施例的缺陷修复区域d延伸出所述缺陷图形200的短边尺寸不大于光刻中的最小显像解析尺寸,且留有一定的工艺安全余量。所述最小显像解析尺寸满足的公式以及参数的取值可参照前述,在此不赘述。

在本申请实施例中,所述缺陷修复区域d延伸出所述缺陷图形200的长边尺寸为所述缺陷修复区域d延伸出所述缺陷图形200的短边尺寸的1~5倍,且不超过所述缺陷图形200的尺寸的70%。

作为示例,在主流的7nm至180nm工艺节点中,根据使用的工艺参数不同,并综合考量工艺的安全余量,延伸出所述缺陷图形200的短边尺寸应低于70nm~1900nm。

所述缺陷修复区域d为多边形或不规则边界图形。作为示例,本申请实施例的所述缺陷修复区域d为方形。

确定好缺陷修复区域d后,在所述缺陷修复区域d进行沉积工艺,完成对所述掩膜版的缺陷修复。沉积时的工艺参数对于修复效果来说也是较为重要的。在一些实施例中,采用电子束沉积工艺进行沉积,且所述电子束沉积工艺的工艺参数包括:电子束加速电压为0.2KV~3KV,电子束电流为10pA~200pA;沉积辅助气体包括TEOS、O

采用OPC模拟系统模拟目前的修复方法和本申请实施例的修复方法并获得修复结果,如图14所示。其中a图为采用目前的修复方法获得的修复结果,线条图形线宽尺寸误差为5%。b图为采用本申请实施例的修复方法的修复结果,线条图形线宽尺寸误差由5%降低至2%,误差明显减小。

图15为掩膜版实际修复后的图像对比,其中a图为目前的修复方法修复后的图像,b图为本申请实施例的修复方法修复后的图像。

图16为AIMS(空间影像量测系统)量测的实际修复结果对比,其中a图为采用目前的修复方法获得的修复结果,线条图形线宽尺寸误差为10%。b图为采用本申请实施例的修复方法的修复结果,线条图形线宽尺寸误差由10%降低至3%,误差大幅度减小。

因此,虽然本申请实施例的修复方法能显著降低掩膜版缺陷修复边界的偏差量。

本申请实施例的第四方面还提供一种掩膜版结构,包括掩膜版基板和位于所述掩膜版基板上方且采用上述的掩膜版缺陷修复方法形成的掩膜版。

综上所述,在阅读本申请内容之后,本领域技术人员可以明白,前述申请内容可以仅以示例的方式呈现,并且可以不是限制性的。尽管这里没有明确说明,本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变,改进和修改。这些改变,改进和修改都在本申请的示例性实施例的精神和范围内。

应当理解,当诸如层、区域或衬底之类的元件被称作在另一个元件″上″时,其可以直接在另一个元件上,或者也可以存在中间元件。还应当理解,术语″包括″,在本申请文件中使用时,指明存在所记载的特征、整体、步骤、操作、元件和/或组件,但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。

此外,本申请说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此,由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此,不应当将示例性实施例解释为限于在此所示出的区域的形状,而是应当包括由例如制造所导致的形状中的偏差。例如,被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此,在图中示出的区域实质上是示意性的,其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。

相关技术
  • 一种掩膜版的量测补值方法、掩膜版及掩膜版的制备方法
  • 掩膜版及采用该掩膜版的掩膜装置
  • 掩膜版组合和使用掩膜版组合将半导体薄膜图形化的方法
  • 一种掩膜单元及其制作方法、掩膜版
  • 掩膜版、掩膜组件以及蒸镀方法
  • 掩膜版、掩膜版缺陷修复方法、掩膜版的使用方法以及半导体结构
  • 一种掩膜版缺陷的修复方法、掩膜版的制备方法及掩膜版
技术分类

06120116483886