以太网的多物理接口控制通信方法、系统及以太网芯片

技术领域

本发明涉及以太网技术领域，尤其涉及的是一种以太网的多物理接口控制通信方法、系统及以太网芯片。

背景技术

以太网是一种计算机网络，同时它也是局域网中应用最多的网络接入技术，以太网在数据传输方面有它自己的优势，同时可以接入互联网实现更大范围的远程访问控制。IEEE组织在IEEE 802.3标准中制定了以太网的技术标准，以太网的介质访问控制层(MediaAccess Control，MAC)可以通过介质独立接口和物理层(PHY)进行通信，默认的介质独立接口为介质独立接口(Media Independent Interface，MII)和简化后的精简介质独立接口(Reduced Media Independent Interface，RMII)，其通信速率可以达到10/100Mbit/s。

目前的以太网MAC通过站管理接口(Serial Management Interface，SMI)可以最多支持访问32个PHY芯片，应用程序可以从32个PHY中选择一个PHY来发送控制数据或接收状态信息，因此在同一时间一个以太网芯片的MAC只能和一个PHY通信。然而，当涉及到以太网芯片的MAC和多个PHY芯片通信时，需要为每一个以太网芯片配置一个PHY芯片，使得需要使用多个以太网芯片，成本较高。

因此，现有技术还有待于改进和发展。

发明内容

鉴于上述现有技术的不足，本发明的目的在于提供一种以太网的多物理接口控制通信方法、系统及以太网芯片，以解决现有以太网芯片的MAC与多个PHY芯片通信时需要使用多个以太网芯片导致的成本较高的问题。

本发明的技术方案如下：

一种以太网的多物理接口控制通信方法，其包括：

当以太网芯片接收两个以上的PHY芯片发送数据时，各个PHY芯片向仲裁总线发送仲裁序列号进行仲裁；

以太网芯片对各个PHY芯片的仲裁结果进行查询，并接收仲裁胜出的PHY芯片发送的数据。

本发明的进一步设置，所述当以太网芯片接收两个以上的PHY芯片发送数据时，各个PHY芯片向仲裁总线发送仲裁序列号进行仲裁的步骤包括：

各个PHY芯片向仲裁总线发送仲裁序列号；

PHY芯片对发送的仲裁序列号与仲裁总线返回的仲裁序列号进行比较，当比较结果为一致时，则PHY芯片仲裁胜出，向以太网芯片发送数据；

当PHY芯片发送的仲裁序列号与仲裁总线返回的仲裁序列号不一致时，则控制PHY芯片继续向仲裁总线发送仲裁序列号，直至比较结果一致。

本发明的进一步设置，所述以太网芯片对各个PHY芯片的仲裁结果进行查询，并接收仲裁胜出的PHY芯片发送的数据的步骤包括：

以太网芯片以广播的形式向每个PHY芯片发送地址请求；

获取仲裁胜出的PHY芯片的地址；

接收仲裁胜出的PHY芯片发送的数据。

本发明的进一步设置，所述各个PHY芯片向仲裁总线发送仲裁序列号的步骤包括：

当所述PHY芯片接收到数据时，对数据进行缓存，并向仲裁总线发送仲裁序列号。

本发明的进一步设置，每个PHY芯片的仲裁序列号不一致。

本发明的进一步设置，以太网的多物理接口控制通信方法还包括：

当以太网芯片与一个PHY芯片进行通信时，断开仲裁总线，并获取PHY芯片的地址；

接收PHY芯片发送的数据。

本发明的进一步设置，以太网的多物理接口控制通信方法还包括：

当以太网芯片向PHY芯片发送数据时，获取需要访问的PHY芯片的地址；

以太网芯片根据PHY芯片的地址向PHY芯片发送数据。

一种以太网的多物理接口控制通信系统，其包括：以太网芯片、PHY芯片、仲裁总线、介质独立接口总线与站管理接口总线；其中，

所述以太网芯片具有介质访问控制单元；

各个PHY芯片通过所述仲裁总线连接；

所述介质独立接口总线连接在所述介质访问控制单元与PHY芯片之间；

所述站管理接口总线连接在所述介质访问控制单元与PHY芯片之间；

所述以太网芯片通过所述介质独立接口总线向所述PHY芯片发送数据，以及接收所述PHY芯片发送的数据；

所述PHY芯片用于在接收到数据时向所述仲裁总线发送仲裁序列号，并将发送的仲裁序列号与所述仲裁总线返回的仲裁序列号进行仲裁；

所述以太网芯片还用于通过所述站管理接口总线对各个PHY芯片的仲裁结果进行查询。

本发明的进一步设置，所述PHY芯片包括：缓存模块与仲裁模块；其中，

所述缓存模块通过所述介质独立接口总线与所述介质访问控制单元连接，用于接收数据并对数据进行缓存；

所述仲裁模块通过所述站管理接口总线与所述介质访问控制单元连接，用于在PHY芯片接收到数据时向所述仲裁总线发送仲裁序列号，并将发送的仲裁序列号与所述仲裁总线返回的仲裁序列号进行比较，并在所述以太网芯片通过所述站管理接口总线对各个PHY芯片的仲裁结果进行查询时将比较结果反馈给所述以太网芯片。

一种以太网芯片，其包括存储器与处理器，所述存储器上存储有计算机程序，所述计算机程序被所述处理器执行时用于实现上述所述的以太网的多物理接口控制通信方法。

本发明所提供的一种以太网的多物理接口控制通信方法、系统及以太网芯片，以太网的多物理接口控制通信方法包括：当以太网芯片接收两个以上的PHY芯片发送数据时，各个PHY芯片向仲裁总线发送仲裁序列号进行仲裁；以太网芯片对各个PHY芯片的仲裁结果进行查询，并接收仲裁胜出的PHY芯片发送的数据。本发明中，当多个PHY芯片向以太网芯片发送数据时，首先PHY芯片发送仲裁序列至仲裁总线，然后将仲裁总线返回的仲裁序列号与PHY芯片发送的仲裁序列号进行比较，直至比较结果一致时，PHY芯片才会向以太网芯片发送数据，这样便可以对PHY芯片的数据发送顺序进行先后排序，从而实现一个以太网芯片和多个PHY芯片通信，降低了成本。

附图说明

为了更清楚的说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1是本发明中以太网的多物理接口控制通信方法的流程示意图。

图2是本发明一个实施例中以太网芯片发送数据的流程图。

图3是本发明一个实施例中以太网芯片接收数据的流程图。

图4是本发明中以太网的多物理接口控制通信系统的原理图。

图5是本发明中一个以太网芯片与单颗PHY芯片通信的原理图。

附图中各标记：100、以太网芯片；110、介质访问控制单元；200、PHY芯片；210、缓存模块；220、仲裁模块。

具体实施方式

本发明提供一种以太网的多物理接口控制通信方法、系统及以太网芯片，为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

在实施方式和申请专利范围中，除非文中对于冠词有特别限定，否则“一”、“一个”、“所述”和“该”也可包括复数形式。若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。

应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

请同时参阅图1至图3，本发明提供了一种以太网的多物理接口控制通信方法的较佳实施例。

本发明提供的一种以太网的多物理接口控制通信方法，如图1所示，其包括步骤：

S100、当以太网芯片接收两个以上的PHY芯片发送数据时，各个PHY芯片向仲裁总线发送仲裁序列号进行仲裁；

在本实施例中，当PHY芯片接收到数据后，开始准备向以太网芯片的介质访问控制单元MAC发送数据，此时，各个PHY芯片向仲裁总线发送仲裁序列号，同时，仲裁总线也会回复一个仲裁序列号，若是仲裁总线回复的仲裁序列号与PHY芯片发送的仲裁序列号相同，则表示仲裁胜出，当前仲裁胜出的PHY芯片可以向以太网芯片的介质访问控制单元MAC发送数据。其中，若是PHY芯片没有接收到数据，那么PHY芯片将不会向仲裁中线发送仲裁序列号。

S200、以太网芯片对各个PHY芯片的仲裁结果进行查询，并接收仲裁胜出的PHY芯片发送的数据。

在本实施例中，以太网芯片会通过站管理接口总线对各个PHY芯片的仲裁结果进行查询，当查询到其中一个PHY芯片的仲裁结果一致时，将优先接收满足仲裁结果的PHY芯片发送的数据，直至所有的PHY芯片的数据发送完成。

可见，在本发明中，当多个PHY芯片向以太网芯片发送数据时，首先PHY芯片会发送仲裁序列至仲裁总线，然后将仲裁总线返回的仲裁序列号与PHY芯片发送的仲裁序列号进行比较，当比较结果一致时，即只有在仲裁成功时，PHY芯片才会向以太网芯片发送数据，这样便可以对PHY芯片的数据发送顺序进行先后排序，避免两个或两个以上的PHY芯片同时向以太网芯片发送数据，从而实现一个以太网芯片和多个PHY芯片通信，降低了成本。

在一些实施例中，所述当以太网芯片接收两个以上的PHY芯片发送数据时，各个PHY芯片向仲裁总线发送仲裁序列号进行仲裁的步骤包括子步骤：

S110、各个PHY芯片向仲裁总线发送仲裁序列号；

S120、PHY芯片对发送的仲裁序列号与仲裁总线返回的仲裁序列号进行比较，当比较结果为一致时，则PHY芯片仲裁胜出，向以太网芯片发送数据；

S130、当PHY芯片发送的仲裁序列号与仲裁总线返回的仲裁序列号不一致时，则PHY芯片继续向仲裁总线发送仲裁序列号，直至比较结果一致。

在本实施例中，PHY芯片将发送的仲裁序列号与仲裁总线返回的仲裁序列号进行比较，若是比较结果一致，则说明当前PHY芯片仲裁胜出，若是仲裁总线回复的仲裁序列号与PHY芯片发送的仲裁序列号不一致，则表示仲裁失败，PHY芯片会继续向仲裁总线发送数据，等待仲裁总线上返回一个仲裁序列号进行比较，直至仲裁成功后才会向以太网芯片发送数据。需要说明的是，每个PHY芯片都定义了一个仲裁序列号，也就是说，每个PHY芯片的仲裁序列号不一致，那么当各个PHY芯片向仲裁总线发送仲裁序列号并进行比较时，同一时间仅仅会有一个PHY芯片会总裁成功，而仲裁成功的PHY芯片则可以向以太网芯片发送数据。

在一些实施例中，所述各个PHY芯片向仲裁总线发送仲裁序列号的步骤包括子步骤：

S111、当所述PHY芯片接收到数据时，对数据进行缓存，并向仲裁总线发送仲裁序列号。

在本实施例中，当PHY芯片接收到数据且需要向以太网发送数据时，首先会将接收到数据进行缓存，直至PHY芯片仲裁胜出后才会将数据发送至以太网芯片。

在一些实施例中，所述以太网芯片对各个PHY芯片的仲裁结果进行查询，并接收仲裁胜出的PHY芯片发送的数据的步骤包括子步骤：

S210、以太网芯片以广播的形式向每个PHY芯片发送地址请求；

S220、获取仲裁胜出的PHY芯片的地址；

S230、接收仲裁胜出的PHY芯片发送的数据。

在本实施例中，以太网芯片通过站管理接口总线SMI控制需要发送数据的PHY芯片。在PHY芯片进行仲裁的过程中，以太网芯片会对PHY芯片的仲裁结果进行查询，以广播的形式向每个PHY芯片发送地址请求，当查询到某一个PHY芯片仲裁胜出后，将通过站管理接口总线SMI获取仲裁胜出的PHY芯片的地址，并通过介质独立接口总线MII接收PHY芯片发送的数据。

在一些实施例中，以太网的多物理接口控制通信方法还包括：

S300、当以太网芯片与一个PHY芯片进行通信时，断开仲裁总线，并获取PHY芯片的地址；

S400、接收PHY芯片发送的数据。

在本实施例中，当仅需要单颗PHY芯片与以太网芯片通信时，则不需要PHY芯片与仲裁总线进行仲裁，因而可以将仲裁总线断开，以太网芯片直接通过获取PHY芯片的地址，即可对PHY芯片发送的数据进行接收。因此，本申请在实现以太网芯片与多个PHY芯片进行通信的同时，还可以兼容传统的单颗PHY芯片与以太网芯片之间的通信。

在一些实施例中，以太网的多物理接口控制通信方法还包括：

S101、当以太网芯片向PHY芯片发送数据时，获取需要访问的PHY芯片的地址；

S102、以太网芯片根据PHY芯片的地址向PHY芯片发送数据。

在本实施例中，以太网芯片的介质访问控制单元MAC与PHY芯片之间采用介质独立接口总线MII或精简介质独立接口总线RMII连接，用于实现数据的发送与接收。并且，以太网芯片的介质访问控制单元MAC还通过站管理接口总线SMI与PHY芯片连接，以太网芯片通过站管理接口总线来控制需要发送数据的PHY芯片，在以太网芯片获取需要发送数据的PHY芯片的地址后，通过介质独立接口总线或精简介质独立接口总线向各个PHY芯片发送数据。

以下以以太网芯片为单片机MCU为例对以太网芯片与PHY芯片之间的通信原理进行说明。如图2与图3所示，单片机MCU通过AHB接口将所需的数据通过FIFO存储器传输到介质访问控制单元，介质访问控制单元通过站管理接口总线SMI访问PHY芯片，写入PHY芯片地址和数据，介质访问控制单元通过介质独立接口总线MII或精简介质独立接口总线RMII发送数据到要访问的PHY芯片，该过程为以太网芯片的数据发送过程。PHY芯片接收到数据后，准备向介质访问控制单元发送，将数据存储在缓存模块中，等待仲裁模块的比较结果，仲裁模块开始连续的向仲裁总线上发送仲裁序列号，仲裁总线返回一个仲裁序列号，将返回的仲裁序列号与PHY芯片发送的仲裁序列号相比较，若比较结果为一致则仲裁胜出，否则仲裁失败，仲裁胜出后将PHY芯片接收到的数据从缓存模块里发送到介质独立接口总线MII或精简介质独立接口总线RMII，通过介质独立接口总线MII或精简介质独立接口总线发送给单片机的介质访问控制单元，以完成PHY芯片的数据发送，即完成以太网芯片数据的接收过程。

在一些实施例中，如图4所示，本申请还提供了一种以太网的多物理接口控制通信系统，其包括：以太网芯片100、PHY芯片200、仲裁总线AB、介质独立接口总线MII与站管理接口总线SMI。其中，所述以太网芯片100具有介质访问控制单元110；各个PHY芯片200通过所述仲裁总线AB连接；所述介质独立接口总线MII连接在所述介质访问控制单元110与PHY芯片200之间；所述站管理接口总线SMI连接在所述介质访问控制单元110与PHY芯片200之间；所述以太网芯片100通过所述介质独立接口总线MII向所述PHY芯片200发送数据，以及接收所述PHY芯片200发送的数据；所述PHY芯片200用于在接收到数据时向所述仲裁总线AB发送仲裁序列号，并将发送的仲裁序列号与所述仲裁总线AB返回的仲裁序列号进行仲裁；所述以太网芯片100还用于通过所述站管理接口总线SMI对各个PHY芯片200的仲裁结果进行查询。

在本实施例中，当以太网芯片100与多个PHY芯片200进行通信时，各个PHY芯片200通过仲裁总线AB连接，各个PHY芯片200发送仲裁序列号至仲裁总线AB，与仲裁总线AB回复的仲裁序列号进行仲裁后，只有仲裁胜出的PHY芯片200才可以向以太网芯片100发送数据，以避免两个或两个以上的PHY芯片200同时向以太网芯片100发送数据时的仲裁优先级的抢占问题。所述介质独立接口总线MMI连接在以太网芯片100与PHY芯片200之间，用于实现以太网芯片100与PHY芯片200之间的数据传输(包括发送与接收)。所述站管理接口总线SMI连接在以太网芯片100与PHY芯片200之间，以太网芯片100通过所述站管理接口总线SMI对各个PHY芯片200进行控制，例如在发送数据时，可以控制需要发送数据的PHY芯片200，获取需要发送数据的PHY芯片200的地址，在接收数据时，则可以对各个PHY芯片200进行查询，获取仲裁胜出的PHY芯片200的地址，以对仲裁胜出的PHY芯片200发送的数据进行接收。

在一些实施例中，所述以太网芯片100可以是单片机MCU。

具体实施时，以单片机MCU为例，在单片机向PHY芯片200发送数据时，单片机通过AHB总线将所需发送的数据通过FIFO(First Input FirstOutput)缓存器传输至介质访问控制单元110，其后介质访问控制单元110再通过站管理接口总线SMI访问PHY芯片200写入PHY芯片200的地址与数据，再通过介质独立接口总线MII将所需要发送的数据传输至需要访问的PHY芯片200。

当多个PHY芯片200向单片机MCU发送数据，首先PHY芯片200发送仲裁序列至仲裁总线AB，然后将仲裁总线AB返回的仲裁序列号与PHY芯片200发送的仲裁序列号进行比较，当比较结果一致时，即只有在仲裁成功时，PHY芯片200才会向以单片机发送数据，这样便可以对PHY芯片200的数据发送顺序进行先后排序，避免两个或两个以上的PHY芯片200同时向单片机发送数据，从而实现一个以太网芯片100和多个PHY芯片200通信，降低了成本。

在一些实施例中，如图5所示，在本实施例中，当仅需要单颗PHY芯片与以太网芯片100通信时，则不需要PHY芯片200与仲裁总线AB进行仲裁，因而可以将仲裁总线AB断开，以太网芯片100直接通过获取PHY芯片200的地址，即可对PHY芯片200发送的数据进行接收。因此，本申请在实现以太网芯片100与多个PHY芯片200进行通信的同时，还可以兼容传统的单颗PHY芯片与以太网芯片之间的通信。

在一些实施例中，如图4所示，所述PHY芯片200包括：缓存模块210与仲裁模块220；其中，所述缓存模块210通过所述介质独立接口总线MII与所述介质访问控制单元110连接，用于接收数据并对数据进行缓存；所述仲裁模块220通过所述站管理接口总线SMI与所述介质访问控制单元110连接，用于在PHY芯片200接收到数据时向所述仲裁总线AB发送仲裁序列号，并将发送的仲裁序列号与所述仲裁总线AB返回的仲裁序列号进行比较，并在所述以太网芯片100通过所述站管理接口总线SMI对各个PHY芯片200的仲裁结果进行查询时将比较结果反馈给所述以太网芯片100。

在本实施例中，所述缓存模块210主要用于对PHY芯片200接收的数据进行缓存，当PHY芯片200接收到需要向以太网芯片100发送的数据时，数据首先会缓存在缓存模块210中。所述仲裁模块220为PHY芯片200定义了仲裁序列号，PHY芯片200每次在接收到数据后，所述仲裁模块220会一直向仲裁总线AB发送仲裁序列号，同时仲裁总线AB也会回复一个仲裁序列号，所述仲裁模块220会将发送的仲裁序列号与仲裁总线AB返回的仲裁序列号进行比较，若是比较结果为一致，即仲裁模块220发送的仲裁序列号与接收的仲裁序列号一致，即说明仲裁胜出，所述以太网芯片100可以通过所述站管理接口总线SMI对各个PHY芯片200的仲裁结果进行查询，以广播的形式向每个PHY芯片200发送地址请求，仲裁胜出的PHY芯片200的所述缓存模块210中缓存的数据将发送至以太网芯片100。若是PHY芯片200仲裁失败，那么所述仲裁模块220将会继续发送仲裁序列号，等待仲裁总线上返回下一个仲裁序列号进行比较，直至仲裁胜出。

在一些实施例中，所述缓存模块210可以是FIFO缓存器、静态随机存取存储器(Static Random－Access Memory，SRAM)、动态随机存储器(DynamicRandom AccessMemory，DRAM)等，所述仲裁总线AB可以是CAN总线、I2C总线等仲裁总线，那么所述仲裁模块220则可以是CAN总线仲裁模块、I2C总线仲裁模块等。

在一些实施例中，本申请还提供了一种以太网芯片，其包括存储器与处理器，所述存储器上存储有计算机程序，所述计算机程序被所述处理器执行时用于实现以下方法中的步骤：

S100、当以太网芯片接收两个以上的PHY芯片发送数据时，各个PHY芯片向仲裁总线发送仲裁序列号进行仲裁；

S200、以太网芯片对各个PHY芯片的仲裁结果进行查询，并接收仲裁胜出的PHY芯片发送的数据。

综上所述，本发明所提供的一种以太网的多物理接口控制通信方法、系统及以太网芯片，具有以下有益效果：

当多个PHY芯片向以太网芯片发送数据时，首先PHY芯片会发送仲裁序列至仲裁总线，然后将仲裁总线返回的仲裁序列号与PHY芯片发送的仲裁序列号进行比较，直至比较结果一致时，PHY芯片才会向以太网芯片发送数据，这样便可以对PHY芯片的数据发送顺序进行先后排序，从而实现一个以太网芯片和多个PHY芯片通信，采用一个以太网芯片即可接收解析多个PHY芯片的数据，能够有效降低成本，提高通信的效率。

应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。