具有光子布线和电气布线的集成电路封装中介层

要求优先权

本申请要求享有于2021年5月18日提交的名称为“INTEGRATED CIRCUIT PACKAGEINTERPOSERS WITH PHOTONIC&ELECTRICAL ROUTING”的美国专利申请No.17/323,881的优先权，其全部内容通过引用的方式并入本文以用于所有目的。

背景技术

在电子制造中，集成电路(IC)封装是一个制造阶段，其中已经在包括半导体材料的管芯或芯片上制造的IC耦合到支撑壳体或“封装”，该支撑壳体或“封装”可以保护IC免受物理损坏并支撑适于进一步连接到诸如印刷电路板(PCB)的主机部件的电互连。在IC工业中，制造封装的过程通常被称为封装或组装。

封装内的一个或多个IC芯片通常通过在中介层或封装衬底上构建的导电金属特征与主机部件或彼此通信。此类封装布线结构可以包括嵌入在封装电介质材料(例如，环氧树脂或其他有机材料)内的再分布层(RDL)。封装IC芯片可以例如利用“第一层级”互连(FLI)附接到封装布线结构的第一侧。封装布线结构的第二侧可以终止于接口处，所述接口将例如通过“第二层级”互连(SLI)进一步将封装布线耦合到主机部件。对于金属导体，随着信号频率增加和/或行进距离增加，信号损耗显著增加。此外，随着更多的管芯/小芯片被添加到单个封装，管芯到管芯通信所需的封装布线结构变得越来越复杂。

光子集成电路(PIC)包括集成的光子器件或元件。由于PIC的尺寸更紧凑，成本更低，功能和性能更高，而使得PIC优于用分立光学部件和/或光纤构建的光学系统。PIC利用光学I/O接口，所述光学I/O接口包括耦合到在PIC内传播光的一个或多个光子波导的光学发射器和/或光学接收器。在PIC当中，硅光子(SiPh)技术由于在可制造性和可缩放性方面的明显优势而持续获得市场份额。例如，片上硅波导具有通常在微米以下的最小尺寸，并且可以以适合于将PIC波导耦合到直径在百微米量级上的光纤的光纤耦合器终止。

附图说明

本文描述的主题在附图中以举例的方式而非限制的方式示出。为了说明的简单和清楚，图中所示的元件不一定按比例绘制。例如，为了清楚起见，一些元件的尺寸可能相对于其他元件被夸大。此外，在认为适当的情况下，在附图之间重复附图标记以指示对应或类似的元件。在附图中：

图1是示出了根据一些实施例的制造具有包括硅光子和电气布线的中介层的封装的方法的流程图；

图2、3、4、5、6和7示出了根据一些实施例的当实施封装中介层制造和组装的选定操作时，封装中介层的截面图；

图8、9示出了根据一些实施例的包括附接到封装中介层的IC芯片的封装组件的截面图；

图10示出了根据一些实施例的包括具有集成SiPh波导的多芯片封装的系统；

图11A和11B示出了根据一些实施例的包括互连到具有SiPh布线的中介层的多芯片封装的系统的平面图；

图12、13和14示出了根据一些实施例的当实施封装中介层制造的选定操作时，包括SiPh波导器件的封装中介层的等距截面图；

图15示出了根据实施例的采用具有包括光子和电气布线的中介层的封装的移动计算平台和数据服务器机器；以及

图16是根据一些实施例的电子计算设备的功能框图。

具体实施方式

参考附图描述实施例。虽然详细示出和讨论了具体的配置和布置，但是应当理解，这仅是出于说明性目的而进行的。相关领域的技术人员将认识到，在不脱离本说明书的精神和范围的情况下，其他配置和布置是可能的。对于相关领域的技术人员将显而易见的是，本文描述的技术和/或布置可以在除了本文详细描述的系统和应用之外的各种其他系统和应用中采用。

在以下具体描述中参考附图，附图形成其一部分并示出了示例性实施例。此外，应当理解，在不脱离所要求保护的主题的范围的情况下，可以利用其他实施例并且可以进行结构和/或逻辑改变。还应当注意，方向和参考(例如，上、下、顶、底等)可以仅用于便于附图中的特征的描述。因此，以下具体描述不应被视为具有限制意义，并且所要求保护的主题的范围仅由所附权利要求及其等同方案限定。

在以下描述中，阐述了许多细节。然而，对于本领域技术人员显而易见的是，可以在没有这些具体细节的情况下实施实施例。在一些情况下，以框图形式而不是详细地示出了公知的方法和器件，以避免使实施例难以理解。贯穿本说明书对“实施例”或“一个实施例”或“一些实施例”的引用意味着结合该实施例描述的特定特征、结构、功能或特性包括在至少一个实施例中。因此，在整个本说明书中在各处出现的短语“在实施例中”或“在一个实施例中”或“一些实施例”不一定指代相同的实施例。此外，特定特征、结构、功能或特性可以在一个或多个实施例中以任何适当的方式组合。例如，在与两个实施例相关联的特定特征、结构、功能或特性不相互排斥的任何之处，第一实施例都可以与第二实施例组合。

如在说明书和所附权利要求书中所使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文另有明确说明。还将理解，如在本文中所使用的术语“和/或”是指并且涵盖相关联的所列项目中的一个或多个的任何和所有可能的组合。

术语“耦合”和“连接”及其派生词在本文中可以用于描述部件之间的功能或结构关系。应当理解，这些术语不旨在作为彼此的同义词。相反，在特定实施例中，“连接”可以用于指示两个或更多个元件彼此直接的物理、光学或电接触。“耦合”可以用于指示两个或更多个元件彼此直接或间接(在它们之间具有其他中间元件)的物理或电接触，和/或两个或更多个元件彼此协作或交互(例如，如在因果关系中)。

如在本文中使用的术语“在……之上”、“在……之下”、“在……之间”和“在……上”是指一个部件或材料相对于其他部件或材料的相对位置，其中这种物理关系是值得注意的。例如，在材料的上下文中，在另一种材料或层之上或之下的一种材料或层可以直接接触或者可以具有一种或多种中间材料或层。此外，两种材料或层之间的一种材料可以与两种材料/层直接接触，或者可以具有一种或多种中间材料/层。相反，在第二材料或层“上”的第一材料或层与该第二材料/层直接物理接触。在部件组件的上下文中进行类似的区分。

如在整个说明书和权利要求书中所使用的，由术语“中的至少一个”或“中的一个或多个”连接的项目列表可以意指所列项目的任何组合。例如，短语“A、B或C中的至少一个”可以意指A；B；C；A和B；A和C；B和C；或A、B和C。

本文描述了包括耦合到电气布线结构的IC芯片的IC封装，所述电气布线结构包括再分布层(RDL)的金属化特征和硅基光子(SiPh)特征。光子特征至少包括硅波导，并且还可以包括电-光器件，例如光电检测器(二极管)激光器(二极管)发射器或光学调制器。光子特征可以形成在中介层芯的第一侧上的硅层内，并且围绕穿过芯的厚度的电通孔布线。一个或多个IC芯片的有源面可以附接到中介层的第一侧，其中电I/O和/或输出电源布线由通孔传送到中介层芯的第二侧上的RDL特征。

硅光子特征可以嵌入在第一电介质材料内。如下面进一步描述的，可以通过使用可以利用高温(例如大于350℃)的薄膜处理技术在面板级或晶圆级处理(WLP)流程中较早地制造光子特征。在形成光子特征之后，可以构建RDL金属化特征以及第二电介质材料，例如用于向一个或多个IC芯片供电。IC芯片可以在光子特征之上例如利用FLI附接到中介层的第一侧。如下面进一步描述的，一旦附接了IC芯片，就可以执行附加操作。然后，可以例如利用SLI将封装的IC组装到主机板上。

图1是示出根据一些实施例的用于制造具有SiPh特征和电气布线特征的封装中介层的方法101的流程图。方法101在输入110处开始，其中接收适合于薄膜处理的封装衬底芯。在一个示例性实施例中，衬底芯基本上是平坦的，并且在厚度和横向面积上的尺寸确定为便于成为用于将要排列在衬底芯的工作表面之上的多个封装的晶圆级或面板化处理的适当支撑。如下面进一步描述的，衬底芯可以包括一个或多个材料层。衬底芯的各材料层可以保留在最终的单一化的封装内，或者作为牺牲载体的一部分与最终封装分离。导电通孔延伸穿过保持在最终封装中的衬底芯的厚度，例如以便通过衬底芯传送电I/O信号和/或功率。

方法101在框120处继续，其中在硅材料层内制造光子结构。光子结构被制造成与衬底芯中的电通孔对准。例如，光子结构可以放置在没有电通孔的位置。如下面进一步描述的，硅材料层可以作为芯衬底的材料层被接收。或者，在框120处，硅材料层可以固定或沉积在芯衬底上。制造到硅材料中的光子结构利用硅和包层材料(例如，二氧化硅)之间的折射率对比度来将光学模式限制在结构内，并因此被称为硅光子(SiPh)结构。可以在框120处实施已知适合于在光子集成电路(PIC)中形成SiPh结构的任何制造方法。因此，在框120处，可以使用类似的薄膜处理技术在衬底芯之上制造可以在PIC中制造的任何SiPh结构。在示例性实施例中，在框120处制造的SiPh结构至少包括光波导(WG)，并且还可以包括具有一个或多个电端子的电有源结构，例如电-光吸收器(EOA)、光电二极管(PiN光电检测器)或激光发射器。还可以在框120处制造光纤阵列对准特征(例如，v形槽)，以准备将光波导耦合到中介层外光源/接收装置。

在有利的实施例中，在形成任何有机封装电介质和RDL特征之前制造SiPh结构。利用这样的顺序，可以利用不受与封装电介质和/或RDL金属化特征相关联的材料限制约束的工艺自由地制造SiPh结构。例如，封装电介质可以包括有机模制化合物、喷涂电介质或干膜层压材料，其可以在某个温度阈值下分解，所述温度阈值否则会限制SiPh结构的制造。在没有封装电介质和/或RDL特征的情况下，可以在框120处实施任何数量的加成或减成薄膜工艺和芯片接合处理以制造SiPh结构。

如下面进一步描述的，框120可能需要硅的沉积、硅的减成图案化(例如，蚀刻)或硅的杂质掺杂，以及包括除硅之外的半导体材料(例如，III-V族化合物)的混合激光发射器和/或光电检测器(PD)的附接。在框120处的SiPh结构的制造还包括光学包层材料的沉积，所述光学包层材料提供与硅材料的良好折射率对比度。在示例性实施例中，在框120处沉积二氧化硅作为SiPh结构的包层。这些制造工艺中的一个或多个在至少350℃的温度下执行。这种高温处理至少对于光学包层材料的沉积可以是有利的，例如使得能够沉积具有期望的组成和/或层厚度的SiO

在SiPh结构在衬底芯的一侧(例如，顶面或正面)之上的情况下，方法101在框130处继续，其中在芯的与SiPh结构相反的第二侧(例如，底面或背面)之上制造电气布线结构。这样的电气布线可以利用在例如利用任何牺牲保护膜保护SiPh结构的同时执行的较低温度处理(例如，小于350℃，并且通常120-200℃)来制造。在所示的示例中，方法101在框130处继续，其中导电RDL特征形成在构建于芯的至少第二侧之上的一种或多种封装电介质材料内。这些RDL特征中的一个或多个可以电耦合到穿过芯的通孔中的一个或多个。可以在框130处形成任何层级数量的RDL特征，其中顶层级终止于适于利用第二层级互连互连到主机部件的特征(例如，焊料特征)。

在一些另外的实施例中，在框130处实施的RDL制造技术还可以在芯的顶侧上延伸电气布线结构，例如以便从芯内的通孔向上和/或从SiPh器件端子金属化向上延伸电气布线。这种“正面”RDL制造可以在制造任何“背面”RDL结构之前(即，在正面之上施加保护膜之前)实措，或者可以在制造背面RDL结构之后(即，在从正面去除保护膜之后)实施。

在SiPh和RDL结构都存在的情况下，芯衬底适合作为用于IC芯片封装的中介层，一个或多个IC芯片附接到所述IC芯片封装。在框140处，例如利用第一层级互连芯片附接工艺将一个或多个IC管芯耦合到衬底芯的正面上的电气布线结构。IC芯片中的一个或多个可以通过在框120处制造的接触金属化或通过在框130处制造的RDL特征中的一个或多个电耦合到SiPh结构中的一个或多个。IC芯片附接还将(一个或多个)芯片电耦合到通孔中的一个或多个(通过在框120处制造的接触金属化，或者通过在框130处制造的RDL特征中的一个或多个)。如下面进一步描述的，对于多芯片实施例，SiPh结构可以光互连封装内的两个或更多个IC芯片的I/O端口。

在IC芯片附接之后，可以在多芯片封装的IC芯片的顶部之上和/或IC芯片之间形成一种或多种电介质材料。例如，可以在输出150处执行包覆成型工艺、干膜层压或旋涂/喷涂电介质工艺，以至少部分地将IC芯片包封在封装内。在完成封装之后，可以从面板或晶圆对工件进行单一化以生成单个IC器件封装，其包括耦合到集成在封装电气布线结构内的SiPh器件的IC芯片。然后，可以将经单一化的封装进一步组装到主机部件(例如，母板)上，并且可以将包括多条光纤(例如，单模光纤)的光纤阵列单元附接到封装，其中光纤光耦合到封装中介层的SiPh器件。

值得注意的是，图1中所示的框示出了在不背离本文描述的实施例的范围的情况下可以改变的操作的示例性顺序。例如，电气RDL结构可以在IC芯片附接之后构建在中介层芯的(背)面上。

图2-7示出了根据一些实施例的在实施封装中介层制造工艺的选定操作时的封装中介层的截面图。例如，图2-7中所示的结构可以根据方法101来制造。或者，可以采用除了101之外的方法来制造图2-7中所示的结构。图2-7中所示的截面图示出了一个封装，但是可以与晶圆级或面板级处理并行地制造任何数量的这种封装。

图2示出了示例性衬底芯201，其包括主体层205和硅层220。在一些实施例中，主体层205也是硅，并且可以基本上是单晶硅。绝缘体层215在主体层205和硅层220之间。对于一些这样的实施例，衬底芯201是绝缘体上半导体(SOI)衬底，其还包括在单晶硅的主体层205和也基本上是单晶的硅层220之间的二氧化硅(SiO

硅层220可以作为预成型件(例如，SOI晶圆)的一部分被接收，或者硅层220可以形成在最初没有硅层220的主体层205之上。例如，在主体层205是玻璃的一些实施例中，硅层220可以沉积在主体层205之上。例如，可以通过化学气相沉积(CVD)来沉积绝缘体层215和硅层220两者。对于这样的实施例，硅层220是多晶的，而不是单晶的。在其他实施例中，利用任何适当的层转移工艺从施主转移硅层220。例如，硅层220可以与SOI晶圆施主分离并接合到绝缘体层215。

如图2进一步所示，多个电通孔210延伸穿过衬底芯201的厚度。在所示的示例中，通孔210延伸穿过整个主体层205并且接触绝缘体层215。在一些示例中，通孔210完全延伸穿过绝缘体层215并且与硅层220接触。通孔210也可以完全延伸穿过硅层220，或者可以不延伸穿过绝缘体层215。通孔210是导电的，并且可以包括一种或多种金属。在一些示例中，通孔210主要包括铜(Cu)，其可以被镀覆到蚀刻到主体层205中的通孔中，例如根据能够实现在10-100μm范围内的最小TSV间距的任何穿衬底过孔(TSV)工艺。

图3示出了将光子器件结构图案化到硅层220中。光子结构至少包括光波导320。光波导320可以具有已知适当的任何架构，例如但不限于肋形或脊形波导，例如图12中进一步示出的类型。可以通过首先在硅层之上施加光刻胶材料，将图案光刻地限定到光刻胶中，并且根据光刻胶图案蚀刻掉硅层的至少部分厚度来图案化光波导320以及任何其他光学器件结构。在剥离光刻胶之后，平面光波导320沿着某个预定路线在绝缘体层215之上延伸。值得注意的是，光波导320和其他SiPh结构通常具有亚微米临界尺寸。例如，波导320的横向宽度W可以在150nm至400nm的范围内。在这样的小尺寸下，波导320可以容易地布线穿过通孔210的几微米间距(图2)。

除了光波导320之外，用于诸如Mach-Zhender干涉仪(MZI)、EOA、MRR或MRO的电-光器件的SiPh特征可以制造到硅层220中(图3)。在一些实施例中，对SiPh结构的部分进行离子注入/掺杂以用于电有源光学器件。在注入之后，可以实施快速热和/或准分子激光退火以在光子结构内形成P型和/或N型区域。例如，如图13中进一步所示，在硅层220的与光波导320横向相邻的部分内形成包括N型杂质(例如，P、As、Sb)的N型区域1320和包括P型杂质(例如，B)的P型区域1325。

如图3中的虚线轮廓进一步所示，混合激光器325和/或混合光电检测器(PD)327可以安装在光波导320的不同区域之上和/或其他SiPh结构的部分之上。混合激光器325和混合PD 327被称为“混合”，因为它们各自包括除硅之外的半导体，例如但不限于III-V族化合物半导体材料。混合激光器325和PD 327是预制芯片/小芯片，其接合到SiPh结构的表面。对于在PIC芯片的上下文中的混合激光器325和/或混合PD 327的详细描述，感兴趣的读者可以参考专门针对这种主题的共同转让/拥有的申请。然而，显著的区别在于，混合激光器325、混合PD 327或任何其他混合电-光元件接合到集成到衬底芯201上而不是PIC芯片中的SiPh结构。

如图4所示，可以在SiPh结构之上形成电介质材料430的包层。在一些实施例中，电介质材料430是主要包括硅以及氧(例如，SiO

在其他实施例中，电介质材料430可以是任何模制化合物、旋涂材料或干膜层压材料，其折射率近似等于SiO

图4还示出了第一层级电气布线，其包括着落在通孔210上或以其他方式与通孔210相交的导电过孔434。第一层级电气布线还包括着落在电有源SiPh结构上或以其他方式与电有源SiPh结构相交的导电过孔436。过孔436可以与电有源SiPh结构的P/N杂质掺杂区域相交和/或可以与先前安装的混合激光器325或混合PD 327的端子相交。

在一些示例性实施例中，通过将开口图案化到电介质材料430中(例如，利用掩模反应离子蚀刻工艺或激光钻孔工艺)并用金属化填充开口来形成导电过孔434、436。金属化可以是镀覆的或气相沉积的。沉积的金属的组成可以主要是铜(Cu)。在其他示例中，沉积的金属主要是铝(Al)、钴(Co)、镍(Ni)、钨(W)、钽(Ta)、钛(Ti)、钌(Ru)、锰(Mn)或铂(Pt)。在其他实施例中，可以沉积任何上述金属的氮化物、碳化物或硅化物。在金属沉积之后，可以抛光任何覆盖层(overburden)以利用电介质材料430的表面平坦化导电过孔434、436。

图14进一步示出了着落在与光波导320相邻的P型和N型区域1320、1325上的导电过孔436的示例。尽管该示例示出了着落在先前掺杂了杂质的硅区域上的金属化特征，但是离子注入/掺杂也可以作为金属化工艺的一部分来执行，例如，就在金属沉积之前将P/N型杂质注入导电过孔436的开口中。

导电过孔436的尺寸可以变化，对于直径为～10-1μm的微环形振荡器，示例性过孔直径为0.5-1μm。尽管在图4中仅示出了一个层级的电气布线，但是可以在SiPh结构之上制造任何层级数量的电气布线。因此，导电过孔直径和间距可以在适合于SiPh结构和通孔的尺寸之间缩放到适合于至IC管芯的第一层级互连的尺寸和间距。

在制造SiPh结构和正面金属化之后，在衬底芯的背面上构建适合于互连到封装主机的电气布线。如图5中进一步所示，可以在SiPh层之上放置任何适当的保护膜535，以在将有机电介质材料540和RDL特征550构建在芯背面503之上期间保护正面特征免受处理。在SiPh的制造完成的情况下，RDL特征制造可限于在低于350℃(例如，120-200℃)的温度下执行的工艺。RDL特征550中的至少一些着落在用于功率输送的通孔210上或以其他方式与所述通孔210相交，并且通过衬底芯201的背面离开中介层I/O。由于有机电介质将粘附到硅或玻璃衬底材料，因此可以通过实施有机构建工艺来形成背面上的电气布线。

电介质材料540可以作为模制化合物、旋涂材料或干膜层压材料施加。因此，电介质材料540可以不是硅基材料，例如上述环氧树脂、酚醛玻璃或树脂膜中的任何一种。然后，例如利用适合于特定组成的任何技术在电介质材料540中图案化开口。对于电介质材料540是光敏的实施例，光刻工艺可以直接图案化电介质材料540。或者，可以执行光刻掩模工艺，并根据掩模蚀刻电介质材料540。在其他实施例中，可以例如用激光烧蚀开口。

例如，导电RDL特征550可以用加成或半加成工艺形成。在一些实施例中，通过首先沉积种子层(例如，Cu)，然后在种子层之上形成镀覆抗蚀剂掩模(未示出)来形成RDL特征550。利用电解沉积工艺，在不存在抗蚀剂掩模的任何位置将Cu镀覆在种子层上。在镀覆工艺之后，可以剥离镀覆抗蚀剂和种子层以获得图5中所示的结构。

如图6中进一步所示，可以在芯背面503之上构建多层级RDL特征550。对于每个层级，可以在RDL特征550之上施加附加的电介质材料540。然后可以用镀覆工艺的另一次重复填充附加电介质材料540中的开口，以在第二层级互连接口750处终止电气布线，如图7所示。尽管示出了两层级RDL特征，但是包括封装电介质施加、封装电介质的图案化和导电RDL特征的镀覆的循环可以重复任何次数，以在电气布线结构内构建任何层级数量的导电再分布层特征。

在电气布线结构终止于第二层级互连接口的情况下，封装中介层基本上完成并且准备好将一个或多个IC芯片附接到第一层级互连接口。如果先前未附接，则此时也可以附接混合激光器和/或PD小芯片，以进一步制备用于组装要耦合到SiPh结构和FLI的其余部分的ASIC的封装中介层。对于此时附接激光器和/或PD小芯片的实施例，用封装电介质材料构建的一个或多个附加层级的RDL金属化特征可以提供与激光器或PD的端子的电接触。

图8和9进一步示出了穿过包括基本上如根据图2-7制造的一个封装中介层701的工件的一部分的截面图。在图8中，IC芯片871和872已经利用FLI特征860附接到封装中介层的第一侧，所述封装中介层包括与电气布线结构集成的光学布线结构。在所示的示例中，示出了用于多芯片封装的两个IC芯片871、872。光波导320耦合到IC芯片871和IC芯片872两者。任何数量的IC芯片可以附接到单个封装中介层，其中一个或多个SiPh结构耦合到任何数量的IC芯片。如进一步所示，一个或多个FLI特征860电耦合到过孔436，其将IC芯片互连到电有源SiPh结构的端子。其他FLI特征860电耦合到通孔210，其通过RDL特征550进一步耦合到第二层级互连接口750。

在一些实施例中，IC芯片871和/或IC芯片872包括微处理器电路。微处理器电路可以是可操作的，例如，以执行实时操作系统(RTOS)的指令。在一些另外的实施例中，IC芯片871、872中的至少一个可操作以执行控制无线电(无线)功能的软件栈的一层或多层。在一个示例性实施例中，IC芯片871、872中的至少一个包括适合于在移动电话或其他无线/移动设备内使用的数字基带处理器或基带无线电处理器(BBP)。在其他实施例中，IC芯片871、872中的至少一个可操作为电子存储器，而IC芯片871、872中的至少另一个可操作以执行RTOS的指令。

任何已知的适合于将IC芯片定位到封装衬底上的技术都可以用于附接的IC芯片871、872。作为一个示例，拾取放置机可以将IC芯片871、872拾取并放置到封装中介层701上。在一些示例中，FLI特征860包括焊料。焊料可以是焊球的形式，例如，其可以根据任何已知的工艺(例如，使焊料部分回流的受控热处理)附接。或者，焊料特征可以是包括导电材料(例如，焊膏)的螺柱、柱或微凸块。FLI 860还可以包括一层或多层凸块下金属化(UBM)，其可以例如包括金和/或镍。

一个或多个片外/中介层上光学部件880(例如，光纤和/或激光源)可以附接到例如与光波导320对准的v形槽，或先前制造(例如，在方法101的框120处)的中介层的其他SiPh结构。光学部件880可以用环氧树脂或另一结构粘合剂附接在封装中介层701的边缘处。例如，通过将阵列的光纤放置到在硅中介层201中蚀刻的v形槽中，可以将光纤阵列被动地对准到波导320。光学部件880可以提供中介层外(例如，至组装到不同中介层的另一IC芯片)和中介层上(即，在同一中介层上的IC芯片之间)这二者光通信的手段。

如图9进一步所示，可以在IC芯片871、872(和任何光学部件880)之上施加电介质材料980。电介质材料980可以具有与电介质材料430和540中的一个或多个基本上相同的组成。或者，电介质材料980可以具有与电介质材料430和540中的一个或多个不同的组成。在一些实施例中，电介质材料980是例如利用包覆成型工艺施加的模制化合物。在所示的示例中，模制化合物使IC芯片871、872完全平坦化，从而填充相邻IC芯片之间和光波导320之上的空间。在其他实施例中，电介质材料980是例如利用干膜层压工艺或液体涂敷工艺(例如，旋涂)施加的堆积电介质。对于这样的实施例，电介质材料980可以基本上使完全覆盖光波导320的IC芯片871、872平坦化，基本上如图所示。如果需要的话，然后可以将盖(未示出)固定在电介质材料980之上，以基本上完成封装组件901。

虽然电介质材料980被示为在附接片外/中介层上光学部件880之后被施加，但是在替代实施例中，可以替代地在施加电介质材料980之后附接光学部件880(例如，光纤阵列单元)。例如，可以从先前被图案化到中介层201中的v形槽之上去除部分电介质材料980。然后，可以将光纤阵列单元附接到暴露的v形槽。

然后，封装组件901准备好通过任何适当的第二层级互连特征电互连到诸如PCB的主机部件。在一些替代实施例中，电气布线结构的与IC芯片相反的一侧现在被处理(例如，基本上如上所述)，以形成终止于第二层级互连接口的RDL特征。换言之，上述RDL构建可以在芯片附接之后完成，而不是在芯片附接之前制造此类结构。

集成了根据上述一个或多个实施例的SiPh结构的IC封装布线可以进一步集成到包括主机部件的系统中，封装电气布线附接到所述主机部件。图10示出了根据一些实施例的包括互连到主机部件1095的IC芯片封装901的系统1050。在一些示例中，主机部件1095是PCB，例如包括与一个或多个玻璃增强环氧树脂片(例如但不限于FR-4)层压的一个或多个互连迹线层级。如图所示，IC封装901包括IC芯片871、872，IC芯片871、872中的每一个还包括IC。IC封装901还至少包括光波导320，基本上如上所述。

在一些示例中，SLI 750包括焊料特征。焊料特征可以是焊球等，其可以根据任何已知的工艺附接，例如可以部分地使焊剂或焊球中的一种或多种回流的受控热处理。或者，焊料特征可以是包括导电材料(例如，焊膏)的螺柱、柱或微凸块。SLI 750还可以包括一层或多层凸块下金属化(UBM)，其可以例如包括金和/或镍。如图10中进一步所示，系统1050还包括位于IC芯片871、872二者之上并且还位于光波导320之上的热沉1099。

在如本文所述的集成到封装中介层中的光子结构的情况下，芯片到芯片通信信号频率可以增加到超过对于电气布线而言可能的频率。此外，可以在光域内容易地采用诸如QAM4和多址(例如，波分多址和码分多址)的数字调制方案，以进一步增加IC芯片之间的数据传输速率/带宽。

图11A和11B示出了根据一些实施例的封装中介层701内的SiPh光学布线的平面图。IC芯片871和IC芯片872在衬底芯201之上的占用面积以虚线示出。图11A示出了使用混合光电检测器1110和混合激光器1120的示例性海岸线管芯到管芯通信架构(shorelinedie-to-die communication architecture)。在该示例中，存在穿过IC芯片871和IC芯片872之间的封装中介层701之上的距离的多个光波导320。波导320中的每一个光耦合到PD1110和激光器1120。PD 1110和激光器1120中的每一个通过电过孔436电耦合到IC芯片871或872。剩余的过孔434通过至SLI接口(未示出)的中介层电互连到IC芯片871、872。微环形振荡器1130还可以实现为IC芯片871、872调制光学激光信号的装置。在该示例中，不需要芯片级或封装级光纤连接。

图11B示出了另一个示例，其中光波导320围绕通孔(耦合到虚线所示的过孔434)从中介层外激光源1125布线到位于IC芯片871和872中的每一个之下的微环形振荡器1130。每个微环形振荡器1130耦合到一个或多个PD 1110，所述PD电耦合到IC芯片871、872中的一个(例如，通过过孔436)。因此，图11B是如何利用波分复用将IC芯片871、872组装在封装级SiPh电路的顶部上使得IC芯片871、872可以经由光耦合到单个共享光波导320的MRO 1130接收光信号的示例。尽管示出了PD 1110，但是PD 1110不是必需的。如针对图11A中的海岸线示例所指出的，IC芯片871、872可以通过MRO 1130调制光信号，以用于通过共享光波导320的芯片到芯片通信。在一些示例中，仅存在至激光源1125的单个封装级光纤连接。然而，附加的光纤阵列连接可以进一步将波导320光学互连到另一个中介层外部件1126。

图15示出了采用具有集成SiPh结构的封装布线的移动计算平台和数据服务器机器，例如如本文别处所述。服务器机器1506可以是任何商业服务器，例如包括设置在机架内并联网在一起以进行电子数据处理的任何数量的高性能计算平台，其在示例性实施例中包括封装的单片SoC。移动计算平台1505可以是被配置用于电子数据显示、电子数据处理、无线电子数据传输等中的每一个的任何便携式设备。例如，移动计算平台1505可以是平板电脑、智能电话、膝上型计算机等中的任何一种，并且可以包括显示屏(例如，电容式、电感式、电阻式或光学触摸屏)、芯片级或封装级集成系统1510和电池1515。

作为服务器机器1506内的系统部件，封装1550可以包括通过RDL布线结构互连的存储器块(例如，RAM)和处理器块(例如，微处理器、多核微处理器、基带处理器等)，所述RDL布线结构还包括集成的SiPh光波导。封装1550可以包括功率管理集成电路(PMIC)、包括宽带RF(无线)发射器和/或接收器(TX/RX)的RF(无线)集成电路(RFIC)、以及通过RDL布线结构互连的存储器中的一个或多个，其可以进一步互连到服务器1506或移动设备1505内的主机板上。

在功能上，PMIC可以执行电池功率调节、DC到DC转换等，并因此可以执行耦合到电池1515的输入和将电流源提供给其他功能模块的输出。RFIC可以具有耦合到天线(未示出)的输出，以实现多个无线标准或协议中的任何一个，包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物，以及被指定为3G、4G、5G及以上的任何其他无线协议。

图16是根据一些实施例的电子计算设备的功能框图。例如，可以在平台1505或服务器机器1506内找到计算设备1600。设备1600还包括承聚(host)诸如但不限于处理器1604(例如，应用处理器)的多个部件的主机板1095。处理器1604附接到封装中介层701，封装中介层701通过SLI特征电耦合到主机板1095，例如如本文别处所述。在一些示例中，封装中介层701包括围绕RDL特征布线的光波导320，例如如本文别处所述。通常，术语“处理器”或“微处理器”可以指代处理来自寄存器和/或存储器的电子数据以将该电子数据转换为可以进一步存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的一部分。

在各种示例中，一个或多个通信芯片1606还可以物理和/或电耦合到PoP组件内的处理器1604。取决于其应用，计算设备1600可以包括可以或可以不物理和电耦合到母板1602的其他部件。这些其他部件包括但不限于易失性存储器(例如，DRAM 1623)、非易失性存储器(例如，MRAM 1630、闪存ROM 1635)、图形处理器1622、芯片组1612、天线1625、触摸屏显示器1615、功率放大器1621、全球定位系统(GPS)设备1640、罗盘1645、扬声器1620、相机1641和大容量存储设备(例如，硬盘驱动器、固态驱动器(SSD)、光盘(CD)、数字通用盘(DVD)等)等。

通信芯片1606可以实现用于来往于计算设备1600的数据传送的无线通信。术语“无线”及其派生词可以用于描述可以通过使用调制的电磁辐射经由非固态介质来传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示相关联的设备不包含任何导线，尽管在一些实施例中它们可能不包含任何导线。通信芯片1606可以实现多个无线标准或协议中的任何一个，包括但不限于本文别处描述的那些标准或协议。如所讨论的，计算设备1600可以包括多个通信芯片1606。例如，第一通信芯片可以专用于较短距离无线通信，例如Wi-Fi和蓝牙，并且第二通信芯片可以专用于较长距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。

虽然已经参考各种实施方式描述了本文阐述的某些特征，但是该描述不旨在以限制意义来解释。因此，对于本公开所属领域的技术人员显而易见的本文描述的实施方式的各种修改以及其他实施方式被认为落入本公开内容的精神和范围内。

在第一示例中，一种微电子器件封装中介层包括金属化特征，所述金属化特征包括在中介层的第一侧上的第一接口和在中介层的第二侧上的第二接口。第一接口用于通过第一层级互连特征与集成电路(IC)芯片耦合，并且第二接口用于通过第二层级互连特征与主机部件耦合。中介层包括光子特征，所述光子特征包括主要为硅的一个或多个光波导，其中光波导在中介层的第一侧上并且与IC芯片耦合。

在第二示例中，对于第一示例中的任何一个，中介层包括芯，所述芯具有延伸穿过所述芯的厚度的多个电通孔。金属化特征包括嵌入在中介层的第一侧上的第一电介质材料内的一个或多个第一金属化特征。第一金属化特征与电通孔接触。金属化特征包括嵌入在中介层的第二侧上的第二电介质材料内的一个或多个第二金属化特征。第二金属化特征与电通孔接触。光波导围绕电通孔布线。

在第三示例中，对于第一至第二示例中的任何一个，第一电介质材料也在波导和芯之间。

在第四示例中，对于第一至第三示例中的任何一个，第一电介质包括氧和氮中的至少一种以及硅，并且第二电介质包括有机聚合物。

在第五示例中，对于第二至第四示例中的任何一个，芯是玻璃或单晶硅。

在第六示例中，对于第二至第四示例中的任何一个，芯是单晶硅，并且波导包括单晶硅。

在第七示例中，对于第五示例中的任何一个，芯是玻璃，并且波导包括多晶硅。

在第八示例中，对于第一至第七示例中的任何一个，中介层还包括微环形谐振器、微环形振荡器、Mach-Zhender干涉仪或包括一定长度的波导的光学调制器。

在第九示例中，一种集成电路(IC)器件封装包括第一至第八示例中的任何一个的封装中介层、通过第一层级互连特征耦合到第一接口中的第一多个第一接口的第一IC芯片、以及在中介层之上并且与第一IC芯片的至少边缘相邻的电介质材料。

在第十示例中，对于第九示例中的任何一个，封装还包括与第一IC芯片相邻的第二IC芯片，第二IC芯片通过第一层级互连特征耦合到第一接口中的第二多个第一接口，并且波导中的一个或多个将第一IC芯片光耦合到第二IC芯片。

在第十一示例中，对于第九至第十示例中的任何一个，封装还包括附接到波导中的一个或多个的光电检测器或激光器。

在第十二示例中，对于第十一示例中的任何一个，光电检测器或激光器的端子通过第一金属化特征中的一个或多个耦合到第一IC芯片或第二IC芯片。

在第十三示例中，一种系统包括第九至第十二示例中任何一个的IC器件封装，以及通过第二层级互连特征电耦合到第二接口的主机部件。

在第十四示例中，对于第十三示例中的任何一个，第一IC芯片包括用于执行指令的微处理器电路。

在第十五示例中，对于第十四示例中的任何一个，第二IC芯片包括用于存储一比特或多比特值的存储器电路。

在第十六示例中，一种制造集成电路封装中介层的方法包括接收芯，所述芯包括延伸穿过所述芯的厚度的多个电通孔。所述方法包括在芯的第一侧之上形成主要包括硅的一个或多个光波导。所述方法包括在光波导之上形成第一电介质材料，以及形成穿过第一电介质材料的第一金属化特征，其中第一金属化特征中的至少一个接触通孔中的至少一个并终止于第一接口处。所述方法包括在芯的第二侧之上在第二电介质材料内形成第二金属化特征，其中第二金属化特征中的至少一个接触通孔中的至少一个并终止于第二接口处。

在第十七示例中，对于第十六示例中的任何一个，所述方法包括将包括集成电路(IC)的第一芯片附接到第一接口中的第一多个第一接口，将包括IC的第二芯片附接到第一接口中的第二多个第一接口，以及在中介层之上以及在第一芯片和第二芯片之间形成电介质材料。

在第十八示例中，对于第十六至第十七示例中的任何一个，所述方法还包括将光电检测器或激光器附接到光波导，在光电检测器或激光器之上形成第一电介质材料，以及将第一金属化特征中的至少一个形成到光电检测器或激光器的端子。

在第十九示例中，对于第十六至第十八示例中的任何一个，所述方法还包括利用第二层级互连特征将第二接口附接到主机部件。

在第二十示例中，一种微电子器件组装方法包括接收微电子器件封装中介层，所述微电子器件封装中介层包括：金属化特征，所述金属化特征包括中介层的第一侧上的第一接口和中介层的第二侧上的第二接口，其中第一接口用于通过第一层级互连特征与集成电路(IC)芯片耦合，并且第二接口用于通过第二层级互连特征与主机部件耦合；以及光子特征，所述光子特征包括主要为硅的一个或多个光波导，其中光波导在中介层的第一侧上并且用于与IC芯片耦合。所述方法还包括利用第一层级互连特征将IC芯片附接到第一接口。

在第二十一示例中，对于第二十示例中的任何一个，所述方法还包括在中介层之上并且围绕IC芯片的至少边缘形成电介质材料。

将认识到，本公开的原理不限于如此描述的实施例，而是可以在不脱离所附权利要求的范围的情况下通过修改和变更来实施。上述实施例可以包括仅采取这些特征的子集，采取这些特征的不同顺序，采取这些特征的不同组合，和/或采取除明确列出的那些特征之外的附加特征。因此，实施例的范围应当参考所附权利要求以及这些权利要求所享有的等同方案的全部范围来确定。