一种改善倒装芯片可靠性的钝化膜以及方法

技术领域

本发明涉及芯片封装领域，特别是涉及一种改善倒装芯片可靠性的钝化膜。

背景技术

随着倒装LED芯片在高光效、大功率照明、Mini/Micro LED显示领域的应用越来越广，对倒装LED的可靠性及良率提出了更高的要求，尤其是微显示领域需要达到ppm级别失效率的场景。其中电迁移现象是影响互连引线的主要可靠性问题，其中引线的几何尺寸和形状，互联引线内部的晶粒结构等均对电迁移有重要影响。尤其是芯片的台阶位置由于不限形成过程中台阶覆盖性不好，厚度降低，电流密度在此处增加，更易产生断条，导致芯片的可靠性变差。

在金属薄膜上方覆盖一层钝化层，能够降低金属离子从体内向表面运动的概率，抑制了表面扩散，但现有的钝化层的致密度不够，而采用高致密度薄膜应力大，容易出现膜层剥落等问题 。

发明内容

为解决上述问题，本发明提出了一种改善倒装芯片可靠性的钝化膜。

本发明的主要内容包括：

一种改善倒装芯片可靠性的钝化膜，包括第一区域和第二区域，所述第一区域为芯片台阶位置的相应区域，其余区域为所述第二区域；所述第一区域和第二区域均包括沉积在芯片金属薄膜上的第一介质层以及沉积在所述第一介质层上的第二介质层；所述第一介质层的致密度大于所述第二介质层的致密度；所述第二区域的第一介质层面向所述第二介质层的一面成型有微粗化结构，且所述第一区域的第一介质层不粗化。

优选的，所述第一介质层的氢氟酸腐蚀速率为1-10μm/min；所述第二介质层的氢氟酸腐蚀速率为20-50μm/min。

优选的，所述第二介质层的厚度与所述第一介质层的厚度之比大于1且小于10。

优选的，所述第二区域的第一介质层成型微粗化结构后剩余的厚度不低于10-100nm。

优选的，所述微粗化结构经湿法腐蚀或干法刻蚀形成。

优选的，所述第一介质层和所述第二介质层的材质为氧化硅、氧化铝、氮化硅、氧化锆中的一种或者几种。

本发明还提出了一种改善倒装芯片可靠性的方法，包括如下步骤：

S1.在芯片的金属薄膜上沉积第一介质层；

S2.在第一区域的第一介质层上蚀刻出微粗化结构；所述第一区域为芯片台阶位置的相应区域；

S3.在所述第一介质层上沉积第二介质层；

其中，所述第一介质层的致密度大于所述第二介质层的致密度；且所述第二介质层的厚度与第一介质层的厚度之比大于1且小于10。

优选的，步骤S2中的具体步骤包括：

S21.在所述第一介质层上涂覆光刻胶；

S22.对第二区域的第一介质层的光刻胶按照设定图形开孔；

S23.采用湿法腐蚀或者干法刻蚀对所述第一介质层进行刻蚀，得到所述微粗化结构。

优选的，所述微粗化结构的粗糙度为50-300nm；所述第一介质层纯氢氟酸速率为1-10μm/min；所述第二介质层纯氢氟酸速率为20-50μm/min；所述第二区域的第一介质层成型微粗化结构后剩余的厚度不低于10-100nm。

优选的，所述第二介质层的折射率与第一介质层的折射率之比为0.94-0.99；所述第一介质层和所述第二介质层的材质为氧化硅、氧化铝、氮化硅、氧化锆中的一种或者几种。

与现有技术相比，本发明提出的一种改善倒装芯片可靠性的钝化膜以及方法，在致密度较高的第一介质层上沉积一层致密度较低的第二介质层，且在芯片的台阶位置区域完整保留的致密度较高的第一介质层，而在其他区域的第一介质层上成型微粗化结构；本发明通过沉积两种不同致密度的介质层，且分区对致密度较高的第一介质层进行微粗化而制得的钝化膜，不仅解决了台阶位置的电迁移的问题，且改善了现有钝化膜的应力，避免了因应力大而导致的微裂纹、微缺陷等问题，从而提高了芯片的可靠性。

附图说明

图1为本发明钝化膜的结构示意图；

图2为制备本发明钝化膜的过程示意图；

1-芯片；10-台阶位置；2-绝缘层；3-下金属薄膜；4-钝化膜；41-第一介质层；410-微粗化后的剩余部分；42-第二介质层；43-微粗化结构；5-上金属薄膜；6-光刻胶。

具体实施方式

以下结合附图对本发明所保护的技术方案做具体说明。

本发明提出了一种新的钝化膜，能够改善现有钝化膜生长时因应力过大而导致出现微裂纹、微缺陷等问题，甚至出现膜层脱落的问题，从而影响芯片的可靠性。

如图1所示，本发明提出的钝化膜包括双层结构，且由于芯片1的台阶位置10更易出现金属电子迁移的问题，因此为了保证台阶位置的可靠性，覆盖台阶位置10的第一区域和台阶位置外的第二区域采用了不同的结构设计。具体地，所述钝化膜包括上下设置的第一介质层41和第二介质层42；其中，第二区域的第一介质层41上经微粗化处理后先形成微粗化结构，保留一定的厚度，而台阶位置10对应的第一介质层41则不经过微粗化处理而保持原有的表面，然后再经微粗化处理后的第一介质层41上直接沉积第二介质层42，即可得到本发明的钝化膜，其第二区域的第一介质层41与第二介质层42之间通过微粗化结构连接，即第二区域的第一介质层41与所述第二介质层接触的部分为微粗化结构43，所述微粗化结构43不仅能够增强第一介质层41与第二介质层42之间的结合力，还能够释放第一介质层41的应力，避免因应力过大而导致的微开裂问题；而第一区域（即台阶位置10）的第一介质层41与所述第二介质层42的接触的部分保持原有的高致密度，能够有效的壁面台阶位置10处金属电子电迁移的问题，同时在其上沉积的低致密度的第二介质层42又能够在一定程度上释放第一介质层41的应力。

通过所述第二区域的第一介质层41面向所述第二介质层42的表面经蚀刻得到相应的微粗化结构，使得最终得到的钝化膜的第一区域即芯片1的台阶位置10具有完整的第一介质层41，而第二区域的第一介质层41经粗化后与第二介质层42结合，使得台阶位置能够具有更好的抗金属迁移的能力，同时又保证了第一介质层与第二介质层的连接可靠性；图1中的微粗化结构仅为示意，实际制备产生的微粗化结构的形状以及尺寸均可以通过相关制备工艺控制。

因致密度较低的介质层为疏松结构，金属原子更容易通过疏松结构形成短路欧漏电失效，故本领域中为了防止金属原子电迁移、保证芯片的抗静电，通常选用致密度较高的介质层，但致密度较高的第一介质膜容易因应力生长引起的微裂纹、微缺陷而导致上层金属薄膜和下层金属薄膜形成短路问题，从而造成芯片失效。本发明首先选用致密度较高的第一介质膜沉积在金属薄膜层上，然后通过在所述第一介质层上方覆盖致密度较低的第二介质层，改善应力问题。具体的，所述第一介质层经纯氢氟酸腐蚀的速率为1-10μm/min；而所述第二介质层经纯氢氟酸腐蚀的速率为20-50μm/min。

更进一步地，所述第二介质层42的厚度与所述第一介质层41的厚度之比大于1且小于10，经微粗化之后的所述第一介质层的剩余部分410的厚度保留不低于10-100nm，即所述第二介质层42的厚度需大于所述第一介质层41的厚度；再将第二介质层42沉积在所述第一介质层41上，不仅能够起到保护作用，还能够保持更强的附着力。现有技术中台阶位置10处的钝化膜的厚度通常小于其他部分的厚度，但台阶位置10处又更易发生金属迁移的问题，使用本发明的钝化膜也能够解决现有技术中的这一问题。

在其中一个实施例中，所述第一介质层41和第二介质层42的材质均选用氧化硅、氧化铝、氮化硅、氧化锆中的一种，第二介质层42与所述第一介质层41的折射率之比为0.94-0.99，且在可见光范围内均具有高透光率，其透光率大于95%。

请参阅图2，下面将详述如何在芯片上成型得到本发明的钝化膜，以保证芯片的可靠性。

首先，在具有台阶的芯片结构上沉积金属薄膜，所述的芯片结构为包括了一层绝缘层2的结构，在其上先沉积一上金属薄膜3，接着在所述上金属薄膜3上制作第一介质层41；

然后，制作第二区域的第一介质层上的微粗化结构，具体地，在第一介质层41上涂覆光刻胶6，然后采用半导体光刻技术，在第一区域（台阶位置）保留光刻胶，如图2所示，而在第二区域的光刻胶上开孔，接着采用湿法腐蚀或者干法刻蚀的工艺对第一介质层进行刻蚀，直到第一介质层保留不低于10-100nm的厚度，从而得到具有微粗化结构的第一介质层。

随后，在具有微粗化结构的第一介质层41上制作第二介质层42，即可得到本发明的钝化膜。

其中，在对第一介质层进行光刻开孔时，可以选择多保留台阶位置往外周10%范围内的光刻胶，即在台阶位置外一定范围内也保留完整的第一介质层，进一步提高抗金属迁移的能力。对第二区域进行刻蚀可以采用离子刻蚀法，刻蚀气体一般为含F离子、Cl离子类的卤素单质或化合物等气体，通过控制刻蚀功率、时间等工艺参数对刻蚀深度进行调控，以保证刻蚀后第一介质层保留的厚度，使第一介质层在与第二介质层保持可靠连接的同时，能够共同作用改善应力问题。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。